JP5968130B2 - プラズマ処理方法及びプラズマ処理装置 - Google Patents

プラズマ処理方法及びプラズマ処理装置 Download PDF

Info

Publication number
JP5968130B2
JP5968130B2 JP2012154698A JP2012154698A JP5968130B2 JP 5968130 B2 JP5968130 B2 JP 5968130B2 JP 2012154698 A JP2012154698 A JP 2012154698A JP 2012154698 A JP2012154698 A JP 2012154698A JP 5968130 B2 JP5968130 B2 JP 5968130B2
Authority
JP
Japan
Prior art keywords
gas
etching
plasma
film
frequency power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012154698A
Other languages
English (en)
Other versions
JP2014017406A5 (ja
JP2014017406A (ja
Inventor
和樹 成重
和樹 成重
佐藤　孝紀
孝紀 佐藤
佐藤　学
学 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2012154698A priority Critical patent/JP5968130B2/ja
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to KR1020147034541A priority patent/KR102033975B1/ko
Priority to CN201380030520.0A priority patent/CN104364886B/zh
Priority to PCT/JP2013/068327 priority patent/WO2014010499A1/ja
Priority to US14/409,053 priority patent/US9412617B2/en
Priority to TW102124472A priority patent/TWI585848B/zh
Publication of JP2014017406A publication Critical patent/JP2014017406A/ja
Publication of JP2014017406A5 publication Critical patent/JP2014017406A5/ja
Application granted granted Critical
Publication of JP5968130B2 publication Critical patent/JP5968130B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は，被処理基板上に形成された多層膜をプラズマを用いてエッチングするプラズマ処理方法及びプラズマ処理装置に関する。
３Ｄ−ＮＡＮＤフラッシュメモリ等の三次元積層半導体メモリは，異なる種類の層を交互に多数積層したような積層膜を備える（例えば特許文献１参照）。この積層膜には，下地膜まで貫通する深い凹部（ホール（穴）やトレンチ（溝））が形成されることがあり，この深い凹部の形成にはプラズマエッチングが用いられる。
このような多層膜をエッチングするプラズマ処理においては，積層膜を構成する種類の異なる層ごとにエッチングを行っていたのでは積層数が多いほどエッチング回数も増大し，スループットが低下してしまう。このため，種類の異なる層をエッチングするために必要な各ガスをすべて含む処理ガスを用いて，積層膜をプラズマエッチングすることで，１回のプラズマエッチングで異なる種類の層にわたって貫通する凹部を形成することができる。このように積層膜をエッチングする際には，積層膜上に凹部を形成するための開口部がパターニングされたマスク層を積層膜上に形成し，そのマスク層をマスクとして積層膜をプラズマエッチングする。
特開２００９−２６６９４４号公報
ところで，このような積層膜上には，その積層膜をエッチングするための処理ガスでエッチングされ易い層（例えば窒化珪素（ＳｉＮ）層）が含まれていることがある。このようなＳｉＮ層を有する多層膜をエッチングする場合にも，積層膜と同じ処理ガスを用いることができるものの，ＳｉＮ層から積層膜にかけてエッチングが進むに連れて，形成された凹部に露出するＳｉＮ層の側面もエッチングされてしまう問題がある。
このＳｉＮ層の側面のエッチングは，ＳｉＮ層の深さ方向にかけて徐々に開口幅が広がるようにエッチングされてしまう。このため，ＳｉＮ層から積層膜にかけて形成される凹部に例えばボウイングのようなエッチング形状異常が発生してしまう。
そこで，本発明は，このような問題に鑑みてなされたもので，その目的とするところは，ＳｉＮ層を含む多層膜をプラズマエッチングする際に，エッチング形状異常を抑制することができるプラズマ処理方法等を提供することにある。
上記課題を解決するために，本発明のある観点によれば，処理室内に上部電極と下部電極を対向して設け，前記下部電極上に被処理基板を配置し，前記下部電極に２７ＭＨｚ以上６０ＭＨｚ以下のプラズマ生成用高周波電力を印加すると共に３８０ｋＨｚ以上１ＭＨｚ以下のバイアス用高周波電力を印加して処理ガスのプラズマを生成することによって，前記被処理基板に形成された多層膜を，パターニングされたマスク層をマスクとしてプラズマエッチングするプラズマ処理方法であって，前記多層膜は，比誘電率の異なる第１膜及び第２膜が交互に積層された積層膜と，この積層膜上に形成された窒化珪素層とを有し，臭素含有ガス，塩素含有ガス，ヨウ素含有ガスのうちの１つ又は２つ以上を組合せたガスとフルオロカーボン系ガスとを含む処理ガスを前記処理室内に導入してプラズマエッチングを複数回実行することによって，前記窒化珪素層から前記積層膜に渡って凹部を徐々に形成していくエッチング処理を行い，その際に所定のタイミングで前記処理ガスに前記ホウ素含有ガスを所定の流量比で添加することによって，前記凹部に露出する前記窒化珪素層の側壁に保護膜を形成しながら前記積層膜のエッチングを進行させることを特徴とするプラズマ処理方法が提供される。
上記課題を解決するために，本発明の別の観点によれば，前記処理室内に処理ガスのプラズマを生成することによって，被処理基板に形成された多層膜を，パターニングされたマスク層をマスクとしてプラズマエッチングするプラズマ処理装置であって，前記処理室内に設けられた上部電極と，前記上部電極に対向して設けられ，比誘電率の異なる第１膜及び第２膜が交互に積層された積層膜と，この積層膜上に形成された窒化珪素層とを有する前記多層膜が形成された前記被処理基板を配置する下部電極と，前記下部電極に２７ＭＨｚ以上６０ＭＨｚ以下のプラズマ生成用高周波電力を印加する第１高周波電源と，前記下部電極に３８０ｋＨｚ以上１ＭＨｚ以下のバイアス用高周波電力を印加する第２高周波電源と，臭素含有ガス，塩素含有ガス，ヨウ素含有ガスのうちの１つ又は２つ以上を組合せたガスとフルオロカーボン系ガスとを含む処理ガスを前記処理室内に導入し，前記下部電極に前記第１高周波電源からプラズマ生成用高周波電力を印加すると共に，前記第２高周波電源からバイアス用高周波電力を印加して前記窒化珪素層から前記積層膜に渡って凹部を徐々に形成していくエッチング処理を行う制御部と，前記制御部は，前記エッチング処理の際に，所定のタイミングで前記処理ガスに前記ホウ素含有ガスを所定の流量比で添加するように制御することによって，前記凹部に露出する前記窒化珪素層の側壁に保護膜を形成しながら前記積層膜のエッチングを進行させることを特徴とするプラズマ処理装置が提供される。
また，上記ホウ素含有ガスは，少なくとも最初のプラズマエッチングで導入することが好ましい。この場合，最初のプラズマエッチングから所定回数のプラズマエッチングに渡って導入してもよく，最初のプラズマエッチングからすべての回数のプラズマエッチングに渡って導入してもよい。
また，上記ホウ素含有ガスの流量比は，前記積層膜のエッチングが進行するに連れて徐々に減少させるようにしてもよい。この場合，ホウ素含有ガスの流量比を減少させるタイミングは，前記プラズマエッチングの所定回数ごとである。
また，上記下部電極に印加するバイアス用高周波電力は，前記積層膜のエッチングが進行するに連れて増加するようにしてもよい。この場合，下部電極に印加するバイアス用高周波電力を増加するタイミングは，例えば前記プラズマエッチングの所定回数ごとである。
また，上記最初のプラズマエッチングでは，前記ホウ素含有ガスの流量比は少なくともＨＢｒガスに対して１０％以上４０％以下の範囲で設定することが好ましい。
また，上記ホウ素含有ガスは，例えば三弗化ホウ素，三塩化ホウ素，酸化ホウ素のいずれかである。
なお，上記被処理基板の温度は，少なくとも前記複数回のプラズマエッチングにかけては，１５０℃〜２００℃になるように調整することが好ましい。また，例えば第１膜と第２膜のいずれか一方はシリコン酸化膜であり，他方はポリシリコン膜である。
本発明によれば，積層膜をエッチングする処理ガスに窒化珪素層（ＳｉＮ層）の側壁を保護するホウ素含有ガスを添加してプラズマエッチングを行うことで，ＳｉＮ層のボウイングなどのエッチング形状異常を抑制しながら，積層膜の深さ方向のエッチングも進行させることができる。
本発明の実施形態にかかるプラズマ処理方法による多層膜のエッチング処理工程を経て製造可能な三次元積層半導体メモリの構造を概念的に示す図である。 図１に示すＡ−Ａ断面図である。 図１に示すＢ−Ｂ断面図である。 同実施形態にかかるエッチング処理を実施可能なプラズマ処理装置の構成例を示す縦断面図である。 同実施形態における多層膜の膜構造を説明するための断面図である。 図４に示すＳｉＮ層を含む多層膜をエッチングした際に，エッチング形状異常（ボウイング）が発生した場合を観念的に示す断面図である。 図５Ａの凹部の一部Ｐを拡大した断面図である。 添加ガスの種類とエッチング形状との関係を示す図である。 図４に示すＳｉＮ層を含む多層膜をエッチングした際に，エッチング形状異常（ボウイング）が抑制されている場合を観念的に示す断面図である。 図７Ａの凹部の一部Ｑを拡大した断面図である。 同実施形態におけるエッチング処理の工程図であって，本実施形態にかかるエッチング処理前の多層膜を説明するための断面図である。 図８Ａに続く工程図であって，第１メインエッチング後の状態を説明するための断面図である。 図８Ｂに続く工程図であって，第２メインエッチング後の状態を説明するための断面図である。 図８Ｃに続く工程図であって，第３メインエッチング後の状態を説明するための断面図である。 図８Ｄに続く工程図であって，第４メインエッチング後の状態を説明するための断面図である。 図８Ｅに続く工程図であって，オーバーエッチング後の状態を説明するための断面図である。 同実施形態におけるエッチング処理の概略を示すフローチャートである。 ＢＣｌ３ガスを添加しない処理ガスを用いてエッチング処理を行った比較例の実験結果を示す図であって，凹部断面の走査型電子顕微鏡写真を図示したものである。 ＢＣｌ３ガスを添加した処理ガスを用いてエッチング処理を行った本実施形態の実験結果を示す図であって，凹部断面の走査型電子顕微鏡写真を図示したものである。
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
（三次元積層半導体メモリの構造）
先ず，本発明の一実施形態に係るプラズマ処理方法による工程を経て製造可能な三次元積層半導体メモリの具体的構成例について，図面を参照しながら説明する。ここでは三次元積層半導体メモリの一例として３Ｄ−ＮＡＮＤフラッシュメモリを挙げる。図１は，３Ｄ−ＮＡＮＤフラッシュメモリの構造を概念的に示した斜視図である。図２Ａは，図１に示す３Ｄ−ＮＡＮＤフラッシュメモリのＡ−Ａ断面図である。図２Ｂは，図１に示す３Ｄ−ＮＡＮＤフラッシュメモリのＢ−Ｂ断面図である。
図１に示すＮＡＮＤフラッシュメモリは，例えばそれぞれが消去の一単位となる複数のブロックから構成される。図１には，二つのブロックＢＫ１，ＢＫ２が例示されている。ソース拡散層ＤＬは，半導体基板内に形成され，例えばすべてのブロックに共通して１つ設けられる。ソース拡散層ＤＬは，コンタクトプラグＰＳを介してソース線ＳＬに接続される。ソース拡散層ＤＬ上には，例えば比誘電率の異なる第１膜と第２膜が交互に積層された積層膜を有する多層膜が形成される。なお，図１では，多層膜は図示の便宜のために６層構造であるが，例えば３６層，１２８層など数十層〜百層を超える多層膜であってもよく，それ以上であってもよい。
図１に示すように，最上層を除く残りの５つの膜は，各ブロックＢＫ１，ＢＫ２内でそれぞれプレート状に形成され，そのＸ方向の端部はそれぞれの膜にコンタクトをとるために階段形状に形成される。これにより，多層膜は略ピラミッド状になる。最下層は，ソース線側セレクトゲート線ＳＧＳとなり，最下層及び最上層を除く残りの４つの膜は，４つのワード線ＷＬとなる。
最上層は，Ｘ方向に延びるライン状の複数の導電線から構成される。１つのブロックＢＫ１内には，例えば６本の導電線が配置される。最上層の例えば６本の導電線は，６つのビット線側セレクトゲート線ＳＧＤとなる。
そして，ＮＡＮＤセルユニットを構成するための複数の活性層ＡＣは，複数の膜を突き抜けてソース拡散層ＤＬに達するように，Ｚ方向（半導体基板の表面に対して鉛直方向）に柱状に形成される。
複数の活性層ＡＣの上端は，Ｙ方向に延びる複数のビット線ＢＬに接続される。また，ソース線側セレクトゲート線ＳＧＳは，コンタクトプラグＰＳＧを介して，Ｘ方向に延びる引き出し線ＳＧＳ１に接続され，ワード線ＷＬはそれぞれコンタクトプラグＰＷ１〜ＰＷ４を介してＸ方向に延びる引き出し線Ｗ１〜Ｗ４に接続される。
さらに，ビット線側セレクトゲート線ＳＧＤは，それぞれコンタクトプラグＰＳＤを介して，Ｘ方向に延びる引き出し線ＳＧＤ１に接続される。複数のビット線ＢＬ及び引き出し線ＳＧＳ１，引き出し線Ｗ１〜Ｗ４は例えば金属から構成される。
図２Ａに示すように，上記ソース線側セレクトゲート線ＳＧＳ及びワード線ＷＬ１〜ＷＬ４は，コンタクトプラグＰＳＧ，コンタクトプラグＰＷ１〜ＰＷ４を介してＸ方向に延びる引き出し線ＳＧＳ１，引き出し線Ｗ１〜Ｗ４から図示しないドライバを構成するトランジスタに接続される。
図２Ｂに示すように，上記複数の活性層ＡＣは，複数の膜ＳＧＤ，ＷＬ４，ＷＬ３，ＷＬ２，ＷＬ１，ＳＧＳを突き抜けてソース拡散層ＤＬに達するように，Ｚ方向（半導体基板の表面に対して鉛直方向）に柱状に形成される。
これらの複数の活性層ＡＣを形成するには，複数の膜ＳＧＳ，ＷＬ１〜ＷＬ４，ＳＧＤなどで構成される積層膜に深穴（深いホール）を形成する必要がある。この深穴は，積層膜上にパターニングされたマスク層を形成し，これをマスクとしてプラズマエッチングを行うことによって形成される。本実施形態にかかるプラズマ処理方法は，このような多層膜にプラズマエッチングによって深穴を形成する際に，その処理条件（ガス種，ガス流量比，高周波電力など）を工夫することで，深穴のエッチング形状を改善できるものである。
（プラズマ処理装置の全体構成）
次に，本実施形態にかかるプラズマ処理方法を実施可能なプラズマ処理装置の構成例について図面を参照しながら説明する。ここでは，互いに対向して平行に配置される上部電極と下部電極を備えた平行平板型（容量結合型）のプラズマエッチング装置として構成したプラズマ処理装置を例に挙げる。図３は，本実施形態にかかるプラズマ処理装置１００の概略構成を示す縦断面図である。
図３に示すように，プラズマ処理装置１００は，例えば表面がアルマイト処理（陽極酸化処理）されたアルミニウムからなる円筒形の処理室（チャンバ）１１０を有する。処理室１１０の筐体は接地されている。
処理室１１０内には，被処理基板としての半導体ウエハ（以下「ウエハ」と称する）Ｗを載置する載置台１１２が設けられている。載置台１１２は，例えばアルミニウムからなり，絶縁性の筒状保持部１１４を介して処理室１１０の底から鉛直上方に延びる筒状支持部１１６に支持されている。載置台１１２の上面であって静電チャック１４０の周縁部には，エッチングの面内均一性を高めるために，例えばシリコンから構成されたフォーカスリング１１８が配置されている。
処理室１１０の側壁と筒状支持部１１６との間には排気路１２０が形成されている。排気路１２０には環状のバッフル板１２２が取り付けられている。排気路１２０の底部には排気口１２４が設けられ，この排気口１２４は排気管１２６を介して排気部１２８に接続されている。排気部１２８は図示しない真空ポンプを有しており，処理室１１０内の処理空間を所定の真空度まで減圧する。処理室１１０の側壁には，ウエハＷの搬入出口を開閉する搬送用のゲートバルブ１３０が取り付けられている。
載置台１１２には，プラズマ生成用の第１高周波電源１３１及びプラズマ中のイオン引き込み用（バイアス用）の第２高周波電源１３２がそれぞれ整合器１３３及び整合器１３４を介して電気的に接続されている。
第１高周波電源１３１は，処理室１１０内にてプラズマを生成するために適した周波数，例えば２７ＭＨｚ〜６０ＭＨｚの第１高周波電力を載置台１１２に印加する。第２高周波電源１３２は，載置台１１２上のウエハＷにプラズマ中のイオンを引き込むのに適した低めの周波数，例えば３８０ｋＨｚ〜１ＭＨｚの第２高周波電力を載置台１１２に印加する。このようにして載置台１１２は下部電極としても機能する。処理室１１０の天井部には，後述するシャワーヘッド１３８が接地電位の上部電極として設けられている。これにより，第１高周波電源１３１からの高周波電力は載置台１１２とシャワーヘッド１３８との間に容量的に印加される。
載置台１１２の上面にはウエハＷを静電吸着力で保持するための静電チャック１４０が設けられている。静電チャック１４０は導電膜からなる電極１４０ａを一対の膜の間に挟み込んだものである。電極１４０ａには直流電圧源１４２がスイッチ１４３を介して電気的に接続されている。静電チャック１４０は，直流電圧源１４２からの電圧により，クーロン力でウエハＷを静電チャック上に吸着保持する。この静電チャック１４０の上面とウエハＷの裏面との間には，伝熱ガス供給部１５２によってＨｅガス等の伝熱ガスがガス供給ライン１５４を介して供給されるようになっている。
処理室１１０の天井部のシャワーヘッド１３８は，多数のガス通気孔１５６ａを有する電極板１５６と，この電極板１５６を着脱可能に支持する電極支持体１５８とを有する。電極支持体１５８の内部にバッファ室１６０が設けられ，このバッファ室１６０のガス導入口１６０ａには，ガス供給配管１６４を介して処理ガス供給部１６２が接続されている。これにより，処理ガス供給部１６２からの処理ガスは，ガス供給配管１６４を介してガス導入口１６０ａからバッファ室１６０に導入されて拡散し，多数のガス通気孔１５６ａから処理室１１０内に噴出される。
処理室１１０の周囲には，環状または同心状に延在する磁石１７０が配置されている。磁石１７０は，並設される上部磁石１７２と下部磁石１７４により構成される。この磁石１７０は，処理室１１０内の載置台１１２とシャワーヘッド１３８との間に形成されるプラズマ生成空間に，プラズマを磁力によって閉じ込めるように機能する。
載置台１１２の内部には冷却機構が設けられている。この冷却機構は，例えば載置台１１２内に設けられた冷媒管１８２に，チラーユニット１８４からの所定温度の冷媒（例えば冷却水）を配管１８６，１８８を介して循環供給するように構成される。また，静電チャック１４０の下側にはヒータ１９０が設けられている。ヒータ１９０には交流電源１９２から所望の交流電圧が印加される。かかる構成によれば，チラーユニット１８４による冷却とヒータ１９０による加熱によってウエハＷを所望の温度に調整することができる。また，これらの温度制御は，制御部２００からの指令に基づき行われる。
制御部２００は，プラズマ処理装置１００に設けられた各部，例えば上述した排気部１２８，交流電源１４４，直流電圧源１４２，静電チャック用のスイッチ１４３，第１高周波電源１３１，第２高周波電源１３２，整合器１３３，１３４，伝熱ガス供給部１５２，処理ガス供給部１６２及びチラーユニット１８４などを制御する。なお，制御部２００は，図示しないホストコンピュータに接続されている。
制御部２００には，オペレータが管理するためにコマンドの入力操作等を行うキーボードや，稼働状況を可視化して表示するディスプレイ等からなる操作部２１０が接続されている。また，制御部２００には，ウエハＷのエッチング処理などを実行するためのプログラムやプログラムを実行するために必要な処理条件（レシピ）などが記憶された記憶部２２０が接続されている。
この処理条件は各部を制御する制御パラメータ，設定パラメータなどの複数のパラメータ値をまとめたものである。処理条件は例えば処理ガスの流量比，処理室内圧力，高周波電力などのパラメータ値を有する。後述する本実施形態のプラズマ処理のように，複数回のエッチング（例えば各メインエッチング，オーバーエッチングなど）を行う場合には，各エッチングについての処理条件を別々に記憶するようにしてもよい。
なお，これらのプログラムや処理条件はハードディスクや半導体メモリに記憶されていてもよく，またＣＤ−ＲＯＭ，ＤＶＤ等の可搬性のコンピュータにより読み取り可能な記憶媒体に収容された状態で記憶部２２０の所定位置にセットするようになっていてもよい。なお，制御部２００の機能は，ソフトウエアを用いて動作することにより実現されてもよく，またハードウエアを用いて動作することにより実現されてもよく，さらにソフトウエアとハードウエアの両方を用いて実現されてもよい。
（プラズマ処理装置の動作）
次に，このような構成のプラズマ処理装置１００の動作について説明する。プラズマ処理装置１００において，ウエハＷに対してプラズマエッチング処理を行なう際には，先ずゲートバルブ１３０を開口して搬送アーム上に保持されたウエハＷを処理室１１０内に搬入する。ウエハＷは，図示しないリフトピン（リフタピン）により保持され，リフトピンが降下することにより静電チャック１４０上に載置される。ウエハＷを搬入後，ゲートバルブ１３０が閉じられ，処理ガス供給部１６２から処理ガスを所定の流量および流量比で処理室１１０内に導入し，排気部１２８により処理室１１０内の圧力を設定値に減圧する。
さらに，第１高周波電源１３１からプラズマ生成用の所定のパワーの高周波電力を載置台１１２に供給するとともに，第２高周波電源１３２からバイアス用の所定のパワーの高周波電力を載置台１１２に重畳して供給する。また，直流電圧源１４２から電圧を静電チャック１４０の電極１４０ａに印加して，ウエハＷを静電チャック１４０上に固定し，伝熱ガス供給部１５２から静電チャック１４０の上面とウエハＷの裏面との間に伝熱ガスとしてＨｅガスを供給する。
この状態で，シャワーヘッド１３８から処理ガスが導入されると，第１高周波電源１３１からの高周波電力により処理ガスがプラズマ化される。こうして，上部電極（シャワーヘッド１３８）と下部電極（載置台１１２）との間のプラズマ生成空間にてプラズマが生成され，そのプラズマによってウエハＷの表面に形成された多層膜などがエッチングされる。また，第２高周波電源１３２からの高周波電力によりウエハＷに向かってプラズマ中のイオンを引き込むことができる。
エッチングが終了すると，ウエハＷはリフトピンにより持ち上げられ載置台１１２から離脱され，ゲートバルブ１３０が開かれる。リフトピンで保持されたウエハＷはゲートバルブ１３０から差し込まれた図示しない搬送アームによって搬出される。そして，次のウエハＷが搬送アームにより処理室１１０内へ搬入され，そのウエハＷのエッチングが行われる。このような処理を繰り返すことで複数のウエハＷが連続して処理される。
（被エッチング膜）
次に，本実施形態にかかるプラズマ処理によりエッチングを行う被エッチング膜の膜構造について図面を参照しながら説明する。ここでは，被エッチング膜として，ウエハＷの表面に形成された多層膜を例に挙げる。この多層膜をプラズマ処理によってエッチングすることで，多層膜に複数の深い凹部（ホール又はトレンチ）を形成する。図４は被エッチング膜としての多層膜の膜構造を示す断面図である。
図４に示す膜構造は，下地膜３１０上に形成された多層膜３２０とこの多層膜上に形成されたマスク層３３０を有する。ここでの多層膜３２０は，異なる２種類の膜（第１膜３４２と第２膜３４４）が交互に多数積層された積層膜３４０を有する。この積層膜３４０の積層数は，例えば３６層である。なお，積層膜３４０の積層数は，これに限られるものではなく，数十層以上でもよく，百層を超える積層膜３４０であってもよい。
第１膜３４２及び第２膜３４４は，比誘電率が異なる膜である。比誘電率が異なる膜として，本実施形態では第１膜３４２をシリコン酸化膜（ＳｉＯ２膜），第２膜３４４をポリシリコン膜（不純物ドーピング）とした場合を例に挙げる。
なお，第１膜３４２と第２膜３４４を構成する膜の種類はこれに限られるものではない。例えば第１膜３４２と第２膜３４４を構成する膜を上記と逆にしてもよい。すなわち第２膜３４４をシリコン酸化膜，第１膜３４２をポリシリコン膜（不純物ドーピング）としてもよい。
また第１膜３４２と第２膜３４４を構成する膜の種類の組合せも，シリコン酸化膜（ＳｉＯ２膜）とポリシリコン膜（不純物ドーピング）の組合せに限られるものではなく，別の種類の膜を組合せてもよい。例えばポリシリコン膜は，不純物ドーピングの有無により比誘電率を異ならせることができるので，第１膜３４２と第２膜３４４の組合せを，ポリシリコン膜（ドーピングなし）とポリシリコン（不純物ドーピング）の組合せにしてもよい。なお，不純物ドーピングとしては，例えばボロン等をドーピングしてもよい。
その他，第１膜３４２と第２膜３４４の膜の種類の組合せとしては，シリコン酸化膜（ＳｉＯ２膜）とシリコン窒化膜（ＳｉＮ膜）の組合せでもよく，またシリコン酸化膜（ＳｉＯ２膜）とポリシリコン膜（ドーピングなし）の組合せでもよい。
マスク層３３０は，多層膜３２０に複数の凹部を形成するための複数の開口がパターニングされたフォトレジスト層で構成される。このマスク層３３０の材料としては，有機膜，アモルファスカーボン膜が挙げられる。マスク層３３０は，ｉ線（波長３６５ｎｍ）のフォトレジスト層であってもよい。
ところで，このような多層膜３２０においては，積層膜３４０上に他の膜が形成されることがある。ここでは，積層膜３４０上にマスク層３３０の下地膜として例えばＳｉＮ層（窒化珪素層）が形成されている場合の例を挙げる。例えばこのような多層膜３２０にマスク層３３０を形成する際には，マスク層３３０の表面を化学的作用と機械的作用により平坦化する研磨加工（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）工程が行われる場合があり，ここでのＳｉＮ層はその研磨加工工程のストップレイヤーとして積層膜３４０上に形成される。
このように積層膜３４０上にＳｉＮ層３５０などの膜を有する多層膜３２０では，プラズマエッチング処理が開始されると，先ずはマスク層３３０の開口部に露出するＳｉＮ層３５０が先にエッチングされ，続いてその下側の積層膜３４０がエッチングされることによって，これらＳｉＮ層３５０と積層膜３４０を貫通する凹部が形成される。
ところが，この場合，積層膜３４０の深さ方向のエッチングが進行するに連れて，ＳｉＮ層３５０がその深さ方向だけでなく，凹部の幅方向にもエッチングされてしまうことがある。すなわち，凹部に露出するＳｉＮ層の側壁の幅が深さ方向に徐々に広がり，ＳｉＮ層３５０及びその下側の積層膜３４０にかけてボウイングのようなエッチング形状異常が発生してしまう。
ここで，積層膜３４０上にＳｉＮ層３５０を有する多層膜３２０をエッチングする際のエッチング形状について図面を参照しながらより詳細に説明する。図５Ａは，図４に示すＳｉＮ層を有する多層膜をエッチングした際に，エッチング形状異常（ボウイング）が発生した場合を観念的に示す断面図であり，図５Ｂは凹部の一部Ｐを拡大した図である。図７Ａは，図４に示すＳｉＮ層を含む多層膜をエッチングした際に，エッチング形状異常（ボウイング）が抑制されている場合を観念的に示す断面図であり，図７Ｂは凹部の一部Ｑを拡大した図である。
図４に示すような２種類の第１膜３４２と第２膜３４４が交互に積層された多層膜３２０をエッチングする場合には，各種類の膜３４２，３４４をそれぞれエッチングするためのガスを混合した処理ガスが用いられる。例えば第１膜３４２がシリコン酸化膜，第２膜３４４がポリシリコン膜（不純物ドーピング）である場合には，第１膜３４２のシリコン酸化膜をエッチングするためのガスとしてフルオロカーボン系ガス（例えばＣ４Ｆ８ガス）と，第２膜３４４のポリシリコン膜（不純物ドーピング）をエッチングするためのガスとして臭素含有ガス（例えばＨＢｒガス）とを含む混合ガスが処理ガスとして用いられる。
これら積層膜３４０を構成する各膜３４２，３４４をエッチングするための処理ガスによって，ＳｉＮ層３５０もエッチングできる。このため，最初はマスク層３３０の開口部に露出するＳｉＮ層３５０が深さ方向にエッチングされ，その後に積層膜３４０が深さ方向にエッチングされる。
ところが，積層膜３４０を構成するシリコン酸化膜，ポリシリコン膜（不純物ドーピング）に比べて，ＳｉＮ層３５０は深さ方向だけでなく，その幅方向にもエッチングされ易いため，深さ方向のエッチングが進むに連れて，ＳｉＮ層３５０の側壁も徐々にエッチングされ，図５Ｂに示すようにＳｉＮ層３５０の上面の開口幅Ｗ１よりも下面の開口幅Ｗ２の方が大きくなるという現象が起こる。また，ＳｉＮ層３５０は最も上層にあるため，プラズマへの暴露時間が積層膜３４０に対して相対的に長くなる。このため，ＳｉＮ層３５０とその下側の積層膜３４０にかけてボウイング状の形状異常が発生し易い。
そこで，本発明者らは，様々な実験を重ねることによって，積層膜３４０をエッチングするための処理ガスとは別の種類のガスを添加してプラズマエッチングすることによって，ボウイングを抑制できることが分かった。ところが，ボウイングを抑制できても，多層膜の深さ方向のエッチングについてまで抑制してしまっては，所望の深さの凹部を形成できなくなる虞もある。
このため，添加ガスとしては，多層膜３２０の深さ方向のエッチングを抑制することなく，ボウイングを抑制することができるガスであることが好ましい。こうした観点から複数種類のガスを添加して多層膜３２０をエッチングする実験を行ったところ，ＢＣｌ３ガスが最も効果的であることが分かった。
ここで，処理ガスに添加するガスの種類を変えて多層膜３２０をエッチングする実験を行った結果について，図面を参照しながら説明する。図６は，添加ガスの種類とエッチング形状との関係を示す図である。ここでは，エッチング形状の指標Ｐとして深さＤ／ボウイングレシオＢを用いている。ここでのボウイングレシオＢは，ＳｉＮ層３５０の下面の開口幅であるＣＤ値（Ｃｒｉｔｉｃａｌ Ｄｉｍｅｎｓｉｏｎｓ）から上面の開口幅であるＣＤ値を引き算した値である。従って，ボウイングレシオＢがゼロのときにはボウイングが発生しておらず，ボウイングレシオＢがゼロに近いほどボウイング形状が抑制されていることになる。また深さＤが大きいほど，深さ方向のエッチングが抑制されていないことになる。
上述したように，添加ガスとして好ましいのは，深さ方向のエッチングを抑制することなく，ボウイングを抑制できることであるため，エッチング形状の指標Ｐが大きいほど，添加ガスとして好ましいガスであると考えることができる。
このような観点から，図６に示す実験結果を見ると，ＣＯ２ガス，ＣＯガス，ＣＨＦ３ガス，ＣＨ４ガス，ＳｉＣｌ４ガスを添加ガスとして用いた場合には，エッチング形状の指標Ｐは添加ガスを加えない場合とほぼ同様の１００程度でほとんど変わらず，Ｃｌ２はそれよりも若干小さくなる。これに対して，ＣＨ２Ｆ２ガス，ＢＣｌ３ガスを添加ガスとして用いた場合には，他のガスに比べてエッチング形状の指標Ｐが大きくなる。特にＢＣｌ３ガスの指標Ｐは，他のＣＯ２ガス，ＣＯガス等に比べて，略２．５倍程度と顕著に大きいことが分かる。
この実験結果によれば，積層膜３４０とマスク層３３０の間にＳｉＮ層３５０を有する多層膜３２０のエッチングでは，積層膜３４０をエッチングするための処理ガス（例えばＣ４Ｆ８ガス，ＨＢｒガス等）に，ＳｉＮ層３５０の保護膜形成用の添加ガスとしてＢＣｌ３ガスを添加することによって，ボウイングの抑制しながら多層膜の深さ方向のエッチングを進行させる効果が非常に高いことが分かった。
このように処理ガス（例えばＣ４Ｆ８ガス，ＨＢｒガス等）にＢＣｌ３を添加した場合は，図７Ａに示すようにＳｉＮ層３５０の側壁がエッチングされずに深さ方向のエッチングが進む。このため，図７Ｂに示すようにＳｉＮ層３５０の上面の開口幅Ｗ１と下面の開口幅Ｗ２はほぼ同じになり，ボウイングは抑制される。これは，ＢＣｌ３ガスを添加することで，積層膜３４０のエッチングが進行に伴って，図７Ｂに示すようにＳｉＮ層３５０の側壁に保護膜（ここでは窒化ホウ素（ＢＮ））３５２が形成され，この保護膜３５２によってＳｉＮ層３５０の側壁方向へのエッチングを抑制できるからである。なお，このようなＳｉＮ層３５０の保護膜形成用の添加ガスとしては，ＢＣｌ３ガスの他，ホウ素が含有されているガスを用いることができる。三塩化ホウ素ガス（ＢＣｌ３ガス）以外のホウ素含有ガスとしては三弗化ホウ素ガス（ＢＦ３ガス），酸化ホウ素ガス（Ｂ２Ｏ３ガス）などが挙げられる。
本実施形態にかかるプラズマエッチング処理は，このように多層膜３２０を構成する積層膜３４０上にＳｉＮ層３５０のようなマスク下地膜が形成されている場合においても，積層膜３４０をエッチングする処理ガスに，ＳｉＮ層３５０の保護膜形成用の添加ガスとしてＢＣｌ３ガスを添加することによって，ボウイングのようなエッチング形状異常を抑制し，良好なエッチング形状を形成することができる。
（多層膜のエッチング処理）
次に，このような本実施形態にかかるプラズマエッチング処理について図面を参照しながら説明する。ここでは，図１に示す多層膜に複数の活性層ＡＣを形成するために，多層膜を貫通する深穴を形成するプラズマエッチング処理を例に挙げる。ここでの多層膜は図８Ａに示すように，下地膜３１０（エッチングストップレイヤー）と，第１膜３４２と第２膜３４４が交互に積層された積層膜３４０と，この積層膜３４０上に形成されるＳｉＮ層３５０と，このＳｉＮ層３５０上に形成され，開口部がパターニングされたマスク層３３０とが形成されている。
本実施形態のプラズマエッチング処理では，エッチングを複数回実行することで，図８Ａに示す多層膜３２０に所望パターンの深穴が形成される。ここでは，主に深さ方向に穴を掘り進める４つのメインエッチング工程ＭＥ１〜ＭＥ４と，その後に下地膜を突き抜けないように深さ方向のエッチングを抑制しながら，穴の底部のボトムＣＤ値を広げてその底部の形状を整えるためにオーバーエッチング工程ＯＥとを実行する場合を例に挙げる。図８Ａ〜図８Ｆは，本実施形態にかかる多層膜のプラズマエッチング処理についての各工程図である。図８Ｂ〜図８Ｅはメインエッチング工程ＭＥ１〜ＭＥ４，図８Ｆはオーバーエッチング工程ＯＥを順に示したものである。なお，これら各工程図においてＢＣｌ３ガスを添加したときにＳｉＮ膜の側壁に形成される保護膜の図示は省略している。
ここではメインエッチング工程を４回実行する場合を例に挙げているが，これに限られるものではなく，２回〜３回でもよく，また５回以上実行してもよい。積層膜に形成する穴の深さが深いほど，このメインエッチング工程の回数を増やすようにしてもよい。
ここでのメインエッチング工程ＭＥ１〜ＭＥ４で用いられる処理ガスは，第１膜３４２と第２膜３４４をエッチングするためのガスとしてのＨＢｒガスとＣ４Ｆ８ガスに，さらにＳｉＮ層３５０の保護膜形成用の添加ガスとしてＢＣｌ３ガスを添加したものである。なお，処理ガスはＡｒガスを含むようにしてもよい。Ｃ４Ｆ８ガスは，第１膜３４２であるシリコン酸化膜をエッチングするための処理ガスである。ＨＢｒガスは，第２膜３４４であるポリシリコン膜（不純物ドーピング）をエッチングするための処理ガスである。処理ガスの流量比は例えばＨＢｒ／Ｃ４Ｆ８／ＢＣｌ３／Ａｒ＝４９６ｓｃｃｍ／４１ｓｃｃｍ／５０ｓｃｃｍ／１００ｓｃｃｍである。
上述したプラズマ処理装置１００を用いてエッチング処理を実行する場合の他の処理条件は，例えば以下の通りである。すなわち，処理室１１０内の圧力は５０ｍＴｏｒｒ（６．６６６１Ｐａ），第１高周波電源１３１に印加する第１高周波電力は２０００Ｗ（２８３．１Ｗ／ｃｍ２），第２高周波電源１３２に印加する第２高周波電力は４０００Ｗ（５６６．２Ｗ／ｃｍ２），磁石１７０による磁力は４５４Ｇａｕｓｓである。
このようなメインエッチングＭＥでは，図８Ｂ〜図８Ｅのようにメインエッチング工程ＭＥ１→ＭＥ２→ＭＥ３→ＭＥ４の順に段階的に多層膜３２０（ＳｉＮ層３５０と積層膜３４０）をエッチングする。その際，処理ガスにはＢＣｌ３ガスを添加ガスとして添加しているので，上述したように凹部（ここでは穴）に露出するＳｉＮ膜３５０の側壁に図７Ｂに示すような保護膜３５２が形成されるため，ボウイングを抑制しながら深さ方向のエッチングを進行させることができる。これにより，積層膜３４０にボウイングのない良好な形状で複数の深穴を形成できる。
（添加ガスＢＣｌ３ガスの流量比）
ここで，ＢＣｌ３ガスの流量比の最適値を考察する。ここでは，ＨＢｒガスの流量比を５００ｓｃｃｍに固定して，ＢＣｌ３ガスの流量を５０ｓｃｃｍ，７５ｓｃｃｍ，１００ｓｃｃｍ，２００ｓｃｃｍと変化させてエッチング処理を実行する実験を行った。すると，５０ｓｃｃｍ（ＨＢｒガスに対して１０％の流量比）では，ボウイング形状抑制能力が小さいことが分かった。また２００ｓｃｃｍ（ＨＢｒガスに対して４０％の流量比）では穴の底部でのエッチングレートが低くなり，ボトムのＣＤ値が小さくなり過ぎてしまう。このため，最初のメインエッチング工程ＭＥ１では少なくともＨＢｒガスに対して１０％以上４０％以下の範囲で流量比を決めることが好ましい。
また，各メインエッチング工程でのＢＣｌ３ガスの流量比は，一定であってもよく，最初は少し多めにしておき，その後は徐々に減らしていくようにしてもよい。例えばメインエッチング工程ＭＥ１〜ＭＥ４のＢＣｌ３ガスの流量比はそれぞれ，７５ｓｃｃｍ，５０ｓｃｃｍ，２５ｓｃｃｍ，０ｓｃｃｍとしてもよい。これによれば，ＳｉＮ層３５０の側壁に形成される保護膜３５２の厚みを調整できる。すなわち，メインエッチング工程の回数が進んで穴が深くなるほど，ＢＣｌ３の流量比を少なくすることで，保護膜が厚くなりすぎないように調整できるので，深さ方向へのエッチングを進行させ易くなる。
（処理ガスＣ４Ｆ８ガスの流量比）
メインエッチング工程ＭＥ１〜ＭＥ４のＣ４Ｆ８ガスの流量比も，最初は少し多めにして，徐々に減らしていくようにしてもよい。例えばメインエッチング工程ＭＥ１〜ＭＥ４のＣ４Ｆ８ガスの流量比はそれぞれ，４４ｓｃｃｍ，４０ｓｃｃｍ，３６ｓｃｃｍ，３２ｓｃｃｍとしてもよい。
このメインエッチングＭＥの処理ガスに含まれるＣ４Ｆ８ガスは，カーボンを含んでいる。カーボンが多いと，積層膜３４０に形成する穴の壁面にカーボンが堆積し，エッチング工程の回数が進むほどエッチングし難い状態を引き起こす原因となる。このため，穴は細くなり，特に穴の底部にて穴が狭くなり，ボトムＣＤ値が規定値より小さくなってしまう。この点，上述したように，メインエッチング工程の回数が進むに連れて，Ｃ４Ｆ８ガスの流量を減少させることでカーボンの堆積量を徐々に減らすことができる。これによりボトムＣＤ値の径を確保できる。このボトムＣＤ値は，積層膜３４０の最下層のボトムＣＤ値を測定してもよく，積層膜３４０の最下層から数層上層のボトムＣＤ値を測定してもよい。
なお，本実施形態では，第２膜３４４のポリシリコン膜（不純物ドーピング）をエッチングするための処理ガスとして，臭素含有ガスとしてのＨＢｒガスを用いる場合について説明したが，これに限られるものではなく，ＨＢｒガス以外の臭素含有ガスを用いるようにしてもよい。さらに，上記臭素含有ガスの代わりに，例えば塩素含有ガス，ヨウ素含有ガスの少なくともいずれかからなるガスを用いるようにしてもよい。
また，本実施形態では，第１膜３４２であるシリコン酸化膜をエッチングするための処理ガスとして，フロロカーボン系ガス（ＣＦ系ガス）としてのＣ４Ｆ８ガスを用いる場合について説明したが，これに限られるものではなく，Ｃ４Ｆ８ガス以外のフロロカーボン系ガス（ＣＦ系ガス）を用いるようにしてもよい。
また，メインエッチング工程ＭＥ１〜ＭＥ４の処理ガスには，さらにＳＦ６ガス（六フッ化硫黄）又はＣＯＳガス（硫化カルボニル）を加えるようにしてもよい。メインエッチング工程ＭＥ１〜ＭＥ４にてＳＦ６ガス又はＣＯＳガスが添加されることにより，硫化物の堆積物が特に第２膜３４４であるポリシリコン膜（不純物ドーピング）に対して保護膜になり，第１膜３４２であるシリコン酸化膜に対してポリシリコン膜のみがエッチングされて，積層膜３４０に形成された穴に凹凸が生じることを抑制できる。
なお，ＳＦ６ガスの添加量（ガス流量）は，２０〜１００ｓｃｃｍが好ましい。ＣＯＳガスの添加量（ガス流量）も同様に，２０〜１００ｓｃｃｍが好ましい。なお，メインエッチング工程ＭＥ１〜ＭＥ４のＳＦ６ガス又はＣＯＳガスの流量比は，徐々に増加するようにしてもよい。例えばメインエッチング工程ＭＥ１〜ＭＥ４のＳＦ６ガスの流量比はそれぞれ，０ｓｃｃｍ，２５ｓｃｃｍ，５０ｓｃｃｍ，１００ｓｃｃｍとしてもよい。
また，本実施形態のメインエッチング工程ＭＥ１〜ＭＥ４の第２高周波電力については，徐々に大きくするようにしてもよい。この場合，第２高周波電力の調整はメインエッチング工程１回ごとに変えるようにしてもよく，複数回ごとに変えるようにしてもよい。例えばメインエッチング工程ＭＥ１，ＭＥ２の第２高周波電力は，３０００Ｗとし，メインエッチング工程ＭＥ３，ＭＥ４の第２高周波電力は，４０００Ｗと大きくするようにしてもよい。これにより，エッチングが進んで穴の深さが深くなるほど，プラズマ中のイオン引き込みを強めて，深さ方向のエッチングの進行を促進させることができる。
また，複数回のメインエッチングＭＥ１〜ＭＥ４，オーバーエッチングＯＥにかけて，多層膜が形成されたウエハＷの温度は高めに設定した方が，マスク層３３０の厚みの減少を抑えることができる。例えばウエハＷの温度は少なくとも１５０℃〜２００℃になるように載置台１１２の温度を調整する。
こうしてメインエッチング工程ＭＥ１〜ＭＥ４が終了すると，オーバーエッチング工程ＯＥを実行する。オーバーエッチング工程ＯＥでは，下地膜を突き抜けないように深さ方向のエッチングを抑制しながら，穴の底部のボトムＣＤ値を広げる。このため，第１高周波電力／第２高周波電力は，１５００／１０００Ｗ（２１２．３／１４１．５Ｗ／ｃｍ２）とパワーを低くして，下地膜をできるだけ削らないようにする。このため，オーバーエッチング工程ＯＥの処理ガスは，ＨＢｒガスの流量を減らしたり，Ｃ４Ｆ８ガスをデポ系のガスＣＨ４に変更したりするようにしてもよい。
なお，オーバーエッチング工程ＯＥにおける第１，第２高周波電源１３１，１３２のパワーは，メインエッチング工程ＭＥよりも低くなるようにしている。これは，オーバーエッチング工程ＯＥでは，穴の底部のボトムＣＤ値を広げる工程であり，等方向エッチングを実行したいため，バイアス用高周波電力である第２高周波電力を４５００Ｗから１０００Ｗに下げる。また，下地膜の保護のためにも第２高周波電力を１０００Ｗに下げる。また，オーバーエッチング工程ＯＥでは，ボトムＣＤ値を広げる工程であり，横方向にエッチングしやすいエッチングガスとしてＮＦ３ガス及びＣＨ４ガスを供給するようにしてもよい。
また，オーバーエッチング工程ＯＥにおいて第２高周波電力をパルス変調しパルス状に印加するようにしてもよい。これによりボトムＣＤ値を大きくすることができる。
以下，この点についてより詳細に説明する。高周波電力を連続波形し，プラスのイオンを打ち込み続けると，穴の底部にはプラスの電荷がチャージされる。その状態で更にプラスのイオンを穴に打ち込むと，穴の底部にチャージされているプラスの電荷とイオンとが反発し合い，イオンを穴の底部に打ち込み難くなり，穴の底部のエッチングが進行され難くなる。
この点，バイアス用の高周波電力を高速でパルス変調しパルス状に印加することにより，高周波電力を印加している間に穴の底部にチャージされたプラスの電荷は，高周波電力を印加していない間に穴の底部からディスチャージされる。これによれば，パルス状に高周波電力を印加することで穴の底部に溜まったプラスの電荷を減らすことができる。これにより，プラスの電荷とイオンとの反発が抑制されるため，穴の底部にプラスのイオンを打ち込み易くなる。その結果，穴底のエッチングが促進されボトムＣＤ値の径を大きくすることができる。
また，本実施形態では，オーバーエッチング工程ＯＥ時にバイアス用の高周波電力を連続波形からパルス変調によりパルス状に変更したが，これに限らず，メインエッチング工程ＭＥからオーバーエッチング工程ＯＥまでの全工程においてバイアス用の高周波電力をパルス変調しパルス状に印加してもよい。また，メインエッチング工程ＭＥの途中からオーバーエッチング工程ＯＥまでバイアス用の高周波電力をパルス変調によりパルス状に印加してもよい。ただし，少なくともオーバーエッチング工程ＯＥ時には，ボトムＣＤ値を効率的に広げるためにパルス変調しパルス状に印加することが好ましい。
本実施形態では，バイアス用の高周波電力のパルス変調のデューティー比を５０％〜７０％の範囲に設定し，その周波数を２ｋＨｚに設定して，下部電極に印加した。この場合，バイアス用のパルス状の高周波電力を２ｋＨｚに設定して連続波形の場合より大幅な特性改善が得られた。よって，第２高周波電源３１から下部電極に印加されるバイアス用のパルス状の高周波電力は，デューティー比が５０％〜７０％の範囲のいずれかに設定されることが好ましく，２０％〜８０％の範囲で設定されることがより好ましい。また０．２ｋＨｚ〜１０ｋＨｚのパルス変調であることが好ましい。
（プラズマ処理装置によるエッチング処理）
次に，上述した多層膜のエッチング処理を図３に示すプラズマ処理装置１００で実行する際の制御部の処理について図面を参照しながら説明する。ここでは，図４Ａに示すような多層膜３２０が形成されたウエハＷにエッチング処理を実行する。上述したように多層膜３２０には積層膜３４０とマスク層３３０の間にＳｉＮ層３５０が形成されているので，処理ガスにＳｉＮ層３５０の保護膜形成用の添加ガス（例えばＢＣｌ３ガス）を添加することで，エッチング形状異常（ボウイング）を抑制しながらエッチングを進めることができる。
上述した図８Ａ〜図８Ｆで説明したプラズマエッチング処理の具体例では，４回の各メインエッチングＭＥ１〜ＭＥ４のすべてにＢＣｌ３ガスを添加する場合について説明したが，ＢＣｌ３ガスを添加するタイミングや流量比についても制御可能なプラズマエッチング処理の具体例を挙げる。図９は，このような本実施形態におけるプラズマエッチング処理の概略を示すフローチャートである。以下では，ＳｉＮ層３５０の保護膜形成用の添加ガスとしてＢＣｌ３ガスを添加する場合を例に挙げて説明する。またここでの処理ガスは積層膜３４０を構成する第１膜３４２，第２膜３４４の種類によって異なる。上述したように第１膜３４２がシリコン酸化膜であり，第２膜３４４がポリシリコン膜（不純物ドーピング）である場合には，エッチングガスは上述したように例えばＨＢｒガスとＣ４Ｆ８ガスである。
図９に示すプラズマエッチング処理では，先ずステップＳ１１０〜Ｓ１１４にて最初のメインエッチングを実行し，続くステップＳ２１０〜２２０にて２回目以降のメインエッチングを所定回数実行し，最後にステップＳ２３０にてオーバーエッチングを実行する。
図８Ａに示すような多層膜３２０が形成されたウエハＷが図３に示すプラズマ処理装置１００に搬入され，載置台１１２に載置されると，本実施形態におけるプラズマエッチング処理が開始される。このプラズマエッチング処理は，記憶部２２０に記憶された上記処理条件（レシピ）に基づいて制御部２００によって以下のように実行される。
制御部２００は，先ず図９に示すステップＳ１１０〜Ｓ１１４にて最初のメインエッチングを実行する。具体的にはステップＳ１１０にて処理ガスにＢＣｌ３ガスを添加するか否かを判断する。このとき，処理ガスにＢＣｌ３ガスを添加しないと判断した場合はステップＳ１１２にて最初のメインエッチングは処理ガスにＢＣｌ３ガスを添加しない処理ガスでプラズマを生成してエッチングを実行する。
これに対して，ステップＳ１１０にて処理ガスにＢＣｌ３ガスを添加すると判断した場合は，ステップＳ１１４にて最初のメインエッチングからＢＣｌ３ガスを所定の流量比で添加した処理ガスでプラズマを生成してエッチングを実行する。これにより例えば図８Ｂに示すようにＳｉＮ膜３５０とその下側の積層膜３４０の一部がエッチングされ，所定の深さの穴が形成される。この最初のメインエッチングは，記憶部２２０に記憶された処理条件を読み出して，この処理条件に基づいて実行する。
次に，ステップＳ２１０〜Ｓ２２０にて２回目以降のメインエッチングを所定回数だけ実行する。具体的にはステップＳ２１０にて処理ガスにＢＣｌ３ガスを添加するか否かを判断する。このとき，処理ガスにＢＣｌ３ガスを添加しないと判断した場合はステップＳ２１２にて２回目のメインエッチングは処理ガスにＢＣｌ３ガスを添加しない処理ガスでプラズマを生成してエッチングを実行する。
これに対して，ステップＳ２１０にて処理ガスにＢＣｌ３ガスを添加すると判断した場合は，ステップＳ２１４にてＢＣｌ３ガスの流量比を調整するか否かを判断する。このとき，ＢＣｌ３ガスの流量比を調整すると判断した場合は，ステップＳ２１６にてＢＣｌ３ガスの流量比を減少して２回目のメインエッチングを実行する。これに対して，ステップＳ２１４にてＢＣｌ３ガスの流量比を調整しないと判断した場合は，ステップＳ２１８にてＢＣｌ３ガスの流量比を減少せずに２回目のメインエッチングを実行する。
２回目以降のメインエッチングで流量比を調整する場合は，予め記憶部２２０に記憶した処理条件に基づいてＢＣｌ３ガスの流量比をメインエッチングを繰り返すごとに読出してステップＳ２１６にて実行するようにしてもよく，また所定値ずつ徐々に変更してステップＳ２１６にて実行するようにしてもよい。この場合の所定値は予め記憶部２２０に記憶したものを読出すようにしてもよく，またプラズマ発光などをモニタしながらエッチング状況に応じて所定値を変えるようにしてもよい。
２回目のメインエッチングが終了すると，ステップＳ２２０にて所定回数のメインエッチングが終了したか否かを判断する。このとき，所定回数のメインエッチングが終了していないと判断した場合には，ステップＳ２１０の処理に戻って次の回数のメインエッチングを実行する。これにより例えば図８Ｃ〜図８Ｅに示すように積層膜３４０がさらにエッチングされ，穴が深さ方向に掘り進められる。
そして，ステップＳ２２０にて所定回数のメインエッチングが終了したと判断すると，ステップＳ２３０にてオーバーエッチングを実行する。オーバーエッチングでは上述したように，ＢＣｌ３ガスは添加しない。オーバーエッチング工程ＯＥの処理ガスは，上述したように処理ガスの流量比を変えたり，種類を変えたりしてもよい。例えば処理ガスのうちＨＢｒガスの流量を減らしたり，Ｃ４Ｆ８ガスをデポ系のガスＣＨ４に変更したりするようにしてもよい。また，バイアス用の第２高周波電力の連続波形をパルス変調しパルス状に印加を開始するようにしてもよい。なお，オーバーエッチングでは，予め記憶部２２０に記憶されたオーバーエッチングの処理条件を読み出して実行する。
こうして，下地膜を突き抜けないように深さ方向のエッチングを抑制しながら，穴の底部のボトムＣＤ値を広げることができる。このようなオーバーエッチングによれば，例えば図８Ｆに示すように下地膜までエッチングが進行し，積層膜に所望の深さの穴が形成される。このオーバーエッチングが終了すると，一連のエッチング処理を終了する。
このように図９に示すプラズマエッチング処理によれば，最初のメインエッチングから２回目以降のメインエッチングまで，所定のタイミングで処理ガスにＳｉＮ層３５０の保護膜形成用の添加ガス（例えばＢＣｌ３ガス）を所定の流量比で添加することができ，それによって，凹部（ここでは穴）に露出するＳｉＮ層３５０の側壁に保護膜を形成しながら積層膜３４０のエッチングを進行させることができる。これにより，深さ方向のエッチングの状況に応じて添加ガス（例えばＢＣｌ３ガス）を添加タイミングを制御したり，流量比を制御することができる。
例えば添加ガス（例えばＢＣｌ３ガス）をすべてのメインエッチングに添加するようにしてもよく，最初のメインエッチングにだけ添加してもよい。また最初のメインエッチングから所望の回数までのメインエッチングに添加することもできる。さらに，最初のメインエッチングには添加せずに，２回目以降のメインエッチングだけに添加するということもできる。添加ガス（例えばＢＣｌ３ガス）の流量比についても，積層膜３２０のエッチングが進行するに連れて徐々に減少させてもよい。この場合，添加ガスの流量比を減少させるタイミングも制御することができる。例えば各メインエッチングごとに流量比を減少させてもよく，また所定回数ごとに流量比を減少させるようにしてもよい。
（実験結果）
次に，ＳｉＮ層を含む積層膜に対して本実施形態のエッチング処理を施した場合の実験結果について説明する。ここでは，ＳｉＮ層の側壁保護膜形成ガスとして上述したＢＣｌ３ガスを添加した処理ガスを用いた場合（本実施形態にかかるエッチング処理）と，ＢＣｌ３ガスを添加しない処理ガスを用いた場合（比較例にかかるエッチング処理）とを比較する実験を行った。この実験ではそれぞれのエッチング処理において４回のメインエッチングを連続して行うことによって積層膜に穴を形成した。
各エッチングの処理条件は以下の通りである。下記処理条件において，４回のメインエッチングＭＥ１〜ＭＥ４のＢＣｌ３ガスの流量比Ｆ１〜Ｆ４は，本実施形態にかかるエッチング処理（ＢＣｌ３ガスあり）の場合はＦ１〜Ｆ４＝５０ｓｃｃｍとし，比較例にかかるエッチング処理（ＢＣｌ３ガスなし）の場合はＦ１〜Ｆ４＝０ｓｃｃｍとした。その他の処理条件は同様である。
［本実験によるエッチング処理の処理条件］
（最初のメインエッチングＭＥ１）
処理室内圧力：５０ｍＴｏｒｒ
第１高周波電力の周波数／パワー：６０ＭＨｚ／２０００Ｗ
第２高周波電力の周波数／パワー：４００ｋＨｚ／２０００Ｗ
ガス：ＨＢｒ／Ｃ４Ｆ８／ＢＣｌ３／Ａｒ＝４９６／４１／Ｆ１／１００ｓｃｃｍ
磁力：４５４Ｇａｕｓｓ
エッチング時間：１４０秒
（２回目のメインエッチングＭＥ２）
処理室内圧力：５０ｍＴｏｒｒ
第１高周波電力の周波数／パワー：６０ＭＨｚ／２０００Ｗ
第２高周波電力の周波数／パワー：４００ｋＨｚ／３０００Ｗ
ガス：ＨＢｒ／Ｃ４Ｆ８／ＢＣｌ３／Ａｒ＝４９６／３７／Ｆ２／１００ｓｃｃｍ
磁力：４５４Ｇａｕｓｓ
エッチング時間：１８０秒
（３回目のメインエッチングＭＥ３）
処理室内圧力：５０ｍＴｏｒｒ
第１高周波電力の周波数／パワー：６０ＭＨｚ／２０００Ｗ
第２高周波電力の周波数／パワー：４００ｋＨｚ／４０００Ｗ
ガス：ＨＢｒ／Ｃ４Ｆ８／ＢＣｌ３／Ａｒ＝４９６／３３／Ｆ３／１００ｓｃｃｍ
磁力：４５４Ｇａｕｓｓ
エッチング時間：１８０秒
（４回目のメインエッチングＭＥ４）
処理室内圧力：５０ｍＴｏｒｒ
第１高周波電力の周波数／パワー：６０ＭＨｚ／２０００Ｗ
第２高周波電力の周波数／パワー：４００ｋＨｚ／４０００Ｗ
ガス：ＨＢｒ／Ｃ４Ｆ８／ＢＣｌ３／Ａｒ＝４９６／２９／Ｆ４／１００ｓｃｃｍ
磁力：４５４Ｇａｕｓｓ
エッチング時間：１８０秒
このような処理条件で各エッチング処理を行った場合の実験結果を図１０，図１１に示す。図１０，図１１はエッチング処理によって形成された凹部（ここではホール）の断面の走査型電子顕微鏡ＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）写真を図示したものである。図１０は，比較例にかかるエッチング処理（ＢＣｌ３ガス添加なし）の場合の実験結果であり，図１１は，本実施形態にかかるエッチング処理（ＢＣｌ３ガス添加あり）の場合の実験結果である。
この多層膜の膜構造としては，図１０，図１１の上部から，レジストマスク，ＳｉＮ層と積層膜（第１膜であるＳｉＯ２，第２膜であるポリシリコン膜（不純物ドーピング）が交互に積層）とを有する多層膜，下地膜が形成されている。積層膜の各層の厚さは，３０ｎｍ程度であり，３６層積層されている。レジストマスクの厚さは略１５００ｎｍ程度であり，ＳｉＮ層の厚さは４０〜１４０ｎｍ程度である。積層膜の各層の厚さは６０ｎｍ程度であり，積層数は３６層である。なお，レジストマスクやＳｉＮ層の厚さ，積層膜の各層の厚さや層数は，これに限られるものではない。下地膜としては，例えばＨｉｇｈ−ｋ材料が挙げられる。
比較例にかかるＢＣｌ３ガス添加なしのエッチング処理では図１０に示すように，ＳｉＮ層の側面がエッチングされボウイングが発生していることが分かる。これに対して，本実施形態にかかるＢＣｌ３ガス添加ありのエッチング処理では図１１に示すように，ＳｉＮ層の側面がエッチングされず，ボウイングの発生が抑制されていることが分かる。このように，積層膜をエッチングするエッチングガスにＢＣｌ３ガスを添加した処理ガスを用いることで，ボウイングが抑制されることが実験結果からも実証することができた。
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されないことは言うまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
例えば，上記実施形態では，積層膜に凹部としてホール（穴）を形成する実施形態について説明したが，本発明に係るプラズマ処理方法は，積層膜に凹部としてラインアンドスペース（Ｌ＆Ｓ）などのトレンチ（溝）を形成する場合にも適用可能である。
また，本発明においてプラズマ処理を施される被処理基板は，半導体ウエハに限られず，例えば，フラットパネルディスプレイ（ＦＰＤ：Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ）用の大型基板，ＥＬ素子又は太陽電池用の基板であってもよい。
本発明は，被処理基板上の多層膜をプラズマを用いてエッチングするプラズマ処理方法及びプラズマ処理装置に適用可能である。
１００ プラズマ処理装置
１１０ 処理室
１１２ 載置台
１１４ 筒状保持部
１１６ 筒状支持部
１１８ フォーカスリング
１２０ 排気路
１２２ バッフル板
１２４ 排気口
１２６ 排気管
１２８ 排気部
１３０ ゲートバルブ
１３３ 整合器
１３８ シャワーヘッド
１４０ 静電チャック
１４０ａ 電極
１４２ 直流電圧源
１４３ スイッチ
１５２ 伝熱ガス供給部
１５４ ガス供給ライン
１５６ 電極板
１５６ａ ガス通気孔
１５８ 電極支持体
１６０ バッファ室
１６０ａ ガス導入口
１６２ 処理ガス供給部
１６４ ガス供給配管
１７０ 磁石
１７２ 上部磁石
１７４ 下部磁石
１８２ 冷媒管
１８４ チラーユニット
１８６，１８８ 配管
１９０ ヒータ
１９２ 交流電源
２００ 制御部
２１０ 操作部
２２０ 記憶部
３１０ 下地膜
３２０ 多層膜
３３０ マスク層
３４０ 積層膜
３４２ 第１膜
３４４ 第２膜
３５０ ＳｉＮ層
３５２ 保護膜
ＡＣ 活性層
Ｗ ウエハ

Claims (15)

  1. 処理室内に処理ガスのプラズマを生成することによって，前記被処理基板に形成された多層膜を，パターニングされたマスク層をマスクとしてプラズマエッチングするプラズマ処理方法であって，
    前記多層膜は，比誘電率の異なる第１膜及び第２膜が交互に積層された積層膜と，この積層膜上に形成された窒化珪素層と，を有し，
    臭素含有ガス，塩素含有ガス，ヨウ素含有ガスのうちの１つ又は２つ以上を組合せたガスとフルオロカーボン系ガスとを含む処理ガスを前記処理室内に導入してプラズマエッチングを複数回実行することによって，前記窒化珪素層から前記積層膜に渡って凹部を徐々に形成していくエッチング処理を行い，
    その際に所定のタイミングで前記処理ガスにホウ素含有ガスを所定の流量比で添加することによって，前記凹部に露出する前記窒化珪素層の側壁に保護膜を形成しながら前記積層膜のエッチングを進行させることを特徴とするプラズマ処理方法。
  2. 前記ホウ素含有ガスは，少なくとも最初のプラズマエッチングで導入することを特徴とする請求項１に記載のプラズマ処理方法。
  3. 前記ホウ素含有ガスは，前記最初のプラズマエッチングから所定回数のプラズマエッチングに渡って導入することを特徴とする請求項１又は２に記載のプラズマ処理方法。
  4. 前記ホウ素含有ガスは，前記最初のプラズマエッチングからすべての回数のプラズマエッチングに渡って導入することを特徴とする請求項３に記載のプラズマ処理方法。
  5. 前記ホウ素含有ガスの流量比は，前記積層膜のエッチングが進行するに連れて徐々に減少させることを特徴とする請求項３又は４に記載のプラズマ処理方法。
  6. 前記ホウ素含有ガスの流量比を減少させるタイミングは，前記プラズマエッチングの所定回数ごとであることを特徴とする請求項５に記載のプラズマ処理方法。
  7. 前記処理室内に上部電極と下部電極を対向して設け，前記下部電極上に被処理基板を配置し，
    前記下部電極に印加するバイアス用高周波電力は，前記積層膜のエッチングが進行するに連れて増加することを特徴とする請求項１〜６のいずれかに記載のプラズマ処理方法。
  8. 前記下部電極に印加するバイアス用高周波電力を増加するタイミングは，前記プラズマエッチングの所定回数ごとであることを特徴とする請求項７に記載のプラズマ処理方法。
  9. 少なくとも前記処理ガスとしてＨＢｒガスを含み，
    前記最初のプラズマエッチングでは，前記ホウ素含有ガスの流量比は少なくとも前記ＨＢｒガスに対して１０％以上４０％以下の範囲で設定することを特徴とする請求項２〜８のいずれかに記載のプラズマ処理方法。
  10. 前記ホウ素含有ガスは，三弗化ホウ素，三塩化ホウ素，酸化ホウ素のいずれかであることを特徴とする請求項１〜９のいずれかに記載のプラズマ処理方法。
  11. 前記被処理基板の温度は，少なくとも前記複数回のプラズマエッチングにかけては，１５０℃〜２００℃になるように調整することを特徴とする請求項１〜１０のいずれかに記載のプラズマ処理方法。
  12. 前記第１膜と第２膜のいずれか一方はシリコン酸化膜であり，他方はポリシリコン膜であることを特徴とする請求項１〜１１のいずれかに記載のプラズマ処理方法。
  13. 処理室内に上部電極と下部電極を対向して設け，前記下部電極上に被処理基板を配置し，前記処理室内に処理ガスのプラズマを生成することによって，比誘電率の異なる第１膜及び第２膜が交互に積層された積層膜と，この積層膜上に形成された窒化珪素層とを有する多層膜を，パターニングされたマスク層をマスクとしてプラズマエッチングするプラズマ処理装置であって，
    プラズマ生成機構と，
    前記プラズマ生成機構を制御して，臭素含有ガス，塩素含有ガス，ヨウ素含有ガスのうちの１つ又は２つ以上を組合せたガスとフルオロカーボン系ガスとを含む処理ガスを前記処理室内に導入し，前記下部電極に第１高周波電源からプラズマ生成用高周波電力を印加すると共に，前記下部電極に第２高周波電源からバイアス用高周波電力を印加して前記窒化珪素層から前記積層膜に渡って凹部を徐々に形成していくエッチング処理を行う制御部と，を備え，
    前記制御部は，前記エッチング処理の際に，所定のタイミングで前記処理ガスにホウ素含有ガスを所定の流量比で添加するように制御することによって，前記凹部に露出する前記窒化珪素層の側壁に保護膜を形成しながら前記積層膜のエッチングを進行させることを特徴とするプラズマ処理装置。
  14. 前記プラズマ生成用高周波電力は２７ＭＨｚ以上であり，前記バイアス用高周波電力は，３８０ｋＨｚ以上１ＭＨｚ以下であることを特徴とする請求項１３に記載のプラズマ処理装置。
  15. 前記処理室内に上部電極と下部電極を対向して設け，前記下部電極上に被処理基板を配置し，前記下部電極に２７ＭＨｚ以上のプラズマ生成用高周波電力を印加すると共に３８０ｋＨｚ以上１ＭＨｚ以下のバイアス用高周波電力を印加することを特徴とする請求項１〜６のいずれかに記載のプラズマ処理方法。
JP2012154698A 2012-07-10 2012-07-10 プラズマ処理方法及びプラズマ処理装置 Active JP5968130B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2012154698A JP5968130B2 (ja) 2012-07-10 2012-07-10 プラズマ処理方法及びプラズマ処理装置
CN201380030520.0A CN104364886B (zh) 2012-07-10 2013-07-04 等离子体处理方法
PCT/JP2013/068327 WO2014010499A1 (ja) 2012-07-10 2013-07-04 プラズマ処理方法及びプラズマ処理装置
US14/409,053 US9412617B2 (en) 2012-07-10 2013-07-04 Plasma processing method and plasma processing apparatus
KR1020147034541A KR102033975B1 (ko) 2012-07-10 2013-07-04 플라즈마 처리 방법 및 플라즈마 처리 장치
TW102124472A TWI585848B (zh) 2012-07-10 2013-07-09 A plasma processing method and a plasma processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012154698A JP5968130B2 (ja) 2012-07-10 2012-07-10 プラズマ処理方法及びプラズマ処理装置

Publications (3)

Publication Number Publication Date
JP2014017406A JP2014017406A (ja) 2014-01-30
JP2014017406A5 JP2014017406A5 (ja) 2015-05-28
JP5968130B2 true JP5968130B2 (ja) 2016-08-10

Family

ID=49915957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012154698A Active JP5968130B2 (ja) 2012-07-10 2012-07-10 プラズマ処理方法及びプラズマ処理装置

Country Status (6)

Country Link
US (1) US9412617B2 (ja)
JP (1) JP5968130B2 (ja)
KR (1) KR102033975B1 (ja)
CN (1) CN104364886B (ja)
TW (1) TWI585848B (ja)
WO (1) WO2014010499A1 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6277004B2 (ja) 2014-01-31 2018-02-07 株式会社日立ハイテクノロジーズ ドライエッチング方法
JP6230930B2 (ja) * 2014-02-17 2017-11-15 東京エレクトロン株式会社 半導体装置の製造方法
JP6289996B2 (ja) * 2014-05-14 2018-03-07 東京エレクトロン株式会社 被エッチング層をエッチングする方法
JP6454492B2 (ja) 2014-08-08 2019-01-16 東京エレクトロン株式会社 多層膜をエッチングする方法
JP6423643B2 (ja) 2014-08-08 2018-11-14 東京エレクトロン株式会社 多層膜をエッチングする方法
JP6328524B2 (ja) * 2014-08-29 2018-05-23 東京エレクトロン株式会社 エッチング方法
US9558928B2 (en) * 2014-08-29 2017-01-31 Lam Research Corporation Contact clean in high-aspect ratio structures
JP6339961B2 (ja) * 2015-03-31 2018-06-06 東京エレクトロン株式会社 エッチング方法
JP6498022B2 (ja) * 2015-04-22 2019-04-10 東京エレクトロン株式会社 エッチング処理方法
JP6494424B2 (ja) * 2015-05-29 2019-04-03 東京エレクトロン株式会社 エッチング方法
US20170053793A1 (en) 2015-08-17 2017-02-23 Tokyo Electron Limited Method and system for sculpting spacer sidewall mask
US20170062456A1 (en) * 2015-08-31 2017-03-02 Cypress Semiconductor Corporation Vertical division of three-dimensional memory device
JP6495854B2 (ja) 2016-03-16 2019-04-03 東芝メモリ株式会社 半導体装置の製造方法
KR102566770B1 (ko) 2016-07-27 2023-08-16 삼성전자주식회사 반도체 장치의 제조 방법
US10658194B2 (en) * 2016-08-23 2020-05-19 Lam Research Corporation Silicon-based deposition for semiconductor processing
CN107978674A (zh) * 2016-10-25 2018-05-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件及制备方法、电子装置
JP6697372B2 (ja) * 2016-11-21 2020-05-20 キオクシア株式会社 ドライエッチング方法及び半導体装置の製造方法
CN106847821B (zh) * 2017-03-07 2018-09-14 长江存储科技有限责任公司 半导体结构及其形成方法
KR102356741B1 (ko) 2017-05-31 2022-01-28 삼성전자주식회사 절연층들을 갖는 반도체 소자 및 그 제조 방법
JP6948181B2 (ja) * 2017-08-01 2021-10-13 東京エレクトロン株式会社 多層膜をエッチングする方法
CN107658305A (zh) * 2017-08-31 2018-02-02 长江存储科技有限责任公司 一种半导体刻蚀方法及其形成结构
JP7137927B2 (ja) * 2017-12-20 2022-09-15 キオクシア株式会社 半導体装置の製造方法
KR102437273B1 (ko) 2018-03-14 2022-08-30 삼성전자주식회사 3차원 반도체 메모리 장치의 제조 방법
CN110783187B (zh) * 2018-07-25 2024-04-19 东京毅力科创株式会社 等离子体处理方法和等离子体处理装置
JP7229033B2 (ja) * 2019-02-01 2023-02-27 東京エレクトロン株式会社 基板処理方法及び基板処理装置
CN112119484B (zh) * 2019-04-19 2024-03-22 株式会社日立高新技术 等离子体处理方法
US11658040B2 (en) 2019-06-26 2023-05-23 Hitachi High-Tech Corporation Plasma processing method
CN110808251A (zh) * 2019-11-12 2020-02-18 中国科学院微电子研究所 一种三维存储器的沟道制备方法
WO2021171458A1 (ja) * 2020-02-27 2021-09-02 株式会社日立ハイテク プラズマ処理方法
TW202208662A (zh) * 2020-04-01 2022-03-01 美商蘭姆研究公司 接縫減輕及間隙填充用整合式襯墊
US20220199410A1 (en) * 2020-12-21 2022-06-23 Tokyo Electron Limited Conformal amorphous carbon layer etch with side-wall passivation
CN117941036A (zh) * 2021-09-02 2024-04-26 朗姆研究公司 用于蚀刻含碳层的方法和装置
WO2024157943A1 (ja) * 2023-01-27 2024-08-02 東京エレクトロン株式会社 基板処理方法及び基板処理システム

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263415A (ja) * 1994-03-18 1995-10-13 Fujitsu Ltd 半導体装置の製造方法
US6291356B1 (en) * 1997-12-08 2001-09-18 Applied Materials, Inc. Method for etching silicon oxynitride and dielectric antireflection coatings
JP4014456B2 (ja) * 2002-06-19 2007-11-28 株式会社日立ハイテクノロジーズ エッチング処理方法
US7112479B2 (en) * 2004-08-27 2006-09-26 Micron Technology, Inc. Methods of forming gatelines and transistor devices
US20070031609A1 (en) 2005-07-29 2007-02-08 Ajay Kumar Chemical vapor deposition chamber with dual frequency bias and method for manufacturing a photomask using the same
JP4554479B2 (ja) * 2005-09-13 2010-09-29 株式会社日立ハイテクノロジーズ ドライエッチング方法
US7910283B2 (en) * 2005-11-21 2011-03-22 Shin-Etsu Chemical Co., Ltd. Silicon-containing antireflective coating forming composition, silicon-containing antireflective coating, substrate processing intermediate, and substrate processing method
US7368394B2 (en) 2006-02-27 2008-05-06 Applied Materials, Inc. Etch methods to form anisotropic features for high aspect ratio applications
JP4877747B2 (ja) * 2006-03-23 2012-02-15 東京エレクトロン株式会社 プラズマエッチング方法
US7286948B1 (en) 2006-06-16 2007-10-23 Applied Materials, Inc. Method for determining plasma characteristics
JP2009021584A (ja) * 2007-06-27 2009-01-29 Applied Materials Inc 高ｋ材料ゲート構造の高温エッチング方法
KR101588909B1 (ko) * 2007-12-21 2016-02-12 램 리써치 코포레이션 실리콘 구조의 제조 및 프로파일 제어를 이용한 딥 실리콘 에칭
JP2009266944A (ja) 2008-04-23 2009-11-12 Toshiba Corp 三次元積層不揮発性半導体メモリ

Also Published As

Publication number Publication date
TWI585848B (zh) 2017-06-01
KR20150035583A (ko) 2015-04-06
TW201419400A (zh) 2014-05-16
WO2014010499A1 (ja) 2014-01-16
KR102033975B1 (ko) 2019-10-18
US20150303069A1 (en) 2015-10-22
CN104364886B (zh) 2016-12-07
US9412617B2 (en) 2016-08-09
JP2014017406A (ja) 2014-01-30
CN104364886A (zh) 2015-02-18

Similar Documents

Publication Publication Date Title
JP5968130B2 (ja) プラズマ処理方法及びプラズマ処理装置
JP6154820B2 (ja) プラズマ処理方法及びプラズマ処理装置
KR102034556B1 (ko) 플라즈마 처리 방법
KR102584336B1 (ko) 에칭 처리 방법
JP5912637B2 (ja) 半導体装置の製造方法
JP4877747B2 (ja) プラズマエッチング方法
US20190214230A1 (en) Metal recess for semiconductor structures
CN101131927A (zh) 增强等离子体蚀刻性能的方法
US7405162B2 (en) Etching method and computer-readable storage medium
US10658193B2 (en) Etching method and etching apparatus
TWI544543B (zh) A manufacturing method of a semiconductor device, and a computer recording medium
JP6226668B2 (ja) プラズマ処理方法
JP7267484B2 (ja) エッチング方法およびエッチング装置
TW201503259A (zh) 蝕刻方法
US20230386830A1 (en) Highly conformal metal etch in high aspect ratio semiconductor features
TW202429571A (zh) 用於高深寬比特徵之原位碳襯墊
TW202420413A (zh) 使用氮化硼遮罩之碳硬遮罩開口
KR20080088295A (ko) 플라즈마 에칭 방법,플라즈마 처리장치, 제어프로그램 및컴퓨터 판독가능한 기억매체

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150409

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160607

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160630

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160705

R150 Certificate of patent or registration of utility model

Ref document number: 5968130

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250