KR102584336B1 - 에칭 처리 방법 - Google Patents

에칭 처리 방법 Download PDF

Info

Publication number
KR102584336B1
KR102584336B1 KR1020170079056A KR20170079056A KR102584336B1 KR 102584336 B1 KR102584336 B1 KR 102584336B1 KR 1020170079056 A KR1020170079056 A KR 1020170079056A KR 20170079056 A KR20170079056 A KR 20170079056A KR 102584336 B1 KR102584336 B1 KR 102584336B1
Authority
KR
South Korea
Prior art keywords
etching
gas
frequency power
containing gas
plasma
Prior art date
Application number
KR1020170079056A
Other languages
English (en)
Other versions
KR20180000692A (ko
Inventor
진 쿠도
와타루 타카야마
마주 토무라
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20180000692A publication Critical patent/KR20180000692A/ko
Application granted granted Critical
Publication of KR102584336B1 publication Critical patent/KR102584336B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/2001—Maintaining constant desired temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H01J37/32834—Exhausting

Abstract

고에칭 레이트를 유지하면서 사이드 에칭을 억제하는 것을 목적으로 한다. 기판의 온도가 -35℃ 이하의 극저온 환경에 있어서, 제 1 고주파 전원으로부터 제 1 고주파의 전력을 출력하고, 불화 유황 함유 가스 및 수소 함유 가스를 공급하여 생성된 플라즈마에 의해 조성이 상이한 실리콘 함유막을 적층한 적층막을 에칭하는 에칭 처리 방법이 제공된다.

Description

에칭 처리 방법 {ETCHING METHOD}
본 발명은 에칭 처리 방법에 관한 것이다.
플루오르카본계(CF계) 가스를 이용하여 실리콘 함유막을 에칭하는 기술이 알려져 있다. 또한 하이드로카본계(CH계) 가스를 첨가하여, 실리콘 함유막에 대한 마스크 선택비를 높게 하는 기술이 알려져 있다.
또한, 플루오르카본계 가스 대신에 불화 유황 함유 가스를 사용함으로써, 실리콘 함유막에 대한 마스크 선택비를 높게 하는 기술이 알려져 있다(예를 들면, 특허 문헌 1, 2를 참조).
일본특허공개공보 평04-084427호 일본특허공개공보 2005-072518호
그러나 특허 문헌 1, 2에 있어서는, 마스크 선택비를 향상시키는 것을 과제로서 에칭 가스가 선택되어 있으며, 사이드 에칭을 억제하여 에칭 형상을 양호하게 하는 관점으로부터 적정한 에칭 가스 또는 프로세스 조건이 선택되어 있는 것은 아니다.
특히, 3D NAND 플래시 메모리 등의 삼차원 적층 반도체 메모리의 제조에 있어서, 플라즈마를 이용하여 조성이 상이한 실리콘 함유막을 적층한 적층막에 깊은 홀 또는 깊은 홈을 형성하는 에칭 공정에 있어서는 애스펙트비가 높은 에칭이 필요하게 된다. 예를 들면, 조성이 상이한 실리콘 함유막을 16 층 또는 32 층으로 적층한 적층막의 모든 막을 관통하고 하지막까지 연통하기 위한 홀 또는 홈을 형성하기 위해서는, 특히 에칭 형상의 수직성이 중요하게 된다.
상기 과제에 대하여, 일측면에서는, 본 발명은 고에칭 레이트를 유지하면서, 사이드 에칭을 억제하는 것을 목적으로 한다.
상기 과제를 해결하기 위하여, 하나의 태양에 따르면, 기판의 온도가 -35℃ 이하의 극저온 환경에 있어서, 제 1 고주파 전원으로부터 제 1 고주파의 전력을 출력하고, 불화 유황 함유 가스 및 수소 함유 가스를 공급하여, 생성된 플라즈마에 의해, 조성이 상이한 실리콘 함유막을 적층한 적층막을 에칭하는 에칭 처리 방법이 제공된다.
하나의 측면에 따르면, 고에칭 레이트를 유지하면서 사이드 에칭을 억제할 수 있다.
도 1은 일실시 형태에 따른 플라즈마 처리 장치의 종단면을 나타내는 도이다.
도 2는 비교예 1, 2 및 제 1 실시 형태에 따른 가스에 의한 적층막의 에칭 결과의 일례를 나타내는 도이다.
도 3은 비교예 1, 2 및 제 2 실시 형태에 따른 가스에 의한 적층막의 에칭 결과의 일례를 나타내는 도이다.
도 4는 변형예에 따른 에칭 처리의 일례를 나타내는 순서도이다.
도 5는 일실시 형태에 따른 극저온 환경에 있어서의 웨이퍼 온도의 일례를 나타내는 도이다.
도 6은 일실시 형태에 따른 극저온 환경에 있어서의 적층막의 에칭 결과의 일례를 나타내는 도이다.
도 7은 증기압 곡선을 나타내는 도이다.
이하, 본 발명을 실시하기 위한 형태에 대하여 도면을 참조하여 설명한다. 또한, 본 명세서 및 도면에 있어서, 실질적으로 동일한 구성에 대해서는 동일한 부호를 부여함으로써 중복된 설명을 생략한다.
[플라즈마 처리 장치의 전체 구성]
먼저, 플라즈마 처리 장치(1)의 일례에 대하여, 도 1을 참조하여 설명한다. 본 실시 형태에 따른 플라즈마 처리 장치(1)는 평행 평판형의 플라즈마 처리 장치이며, 대략 원통 형상의 처리 용기(10)를 가지고 있다. 처리 용기(10)의 내면에는 알루마이트 처리(양극 산화 처리)가 실시되어 있다. 처리 용기(10)의 내부는 플라즈마에 의해 에칭 처리 또는 성막 처리 등의 플라즈마 처리가 행해지는 처리실로 되어 있다.
배치대(20)는 기판의 일례인 웨이퍼(W)를 배치한다. 배치대(20)는 예를 들면 알루미늄(Al) 또는 티탄(Ti), 탄화 규소(SiC) 등으로 형성되어 있다. 배치대(20)는 하부 전극으로서도 기능한다.
배치대(20)의 상측에는 웨이퍼(W)를 정전 흡착하기 위한 정전 척(106)이 마련되어 있다. 정전 척(106)은 절연체(106b)의 사이에 척 전극(106a)을 개재한 구조로 되어 있다. 척 전극(106a)에는 직류 전압원(112)이 접속되어 있다. 직류 전압원(112)으로부터 척 전극(106a)에 직류 전압이 인가되면, 쿨롱력에 의해 웨이퍼(W)가 정전 척(106)에 흡착된다.
정전 척(106)의 외주 상부에는 웨이퍼(W)의 외연부를 둘러싸도록 원환 형상의 포커스 링(108)이 배치된다. 포커스 링(108)은 예를 들면 실리콘으로 형성되고, 처리 용기(10)에 있어서 플라즈마를 웨이퍼(W)의 표면을 향해 수속하고, 플라즈마 처리의 효율을 향상시키도록 기능한다.
배치대(20)는 지지체(104)에 의해 처리 용기(10)의 저부에 유지된다. 지지체(104)의 내부에는 냉매 유로(104a)가 형성되어 있다. 칠러(107)로부터 출력된 예를 들면 냉각수 또는 브라인 등의 냉각 매체(이하, '냉매'라고도 함)는 냉매 입구 배관(104b), 냉매 유로(104a), 냉매 출구 배관(104c)으로 흘러, 순환한다. 이와 같이 하여, 순환하는 냉매에 의해 배치대(20)는 방열되어, 냉각된다.
전열 가스 공급원(85)은 헬륨 가스(He) 또는 아르곤 가스(Ar) 등의 전열 가스를 가스 공급 라인(130)에 통과시켜 정전 척(106) 상의 웨이퍼(W)의 이면으로 공급한다. 이러한 구성에 의해, 정전 척(106)은 냉매 유로(104a)에 순환시키는 냉매와 웨이퍼(W)의 이면으로 공급하는 전열 가스에 의해 온도 제어된다. 그 결과, 웨이퍼(W)를 정해진 온도로 제어할 수 있다.
배치대(20)에는 2 주파 중첩 전력을 공급하는 전력 공급 장치(30)가 접속되어 있다. 전력 공급 장치(30)는 제 1 주파수의 플라즈마 생성용의 고주파 전력(HF)(제 1 고주파 전력)을 공급하는 제 1 고주파 전원(32)을 가진다. 또한, 전력 공급 장치(30)는 제 1 주파수보다 낮은 제 2 주파수의, 바이어스 전압 발생용의 고주파 전력(LF)(제 2 고주파 전력)을 공급하는 제 2 고주파 전원(34)을 가진다. 제 1 고주파 전원(32)은 제 1 정합기(33)를 개재하여 배치대(20)에 전기적으로 접속된다. 제 2 고주파 전원(34)은 제 2 정합기(35)를 개재하여 배치대(20)에 전기적으로 접속된다. 제 1 고주파 전원(32)은 예를 들면 40 MHz의 고주파 전력(HF)을 배치대(20)에 인가한다. 제 2 고주파 전원(34)은 예를 들면 3.2 MHz의 고주파 전력(LF)을 배치대(20)에 인가한다.
제 1 정합기(33)는 제 1 고주파 전원(32)의 내부(또는 출력) 임피던스에 부하 임피던스를 정합시킨다. 제 2 정합기(35)는 제 2 고주파 전원(34)의 내부(또는 출력) 임피던스에 부하 임피던스를 정합시킨다. 제 1 정합기(33)는 처리 용기(10) 내에 플라즈마가 생성되어 있을 때 제 1 고주파 전원(32)의 내부 임피던스와 부하 임피던스가 외관상 일치하도록 기능한다. 제 2 정합기(35)는 처리 용기(10) 내에 플라즈마가 생성되어 있을 때 제 2 고주파 전원(34)의 내부 임피던스와 부하 임피던스가 외관상 일치하도록 기능한다. 또한 본 실시 형태에서는, 제 1 고주파 전력은 배치대(20)에 인가되지만, 가스 샤워 헤드(25)에 인가되어도 된다.
가스 샤워 헤드(25)는, 그 외연부를 피복하는 실드 링(40)을 개재하여 처리 용기(10)의 천장부의 개구를 폐색하도록 장착되어 있다. 가스 샤워 헤드(25)에는 가변 직류 전원(70)이 접속되고, 가변 직류 전원(70)으로부터 음의 DC(직류 전압)가 출력된다. 가스 샤워 헤드(25)는 실리콘에 의해 형성되어도 된다. 가스 샤워 헤드(25)는 배치대(20)(하부 전극)에 대향하는 대향 전극(상부 전극)으로서도 기능한다.
가스 샤워 헤드(25)에는 가스를 도입하는 가스 도입구(45)가 형성되어 있다. 가스 샤워 헤드(25)의 내부에는 가스 도입구(45)로부터 분기한 센터측의 확산실(50a) 및 엣지측의 확산실(50b)이 마련되어 있다. 가스 공급원(15)으로부터 출력된 가스는 가스 도입구(45)를 거쳐 확산실(50a, 50b)로 공급되고, 확산실(50a, 50b)에서 확산되어 다수의 가스 공급홀(55)로부터 배치대(20)를 향해 도입된다.
처리 용기(10)의 저면에는 배기구(60)가 형성되어 있고, 배기구(60)에 접속된 배기 장치(65)에 의해 처리 용기(10) 내가 배기된다. 이에 의해, 처리 용기(10) 내를 정해진 진공도로 유지할 수 있다. 처리 용기(10)의 측벽에는 게이트 밸브(G)가 마련되어 있다. 게이트 밸브(G)는 처리 용기(10)로부터 웨이퍼(W)의 반입 및 반출을 행할 시 개폐한다.
플라즈마 처리 장치(1)에는 장치 전체의 동작을 제어하는 제어부(100)가 마련되어 있다. 제어부(100)는 CPU(Central Processing Unit)(105), ROM(Read Only Memory)(110) 및 RAM(Random Access Memory)(115)을 가지고 있다. CPU(105)는 RAM(115) 등의 기억 영역에 저장된 레시피에 따라 에칭 등의 원하는 처리를 실행한다. 레시피에는 프로세스 조건에 대한 장치의 제어 정보인 프로세스 시간, 압력(가스의 배기), 고주파 전력 또는 전압, 각종 가스 유량, 처리 용기 내 온도(상부 전극 온도, 처리 용기의 측벽 온도, 웨이퍼(W) 온도, 정전 척 온도 등), 칠러(107)로부터 출력되는 냉매의 온도 등이 기재되어 있다. 또한, 이들 프로그램 또는 처리 조건을 나타내는 레시피는 하드 디스크 또는 반도체 메모리에 기억되어도 된다. 또한, 레시피는 CD-ROM, DVD 등의 가반성의 컴퓨터에 의해 판독 가능한 기억 매체에 수용된 상태로 정해진 위치에 세트되고, 읽어내지도록 해도 된다.
플라즈마 처리가 실행될 시에는, 게이트 밸브(G)의 개폐가 제어되고, 웨이퍼(W)가 처리 용기(10)로 반입되어, 배치대(20)에 배치된다. 직류 전압원(112)으로부터 척 전극(106a)에 직류 전압이 인가되면, 웨이퍼(W)가 정전 척(106)에 흡착되어, 유지된다.
가스 공급원(15)으로부터 처리 용기(10) 내로 처리 가스가 공급된다. 제 1 고주파 전원(32)으로부터 배치대(20)에 제 1 고주파 전력이 인가되고, 제 2 고주파 전원(34)으로부터 배치대(20)에 제 2 고주파 전력이 인가된다. 가변 직류 전원(70)으로부터 음의 DC(직류 전압)가 가스 샤워 헤드(25)에 인가된다. 이에 의해, 웨이퍼(W)의 상방에 플라즈마가 생성되고, 생성된 플라즈마에 의해 웨이퍼(W)에 플라즈마 처리가 실시된다.
플라즈마 처리 후, 직류 전압원(112)으로부터 척 전극(106a)에 웨이퍼(W)의 흡착 시와는 양음이 반대인 직류 전압이 인가되고, 웨이퍼(W)의 전하가 제전된다. 이에 의해, 웨이퍼(W)는 정전 척(106)으로부터 떼어내져, 게이트 밸브(G)로부터 처리 용기(10)의 외부로 반출된다. 이상에 설명한 플라즈마 처리 장치(1)를 사용하여, 가스 공급원(15)으로부터 정해진 에칭 가스를 공급하고, 극저온에 있어서의 에칭 처리가 실행된다.
제 1 실시 형태
[극저온에 있어서의 에칭]
이하에서는, 제 1 실시 형태에 따른 극저온에 있어서의 에칭 처리에 대하여 설명하고, 그 에칭 처리의 결과의 일례를 비교예 1, 2에 따른 에칭 처리의 결과의 일례와 비교한다.
(비교예 1)
비교예 1에서는, 이하의 프로세스 조건으로 실리콘 산화막(SiO2)과 실리콘 질화막(SiN)을 적층시킨 적층막(12)이 에칭된다. 적층막(12)은 조성이 상이한 실리콘 함유막을 적층한 적층막의 일례이다. 적층막(12)의 상부에는 아몰퍼스 카본막(11)이 형성되어, 마스크로서 기능한다. 단, 마스크는 아몰퍼스 카본막에 한정되지 않고, 유기막이어도 된다.
<프로세스 조건(비교예 1)>
웨이퍼 온도 -40℃ 이하(칠러 온도 -60℃)
가스 CF4(사불화 탄소) / CH4(메탄) / O2(산소)
제 1 고주파 전력(HF) 2500W, 연속파
제 2 고주파 전력(LF) 4000W, 연속파
(비교예 2)
비교예 2에서는, 이하의 프로세스 조건으로 적층막(12)이 에칭된다.
<프로세스 조건(비교예 2)>
웨이퍼 온도 -40℃ 이하(칠러 온도 -60℃)
가스 H2(수소) / CF4(사불화 탄소) / CHF3(삼불화 메탄)
제 1 고주파 전력(HF) 2500W, 연속파
제 2 고주파 전력(LF) 4000W, 연속파
도 2의 (a)는 비교예 1의 에칭 결과의 일례를 나타낸다. 도 2의 (b)는 비교예 2의 에칭 결과의 일례를 나타낸다. 도 2의 (a) 및 도 2의 (b)의 각각의 결과는, 아몰퍼스 카본막(11)을 마스크로서 적층막(12)을 에칭했을 때의 홀의 종단면의 에칭 형상과, 아몰퍼스 카본막(11)을 상방에서 봤을 때의 아몰퍼스 카본막(11)의 개구(사이 홀(????))의 형상을 나타낸다. 또한, 각 형상의 아래의 수치는 에칭의 깊이(Depth), 마스크 선택비, 에칭 레이트(ER), 보잉(Bowing)을 나타낸다. 보잉은 홀의 횡방향의 폭이 가장 넓은 부분의 수치이다.
이에 따르면, 도 2의 (a) 및 도 2의 (b)의 에칭 결과 모두에서, 에칭의 깊이(Depth)와 에칭 레이트(ER)를 유지하면서, 양호한 마스크 선택비가 확보되어 있다. 한편, 도 2의 (a) 및 도 2의 (b)의 에칭 결과 모두에서, 사이드 에칭이 촉진되어 보잉이 발생되어 있다. 또한 도 2의 (b)에서는, 아몰퍼스 카본막(11)의 개구가 폐색되어 있다.
(제 1 실시 형태)
제 1 실시 형태에서는, 이하의 프로세스 조건으로 적층막(12)의 에칭이 행해진다.
<프로세스 조건(제 1 실시 형태)>
웨이퍼 온도 -40℃ 이하(칠러 온도 -60℃)
가스 SF6(육불화 유황) / H2(수소)
제 1 고주파 전력(HF) 2500W, 연속파
제 2 고주파 전력(LF) 4000W, 연속파
처리 용기 내의 압력 15 ~ 25 mTorr(2.0 ~ 3.3 Pa)
또한, 제 1 실시 형태 및 후술하는 실시 형태의 프로세스 조건에서는, 제 1 고주파 전력(HF) 및 제 2 고주파 전력(LF)이 인가되어 있지만, 이에 한정되지 않고, 제 1 고주파 전력(HF)만을 인가하도록 해도 된다.
도 2의 (c)는 제 1 실시 형태의 에칭 결과의 일례를 나타낸다. 도 2의 (c)에 나타내는 제 1 실시 형태의 에칭 결과에서는, 도 2의 (a) 및 도 2의 (b)의 비교예 1, 2와 비교하여, 에칭의 깊이(Depth)와 에칭 레이트(ER)를 유지하면서, 사이드 에칭이 억제되어 에칭 형상이 개선되어 있다. 또한, 도 2의 (c)에 나타내는 제 1 실시 형태에 있어서의 에칭 처리의 결과에서는, 아몰퍼스 카본막(11)의 개구가 폐색되어 있지 않고 양호한 형상을 유지하고 있다. 이에 의해, 적층막(12)에 대한 패턴의 전사 정밀도를 높여, 양호한 에칭을 실현할 수 있다. 또한, 마스크 선택비는 비교예 1, 2와 비교하여 감소하고 있지만, 아몰퍼스 카본막(11)이 소실되기 전에 필요한 깊이의 홀이 형성되어 있다. 단, 마스크 선택비는, 후술하는 제 2 실시 형태의 에칭 결과에 나타내는 바와 같이, 5.0 이상이 바람직하다.
이상에 설명한 바와 같이, 제 1 실시 형태에 따른 에칭 처리 방법에 의하면, 불화 유황 함유 가스의 일례로서 SF6 가스가 공급되고, 수소 함유 가스의 일례로서 H2 가스가 공급된다. 그리고, 주로 제 1 고주파 전력(HF)의 에너지에 의해 공급된 가스로부터 생성된 플라즈마에 의해 적층막(12)이 에칭된다. 이에 의하면, SF6의 주로 F성분에 의해 에칭이 촉진되고, 또한 SF6의 주로 S 성분에 의해 에칭된 홀의 측벽에 보호막이 형성되어, 사이드 에칭을 억제할 수 있다. 또한, 웨이퍼(W)의 온도가 -35℃ 이하의 극저온 환경에 있어서의 에칭에 의해 고에칭 레이트를 유지하고, 이에 의해, 에칭 형상이 양호한 깊은 홀을 형성할 수 있다.
에칭한 홀의 저면에도 유황(S)이 부착되어 보호막을 형성하는데, 본 실시 형태에서는, 처리 용기(10) 내를 저압(15 ~ 60 mTorr(2.0 ~ 8.0 Pa) 정도)으로 제어하고 있기 때문에, 플라즈마 중의 직진성이 높은 이온이 저면까지 도달함으로써 홀의 저면 및 아몰퍼스 카본막(11)의 마스크 표면은 에칭이 촉진된다.
이에 의해, 고에칭 레이트를 유지하면서, 사이드 에칭을 억제하고 에칭 형상을 양호하게 할 수 있다. 또한, 아몰퍼스 카본막(11)의 형상을 양호하게 할 수 있다.
또한, 제 1 실시 형태에 따른 에칭 처리 방법에 의하면, 공급하는 가스에 C(카본) 가스를 포함하지 않는다. 이에 의해, 에칭에 의해 생성되는 반응 생성물에 포함되는 카본의 양을 줄일 수 있어, 반응 생성물의 내벽 등에 대한 부착을 저감할 수 있다. 또한, 카본에 의한 아몰퍼스 카본막(11)의 마스크 형상의 거칠기를 억제할 수 있다.
또한, 웨이퍼(W)의 온도를 -40℃(-35℃ 이하)로 유지함으로써, 에칭에 의해 형성된 홀의 내벽의 유황(S)이 휘발되지 않고 고체인 채로 보호막으로서 남고, 처리 용기(10)의 내벽에 부착된 유황(S)은 내벽의 온도를 70℃ 이상으로 함으로써 유황(S)을 휘발시켜 배기하는 것에 의해 제거하여, 처리 용기(10)의 내벽에 대한 유황(S)의 부착을 억제할 수 있다.
또한, SF6 가스와 함께 H2 가스를 공급함으로써, 처리 용기(10)의 외부로의 가스의 배기를 높일 수 있다. 본 실시 형태에서는, H2 가스 대신에 HF(불화 수소) 가스 또는 NH3(암모니아) 가스를 공급해도 된다.
(제 2 실시 형태)
제 2 실시 형태에서는, 이하의 프로세스 조건으로 적층막(12)이 에칭된다.
<프로세스 조건(제 2 실시 형태)>
웨이퍼 온도 -40℃ 이하(칠러 온도 -60℃)
가스 SF6(육불화 유황) / CH4(메탄)
제 1 고주파 전력(HF) 2500W, 연속파
제 2 고주파 전력(LF) 4000W, 연속파
처리 용기 내의 압력 15 ~ 25 mTorr(2.0 ~ 3.3 Pa)
도 3의 (c)는 제 2 실시 형태의 에칭 결과의 일례를 나타낸다. 도 3의 (a) 및 도 3의 (b)는 도 2의 (a) 및 도 2의 (b)의 비교예 1, 2와 동일한 에칭 결과를 도시하고 있다. 도 3의 (c)에 나타내는 제 2 실시 형태의 에칭 결과에서는, 도 3의 (a) 및 도 3의 (b)의 비교예 1, 2와 비교하여, 에칭의 깊이(Depth)와 에칭 레이트(ER)를 유지하면서, 사이드 에칭이 억제되어, 에칭 형상이 개선되어 있다.
도 2의 (c)에 나타내는 제 1 실시 형태의 에칭 결과와 비교하면, 제 1 실시 형태의 에칭 결과보다 에칭 레이트(ER)가 높아져, 에칭의 깊이가 보다 깊어져 있다. 또한, 제 1 실시 형태의 에칭 결과보다 더 사이드 에칭이 억제되어, 에칭 형상의 가일층의 개선이 도모되고 있다. 또한, 제 2 실시 형태에 있어서의 에칭 처리의 결과에 있어서도, 아몰퍼스 카본막(11)의 개구가 폐색되어 있지 않아 양호한 형상을 유지하고 있다. 이에 의해, 적층막(12)에 대한 패턴의 전사 정밀도를 높여, 양호한 에칭을 실현할 수 있다.
더불어, 마스크 선택비가 5.0 이상이 되어 있다. 이는, 본 실시 형태에서는, 탄화수소 가스의 일례인 CH4 가스를 공급하고 있기 때문에, 아몰퍼스 카본막(11) 상에 카본이 퇴적되어 마스크 선택비가 향상되었다고 상정된다.
이상에 설명한 바와 같이, 제 2 실시 형태에 따른 에칭 처리 방법에 의하면, 불화 유황 함유 가스의 일례로서 SF6 가스가 공급되고, 수소 함유 가스의 일례로서 CH4 가스가 공급된다. 그리고, 공급된 가스로부터 생성된 플라즈마에 의해 적층막(12)이 에칭된다. 이에 의하면, SF6의 주로 F 성분에 의해 에칭이 촉진되고, 또한 SF6의 주로 S 성분에 의해 에칭된 홀의 측벽에 보호막이 형성되어, 사이드 에칭을 억제할 수 있다. 또한, 웨이퍼(W)의 온도가 -35℃ 이하의 극저온 환경에 있어서의 에칭에 의해 고에칭 레이트를 유지하고, 이에 의해, 에칭 형상이 양호한 깊은 홀을 형성할 수 있다.
또한, 아몰퍼스 카본막(11)의 형상을 양호하게 하고, 적층막(12)에 대한 패턴의 전사 정밀도를 높여, 양호한 에칭을 실현할 수 있다.
또한 본 실시 형태에서는, CH4 가스에 한정되지 않고, 그 외의 탄화수소 가스를 공급해도 된다. 그 외의 탄화수소 가스의 일례로서는, -35℃ 이하의 극저온으로 냉각된 웨이퍼(W)에 부착 가능한 탄화수소 가스(CxHyFz)를 공급한다. 구체적으로, 탄화수소 가스(CxHyFz)는 퇴적성이 강하여 커버리지가 나쁜 가스를 이용하고, 홀의 저면에 퇴적되기 어려운 가스가 바람직하다.
[극저온에 있어서의 에칭 처리]
이어서, 변형예에 따른 에칭 처리의 일례에 대하여, 도 4를 참조하여 설명한다. 도 4는 변형예에 따른 에칭 처리의 일례를 나타내는 순서도이다. 본 처리가 개시되면, 제어부(100)는 웨이퍼 표면의 온도를 -35℃ 이하의 극저온으로 제어한다(단계(S10)). 이어서, 제어부(100)는 불화 유황 함유 가스 및 수소 함유 가스를 처리 용기(10)의 내부로 공급한다(단계(S12)). 여기서 공급하는 가스는, 예를 들면 제 1 실시 형태에 있어서 공급한 육불화 유황(SF6) 가스 및 수소(H2) 가스여도 되고, 제 2 실시 형태에 있어서 공급한 육불화 유황(SF6) 가스 및 CH4(메탄) 가스여도 된다.
이어서, 제어부(100)는 제 1 고주파 전원(32)으로부터 제 1 고주파 전력(HF)을 출력하여 플라즈마 여기용의 고주파 전력을 배치대(20)에 인가(온)하고, 적층막(12)을 에칭한다(단계(S14)). 이 때, 제 1 고주파 전력(HF)은 연속파여도 되고, 펄스파여도 된다. 본 변형예에서는, 제 2 고주파 전원(34)으로부터 제 2 고주파 전력(LF)을 출력하고 있지 않지만, 제 2 고주파 전원(34)으로부터 제 2 고주파 전력(LF)을 출력하여, 바이어스용의 고주파 전력을 배치대(20)에 인가해도 된다. 또한, 제 2 고주파 전력(LF)을 출력하는 타이밍은 제 1 고주파 전력(HF)과 동기해도 된다.
이어서, 제어부(100)는 정해진 시간 경과 후, 제 1 고주파 전력(HF)의 인가를 정지(오프)하고, 극저온 상태를 유지할 수 있도록 한다(단계(S16)). 이어서, 제어부(100)는 제 1 고주파 전력(HF)의 온/오프를 반복하는 횟수가 정해진 횟수를 초과했는지를 판정한다(단계(S18)). 정해진 횟수는 미리 정해진 2 회 이상의 횟수이다. 제 1 고주파 전력(HF)의 반복 횟수가 정해진 횟수를 초과하고 있지 않다고 판정된 경우, 제어부(100)는 다시 제 1 고주파 전력을 인가하여, 적층막(12)을 에칭한다(단계(S20)). 제 1 고주파 전력(HF)의 반복 횟수가 정해진 횟수를 초과할 때까지, 단계(S16 ~ S20)의 처리를 반복하고, 제 1 고주파 전력(HF)의 반복 횟수가 정해진 횟수를 초과했다고 판정된 경우, 본 처리를 종료한다.
도 4에 나타낸 에칭 처리 방법에서는, 제 1 고주파 전력(HF)의 온/오프를 반복함으로써 제 1 고주파 전력이 간헐적으로 인가된다. 이 때의 제 1 고주파 전력(HF)을 인가하고 있는 시간(온 시간)을 「Ton」이라고 하고, 제 1 고주파 전력(HF)을 인가하고 있지 않은 시간(오프 시간)을 「Toff」라고 한다. 이 경우, 1 / (Ton + Toff)의 주파수의 제 1 고주파 전력(HF)의 펄스파가 인가된다. 또한, Duty비는 온 시간(Ton) 및 오프 시간(Toff)의 총 시간에 대한 온 시간(Ton)의 비율, 즉 Ton / (Ton + Toff)로 나타난다.
[극저온 프로세스 중의 웨이퍼 온도의 추이]
도 5는 도 4의 제 1 고주파 전력(HF)의 온/오프를 반복하여 행해지는 간헐 에칭에 있어서의 웨이퍼(W) 표면의 온도의 천이의 일례를 나타낸다. 웨이퍼(W)가 정전 척(106)에 유지된 상태에서 제 1 고주파 전력(HF)을 인가하면 플라즈마가 생성되고, 에칭 처리가 개시된다. 이와 같이 하여 제 1 고주파 전력(HF)을 인가하고 플라즈마가 생성되면, 그 플라즈마로부터의 입열(플라즈마 온)에 의해 웨이퍼(W)의 온도는 완만하게 상승한다. 그러나, 칠러(107)의 온도를 -60℃ 이하로 제어함으로써 웨이퍼(W)의 온도를 -35℃ 이하로 유지할 수 있는 것을 알 수 있다.
에칭 중에 제 1 고주파 전력(HF)의 인가를 정지하면, 웨이퍼(W)의 온도가 급격하게 강하한다. 또한, 도 5에 나타내는 웨이퍼(W) 표면의 온도 천이에서는, 제 1 고주파 전력(HF)을 오프한 후, 웨이퍼(W)는 반출된다. 이 때문에, 제 1 고주파 전력(HF)을 오프한 후의 웨이퍼(W) 표면의 온도는 상승되어 있다. 또한 변형예에 따른 간헐 에칭에서는, 제 1 고주파 전력(HF)의 온/오프에 따라 도 5의 플라즈마 온/오프가 반복된다.
[극저온 프로세스]
도 6의 (c)는 칠러(107)의 온도를 -70℃로 제어함으로써, 웨이퍼(W)의 온도를 -40℃이하로 제어했을 때의 일실시 형태에 따른 극저온 프로세스에 있어서의 에칭 결과의 일례를 나타낸다. 본 실시 형태에서는, 이하의 프로세스 조건으로, 아몰퍼스 카본막(11)을 마스크로서 실리콘 산화막과 실리콘 질화막을 적층한 적층막(12)의 에칭이 행해진다.
<프로세스 조건(제 1 실시 형태)>
웨이퍼 온도 -40℃ 이하(칠러 온도 -70℃)
가스 SF6(육불화 유황) / H2(수소) / CH4(메탄)
제 1 고주파 전력(HF) 2500W, 연속파
제 2 고주파 전력(LF) 4000W, 연속파
처리 용기 내의 압력 15 ~ 25 mTorr(2.0 ~ 3.3 Pa)
도 6의 (a)는 칠러(107)의 온도를 25℃로 제어했을 때의 에칭 결과의 일례를 나타내고, 도 6의 (b)는 칠러(107)의 온도를 -40℃로 제어했을 때의 에칭 결과의 일례를 나타낸다.
도 6의 (a) 및 도 6의 (b)에서는 웨이퍼(W)의 온도를 -40℃ 이하로 유지할 수 없다. 즉, 도 6의 (a) 및 도 6의 (b)는 극저온 프로세스 환경이 아닐 때의 에칭 결과의 일례이다.
에칭한 결과, 도 6의 (a) 및 도 6의 (b)와 비교하여, 도 6의 (c)의 웨이퍼(W) 온도가 -40℃ 이하의 극저온 환경에서는 고에칭 레이트가 얻어지고, 마스크 선택비가 향상되는 것을 알 수 있다.
구체적으로, 도 6의 (c)에 나타내는 극저온 환경 하에 있어서의 에칭에서는, 도 6의 (a)에 나타내는 상온 환경 하에 있어서의 에칭과 비교하여, 에칭 레이트가 약 3 배, 마스크 선택비가 약 2 배가 되고, 도 6의 (b)에 나타내는 저온 환경 하에 있어서의 에칭과 비교하여, 에칭 레이트가 약 1.7 배, 마스크 선택비가 약 1.5 배가 되었다.
따라서, 이상에 설명한 각 실시 형태 및 변형예에서는, 불화 유황 함유 가스 및 수소 함유 가스를 공급하고, 생성된 플라즈마에 의해 웨이퍼(W)에 에칭 처리를 실시할 시, 웨이퍼(W)의 온도가 -35℃ 이하의 극저온 환경에서 에칭을 행하는 것이 상기 효과를 얻기 위한 필수의 조건이 된다.
[증기압 곡선]
상기 각 실시 형태 및 변형예에 따른 에칭 처리에서는, 수소 함유 가스의 일례로서 H2 가스 및 CH4 가스 중 적어도 어느 하나가 공급되고, 불화 유황 함유 가스의 일례로서 SF6 가스가 공급되었다. 그 결과, H2 가스 및 CH4 가스에 포함되는 H(수소)와 적층막(12) 중의 실리콘 산화막에 포함되는 O(산소)에 의해 H2O가 반응 생성물로서 발생된다.
도 7에 증기압 곡선을 나타낸다. 증기압 곡선 상은 액체와 기체가 혼재된 상태로 되어 있다. 도 7의 H2O의 증기압 곡선에 따르면, H2O의 포화 증기압은 낮다. 예를 들면, 에칭 시의 압력을 3.3 Pa(25 mTorr)로 유지하고, 칠러 온도를 -60℃ ~ -70℃ 정도의 극저온으로 하면, 포화되어 적층막(12)의 표면의 H2O는 액체 상태로 존재하고 있다고 상정된다.
적층막(12)의 표면에 존재하는 액체에는, 반응 생성물인 물 외에, SF6 가스로부터 반응하여 생성된 F 라디칼이 함유되어 있다. 이 때문에, F계 라디칼과 H2O(물)에 의해 불화 수소산(HF)이 발생된다. 이에 의해, 실리콘 산화막의 표면에서 물에 녹아 있는 불화 수소산에 의해 주로 화학 반응에 의한 에칭이 촉진되고, 에칭 레이트가 특이적으로 상승된다. 즉, 극저온 환경에서 에칭을 행함으로써, 실리콘 산화막의 표면에 존재하는 불화 수소산의 액체의 작용에 의해 주로 화학 반응에 의해 에칭 레이트가, 도 6의 (a)의 상온 환경 하에 있어서의 에칭의 약 3 배가 되고, 도 6의 (b)의 저온 환경 하에 있어서의 에칭의 약 1.7 배가 되는 것을 알 수 있다.
또한, 도 7의 유황(S)의 증기압 곡선에 따르면, 처리 용기(10)의 내부를, 예를 들면 15 ~ 25 mTorr(2.0 ~ 3.3 Pa)의 고진공으로 제어하고, 웨이퍼(W)의 온도를 0℃ 이하로 함으로써 유황(S)은 고체인 채로 에칭벽에 남아 있는 것을 알 수 있다. 더불어, 도 7의 유황(S)의 증기압 곡선에 따르면, 처리 용기(10)의 내벽의 온도를 70℃ 정도로 하면 유황(S)이 휘발되는 것을 알 수 있다. 이에 의해, 홀 내에서는 유황(S)의 보호막에 의해 사이드 에칭의 억제를 도모하고, 또한 처리 용기(10)의 내벽에 부착된 유황(S)을 휘발시켜, 배기함으로써 내벽에 부착된 유황을 제거할 수 있다.
이상, 각 실시 형태 및 변형예에 따른 에칭 처리 방법에 의하면, -35℃ 이하의 극저온 환경에 있어서 마스크 형상을 양호하게 유지하고, 또한 고에칭 레이트를 유지하면서, 사이드 에칭을 억제하여 양호한 에칭 형상을 얻을 수 있다. 이에 의해, 각 실시 형태 및 변형예에 따른 에칭 처리 방법에 의하면, 예를 들면 애스펙트비가 20이상인 좁은 홀을 에칭하는 프로세스에도 적합하다.
이상, 에칭 처리 방법을 상기 각 실시 형태 및 변형예에 의해 설명했지만, 본 발명에 따른 에칭 처리 방법은 상기 실시 형태 및 변형예에 한정되지 않고, 본 발명의 범위 내에서 다양한 변형 및 개량이 가능하다. 상기 복수의 실시 형태 및 변형예에 기재된 사항은 모순되지 않는 범위에서 조합할 수 있다.
예를 들면, 에칭에 사용하는 불화 유황 함유 가스는 SF6 가스가 바람직하지만, 이에 한정되지 않고, SxFy의 가스를 이용할 수 있다. 불화 유황 함유 가스(SxFy)의 예로서는, S2F2, SF3, SF6, SF4, S8F10를 들 수 있다.
또한, 수소 함유 가스로서 하이드로카본 함유 가스를 공급해도 된다. 이 때, 하이드로카본 함유 가스는 CH4(메탄), C2H8, C2H2(아세틸렌), C2H4(에틸렌), C2H6(에탄), C3H6(프로필렌), C3H8(프로판), C3H4(프로핀) 중 적어도 어느 하나여도 된다.
또한, 수소 함유 가스로서 하이드로 플루오르카본 함유 가스를 공급해도 된다. 이 때, 하이드로 플루오르카본 함유 가스는 CH2F2(이불화 메탄), CH3F(플루오르 메탄), CHF3(삼불화 메탄) 중 적어도 어느 하나여도 된다.
또한, 불화 유황 함유 가스 및 수소 함유 가스에 플루오르카본 함유 가스를 첨가하여 공급해도 된다. 이 때, 플루오르카본 함유 가스는 CF4(사불화 탄소), C3F8(팔불화 프로판), C2F4(테트라플루오르 에틸렌), C3F6(헥사플루오르 프로펜), C4F6(헥사플루오르-1, 3-부타디엔), C4F8(팔불화 시클로 부탄) 중 적어도 어느 하나여도 된다.
또한, 실리콘 산화막(SiO2)과 실리콘 질화막(SiN)을 적층시킨 적층막은, 조성이 상이한 실리콘 함유막을 적층한 적층막의 일례이며, 이에 한정되지 않고, 예를 들면 폴리실리콘과 SiO2의 적층막이어도 된다.
또한, 본 발명에 따른 에칭 처리 방법은, 도 1의 평행 평판형 2 주파 인가 장치 장치에 적용 가능하지만, 그 외의 플라즈마 처리 장치에도 적용 가능하다. 그 외의 플라즈마 처리 장치로서는, 용량 결합형 플라즈마(CCP : Capacitively Coupled Plasma) 장치, 유도 결합형 플라즈마(ICP : Inductively Coupled Plasma) 처리 장치, 래디얼 라인 슬롯 안테나를 이용한 플라즈마 처리 장치, 헬리콘파 여기형 플라즈마(HWP : Helicon Wave Plasma) 장치, 전자 사이클로트론 공명 플라즈마(ECR : Electron Cyclotron Resonance Plasma) 장치, 표면파 플라즈마 처리 장치 등을 들 수 있다.
본 명세서에서는, 에칭 대상의 기판으로서 반도체 웨이퍼(W)에 대하여 설명했지만, 이에 한정되지 않고, LCD(Liquid Crystal Display), FPD(Flat Panel Display) 등에 이용되는 각종 기판, 또는 포토마스크, CD 기판, 프린트 기판 등이어도 된다.
특히, 본 발명의 에칭 처리 방법은 예를 들면 애스펙트비가 20 이상의 3D NAND 플래시 메모리 등의 삼차원 적층 반도체 메모리의 제조에 있어서, 불화 유황 함유 가스 및 수소 함유 가스로부터 생성한 플라즈마를 이용하여 조성이 상이한 실리콘 함유막을 적층한 적층막에 깊은 홀 또는 깊은 홈을 형성하는 에칭 공정에 적합하다.
1 : 플라즈마 처리 장치
10 : 처리 용기
11 : 아몰퍼스 카본막
12 : 적층막
15 : 가스 공급원
20 : 배치대
25 : 가스 샤워 헤드
32 : 제 1 고주파 전원
34 : 제 2 고주파 전원
65 : 배기 장치
70 : 가변 직류 전원
100 : 제어부
104 : 지지체
104a : 냉매 유로
106 : 정전 척
106a : 척 전극
107 : 칠러
108 : 포커스 링

Claims (10)

  1. 에칭 처리 방법에 있어서,
    실리콘 산화막 및 실리콘 질화막을 적층한 적층막을 갖는 기판을 제공하는 공정과,
    상기 기판의 온도를 -35℃ 이하로 설정하는 공정과,
    제 1 고주파의 전력을 출력하고, 불화 유황 함유 가스 및 수소 함유 가스를 포함하고, 플루오르카본 가스를 포함하지 않는 가스로부터 플라즈마를 생성하고, 상기 적층막을 에칭하는 공정
    을 포함하는,
    에칭 처리 방법.
  2. 제 1 항에 있어서,
    수소 함유 가스로서 하이드로카본 함유 가스를 공급하는,
    에칭 처리 방법.
  3. 제 2 항에 있어서,
    상기 하이드로카본 함유 가스는 CH4(메탄), C2H8, C2H2(아세틸렌), C2H4(에틸렌), C2H6(에탄), C3H6(프로필렌), C3H8(프로판), C3H4(프로핀) 중 적어도 어느 하나인,
    에칭 처리 방법.
  4. 제 1 항에 있어서,
    수소 함유 가스로서 하이드로 플루오르카본 함유 가스를 공급하는,
    에칭 처리 방법.
  5. 제 4 항에 있어서,
    상기 하이드로 플루오르카본 함유 가스는 CH2F2(이불화 메탄), CH3F(플루오르 메탄), CHF3(삼불화 메탄) 중 적어도 어느 하나인,
    에칭 처리 방법.
  6. 제 1 항에 있어서,
    상기 플라즈마는, 용량 결합형 플라즈마(CCP)인,
    에칭 처리 방법.
  7. 삭제
  8. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 불화 유황 함유 가스는 SF6(육불화 유황)인,
    에칭 처리 방법.
  9. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 적층막의 에칭이 행해지는 처리 용기의 내부를 15 ~ 25 mTorr(2.0 ~ 3.3 Pa)로 제어하는,
    에칭 처리 방법.
  10. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 플라즈마는,
    상기 불화 유황 함유 가스 및 상기 수소 함유 가스만을 포함하는 가스로부터 생성되는,
    에칭 처리 방법.
KR1020170079056A 2016-06-23 2017-06-22 에칭 처리 방법 KR102584336B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2016-124600 2016-06-23
JP2016124600A JP6604911B2 (ja) 2016-06-23 2016-06-23 エッチング処理方法

Publications (2)

Publication Number Publication Date
KR20180000692A KR20180000692A (ko) 2018-01-03
KR102584336B1 true KR102584336B1 (ko) 2023-10-04

Family

ID=60677880

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170079056A KR102584336B1 (ko) 2016-06-23 2017-06-22 에칭 처리 방법

Country Status (4)

Country Link
US (1) US10692729B2 (ko)
JP (1) JP6604911B2 (ko)
KR (1) KR102584336B1 (ko)
TW (1) TWI731101B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190098922A (ko) * 2018-02-15 2019-08-23 도쿄엘렉트론가부시키가이샤 플라즈마 에칭 방법 및 플라즈마 에칭 장치
JP7158252B2 (ja) * 2018-02-15 2022-10-21 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
JP2019179889A (ja) 2018-03-30 2019-10-17 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
TWI804638B (zh) * 2018-06-22 2023-06-11 日商關東電化工業股份有限公司 使用含硫原子之氣體分子之電漿蝕刻方法
KR102608957B1 (ko) 2018-08-27 2023-12-01 삼성전자주식회사 플라즈마 처리 장치
JP7229033B2 (ja) 2019-02-01 2023-02-27 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP7222940B2 (ja) 2019-02-18 2023-02-15 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
JP2020177958A (ja) * 2019-04-15 2020-10-29 東京エレクトロン株式会社 基板処理方法及び基板処理装置
TW202105514A (zh) * 2019-06-13 2021-02-01 日商東京威力科創股份有限公司 蝕刻方法以及蝕刻裝置
JP7413093B2 (ja) * 2019-07-18 2024-01-15 キオクシア株式会社 エッチング方法、半導体製造装置、および半導体装置の製造方法
US11651969B2 (en) * 2019-07-18 2023-05-16 Kioxia Corporation Etching method, semiconductor manufacturing apparatus, and method of manufacturing semiconductor device
KR102590870B1 (ko) * 2020-04-10 2023-10-19 주식회사 히타치하이테크 에칭 방법
US11171012B1 (en) 2020-05-27 2021-11-09 Tokyo Electron Limited Method and apparatus for formation of protective sidewall layer for bow reduction
US11087989B1 (en) 2020-06-18 2021-08-10 Applied Materials, Inc. Cryogenic atomic layer etch with noble gases
WO2022041198A1 (zh) * 2020-08-31 2022-03-03 深圳大学 一种三维堆叠存储芯片的温度变化计算方法
US20220404247A1 (en) * 2021-06-21 2022-12-22 Fei Company Vibration-free cryogenic cooling

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007080982A (ja) * 2005-09-13 2007-03-29 Hitachi High-Technologies Corp エッチング方法、エッチング装置及び半導体装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS512096A (ja) * 1974-06-03 1976-01-09 Tipton Mfg Co Zenjidoreshipurokenmaki
JPH0316210A (ja) 1989-06-14 1991-01-24 Hitachi Ltd 低温ドライエッチング方法
KR910010516A (ko) * 1989-11-15 1991-06-29 아오이 죠이치 반도체 메모리장치
JP3006048B2 (ja) 1990-07-27 2000-02-07 ソニー株式会社 ドライエッチング方法
JPH04354331A (ja) * 1991-05-31 1992-12-08 Sony Corp ドライエッチング方法
JPH07147273A (ja) * 1993-11-24 1995-06-06 Tokyo Electron Ltd エッチング処理方法
JPH07263415A (ja) * 1994-03-18 1995-10-13 Fujitsu Ltd 半導体装置の製造方法
US6211092B1 (en) * 1998-07-09 2001-04-03 Applied Materials, Inc. Counterbore dielectric plasma etch process particularly useful for dual damascene
JP4538209B2 (ja) 2003-08-28 2010-09-08 株式会社日立ハイテクノロジーズ 半導体装置の製造方法
US8771539B2 (en) * 2011-02-22 2014-07-08 Applied Materials, Inc. Remotely-excited fluorine and water vapor etch
JP2013030531A (ja) * 2011-07-27 2013-02-07 Central Glass Co Ltd ドライエッチング剤
US8598040B2 (en) * 2011-09-06 2013-12-03 Lam Research Corporation ETCH process for 3D flash structures
JP6211947B2 (ja) * 2013-07-31 2017-10-11 東京エレクトロン株式会社 半導体装置の製造方法
JP6423643B2 (ja) * 2014-08-08 2018-11-14 東京エレクトロン株式会社 多層膜をエッチングする方法
JP6454492B2 (ja) * 2014-08-08 2019-01-16 東京エレクトロン株式会社 多層膜をエッチングする方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007080982A (ja) * 2005-09-13 2007-03-29 Hitachi High-Technologies Corp エッチング方法、エッチング装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
TW201810429A (zh) 2018-03-16
JP6604911B2 (ja) 2019-11-13
KR20180000692A (ko) 2018-01-03
US20170372916A1 (en) 2017-12-28
JP2017228690A (ja) 2017-12-28
TWI731101B (zh) 2021-06-21
US10692729B2 (en) 2020-06-23

Similar Documents

Publication Publication Date Title
KR102584336B1 (ko) 에칭 처리 방법
US9666446B2 (en) Etching method
KR102436237B1 (ko) 에칭 방법 및 에칭 장치
TWI710021B (zh) 蝕刻處理方法
US9324569B2 (en) Plasma etching method and plasma etching apparatus
JP6587580B2 (ja) エッチング処理方法
JP2017098478A (ja) エッチング方法
US20220051904A1 (en) Etching method
US10854470B2 (en) Plasma etching method
JP6017928B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
US10128085B2 (en) Method of plasma etching
JP6516603B2 (ja) エッチング方法及びエッチング装置
JP6504827B2 (ja) エッチング方法
JP2023531203A (ja) 希ガスによる極低温原子層エッチング
KR102663567B1 (ko) 플라즈마 에칭 방법
JP2018093064A (ja) エッチング方法及びプラズマ処理装置
KR20210000274A (ko) 에칭 방법 및 에칭 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant