KR20190098922A - 플라즈마 에칭 방법 및 플라즈마 에칭 장치 - Google Patents

플라즈마 에칭 방법 및 플라즈마 에칭 장치 Download PDF

Info

Publication number
KR20190098922A
KR20190098922A KR1020190017352A KR20190017352A KR20190098922A KR 20190098922 A KR20190098922 A KR 20190098922A KR 1020190017352 A KR1020190017352 A KR 1020190017352A KR 20190017352 A KR20190017352 A KR 20190017352A KR 20190098922 A KR20190098922 A KR 20190098922A
Authority
KR
South Korea
Prior art keywords
gas
etching
hole
flow rate
plasma
Prior art date
Application number
KR1020190017352A
Other languages
English (en)
Inventor
타쿠 고히라
유야 미노우라
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2018214584A external-priority patent/JP7158252B2/ja
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20190098922A publication Critical patent/KR20190098922A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

실리콘 산화막과 실리콘 질화막이 교호로 적층된 다층막에 형성되는 홀 또는 홈의 벤딩을 억제한다. 플라즈마 에칭 방법은, 실리콘 산화막과 실리콘 질화막이 교호로 적층된 다층막을 플라즈마에 의해 에칭하는 제 1 에칭 공정과, 다층막이 에칭되어 형성되는 홀 또는 홈의 내측벽 중, 실리콘 질화막에 대응하는 부분의, 당해 홀 또는 당해 홈의 깊이 방향에 대한 경사를 감소시키는 처리 조건으로, 다층막을 플라즈마에 의해 에칭하는 제 2 에칭 공정을 포함한다.

Description

플라즈마 에칭 방법 및 플라즈마 에칭 장치 {PLASMA ETCHING METHOD AND PLASMA ETCHING APPARATUS}
본 개시는 플라즈마 에칭 방법 및 플라즈마 에칭 장치에 관한 것이다.
종래, 피처리체의 온도가 0℃ 이하로 유지되는 저온 환경 하에서, 피처리체 상의 실리콘 산화막을 에칭하는 기술이 있다.
일본특허공개공보 2016-122774호
본 개시는 실리콘 산화막과 실리콘 질화막이 교호로 적층된 다층막에 형성되는 홀 또는 홈의 벤딩을 억제할 수 있는 기술을 제공한다.
개시하는 플라즈마 에칭 방법은, 하나의 실시 형태에 있어서, 실리콘 산화막과 실리콘 질화막이 교호로 적층된 다층막을 플라즈마에 의해 에칭하는 제 1 에칭 공정과, 상기 다층막이 에칭되어 형성되는 홀 또는 홈의 내측벽 중, 상기 실리콘 질화막에 대응하는 부분의, 상기 홀 또는 상기 홈의 깊이 방향에 대한 경사를 감소시키는 처리 조건으로, 상기 다층막을 플라즈마에 의해 에칭하는 제 2 에칭 공정을 포함한다.
개시하는 플라즈마 에칭 방법의 하나의 태양에 따르면, 실리콘 산화막과 실리콘 질화막이 교호로 적층된 다층막에 형성되는 홀 또는 홈의 벤딩을 억제할 수 있다고 하는 효과가 얻어진다.
도 1은 본 실시 형태에 따른 플라즈마 에칭 장치의 일례를 나타내는 종단면도이다.
도 2는 본 실시 형태에 따른 플라즈마 에칭 장치에 의해 에칭되는 웨이퍼(W)의 구조의 일례를 나타내는 도이다.
도 3은 본 실시 형태에 따른 플라즈마 에칭 방법의 일례를 나타내는 순서도이다.
도 4는 웨이퍼(W)의 온도를 변경하여 ONON막을 에칭한 경우의 ONON막의 에칭 레이트의 변화를 나타내는 도이다.
도 5는 웨이퍼(W)의 온도를 변경하여 ONON막을 에칭한 경우의 마스크 선택비의 변화를 나타내는 도이다.
도 6은 웨이퍼(W)의 온도를 변경하여 ONON막을 에칭한 경우의 변위율의 3σ의 변화를 나타내는 도이다.
도 7은 웨이퍼의 온도를 변경하여 단층의 실리콘 산화막 또는 단층의 실리콘 질화막을 에칭한 경우의 실험 결과를 나타내는 도이다.
도 8은 희가스의 유량을 변경하여 혼합 가스의 플라즈마에 의해 단층의 실리콘 질화막을 에칭한 경우의 홀의 형상의 변화를 나타내는 도이다.
도 9는 희가스의 유량, 그리고, 수소 함유 가스의 유량 및 불소 함유 가스의 유량의 합계에 대한 수소 함유 가스의 유량의 비를 변경한 경우의 홀의 형상의 변화를 나타내는 도이다.
도 10은 수소 함유 가스의 유량 및 불소 함유 가스의 유량의 합계에 대한 수소 함유 가스의 유량의 비를 변경하여 ONON막을 에칭한 경우의 ONON막의 에칭 레이트의 변화를 나타내는 도이다.
도 11은 수소 함유 가스의 유량 및 불소 함유 가스의 유량의 합계에 대한 수소 함유 가스의 유량의 비를 변경하여 ONON막을 에칭한 경우의 마스크 선택비의 변화를 나타내는 도이다.
도 12는 제 2 에칭 공정이 개시되는 타이밍의 상세를 설명하기 위한 도이다.
도 13은 변위량, Top CD 및 Btm CD의 관계의 일례를 설명하기 위한 도이다.
도 14는 변위량, Top CD 및 Btm CD의 관계의 일례를 설명하기 위한 도이다.
도 15는 희석 가스의 유량을 변경하여 혼합 가스의 플라즈마에 의해 단층의 실리콘 질화막을 에칭한 경우의 홀의 형상의 변화를 나타내는 도이다.
도 16은 할로겐 함유 가스의 유량을 변경하여 혼합 가스의 플라즈마에 의해 단층의 실리콘 질화막을 에칭한 경우의 홀의 형상의 변화를 나타내는 도이다.
이하에, 개시하는 플라즈마 에칭 방법 및 플라즈마 에칭 장치의 실시 형태에 대하여, 도면에 기초하여 상세하게 설명한다. 또한, 본 실시 형태에 의해 개시 기술이 한정되는 것은 아니다.
종래, 피처리체의 온도가 0℃ 이하로 유지되는 저온 환경 하에서, 피처리체 상의 실리콘 산화막을 에칭하는 기술이 있다.
그런데, 실리콘 산화막과 실리콘 질화막이 교호로 적층된 다층막을 에칭하는 경우, 형성되는 홀 또는 홈이 도중에 꺽이는 벤딩이 발생할 우려가 있다. 예를 들면, 상술한 저온 환경 하에서 다층막을 에칭하는 경우에, 다층막에 형성되는 홀 또는 홈의 벤딩의 정도가 커져, 결과적으로, 홀 또는 홈의 수직성이 저하되는 것이 알려져 있다. 따라서, 다층막에 형성되는 홀 또는 홈의 벤딩을 억제하는 것이 기대되고 있다.
[플라즈마 에칭 장치(10)의 구성]
도 1은 본 실시 형태에 따른 플라즈마 에칭 장치(10)의 일례를 나타내는 종단면도이다. 도 1에 나타내는 플라즈마 에칭 장치(10)는 용량 결합형 플라즈마 에칭 장치이다. 플라즈마 에칭 장치(10)는 챔버(12)를 구비하고 있다. 챔버(12)는 대략 원통 형상을 가지고 있다. 챔버(12)는 그 내부 공간을 처리 공간(12c)으로서 제공하고 있다. 챔버(12)는 예를 들면 알루미늄으로 형성되어 있다. 챔버(12)의 내벽면에는 내플라즈마성을 가지는 처리가 실시되어 있다. 예를 들면, 챔버(12)의 내벽면에는 양극 산화 처리가 실시되어 있다. 챔버(12)는 전기적으로 접지되어 있다.
또한, 챔버(12)의 측벽에는 통로(12p)가 형성되어 있다. 피처리체의 일례인 웨이퍼(W)는, 처리 공간(12c)으로 반입될 때, 또한 처리 공간(12c)으로부터 반출될 때, 통로(12p)를 통과한다. 이 통로(12p)는 게이트 밸브(12g)에 의해 개폐 가능하게 되어 있다.
챔버(12)의 저부 상에는 지지부(13)가 마련되어 있다. 지지부(13)는 절연 재료로 형성되어 있다. 지지부(13)는 대략 원통 형상을 가지고 있다. 지지부(13)는 처리 공간(12c) 내에 있어서, 챔버(12)의 저부로부터 연직 방향으로 연장되어 있다. 지지부(13)는 스테이지(14)를 지지하고 있다. 스테이지(14)는 처리 공간(12c) 내에 마련되어 있다.
스테이지(14)는 하부 전극(18) 및 정전 척(20)을 가지고 있다. 스테이지(14)는 전극 플레이트(16)를 더 구비할 수 있다. 전극 플레이트(16)는 예를 들면 알루미늄과 같은 도체로 형성되어 있으며, 대략 원반 형상을 가지고 있다. 하부 전극(18)은 전극 플레이트(16) 상에 마련되어 있다. 하부 전극(18)은 예를 들면 알루미늄과 같은 도체로 형성되어 있으며, 대략 원반 형상을 가지고 있다. 하부 전극(18)은 전극 플레이트(16)에 전기적으로 접속되어 있다.
정전 척(20)은 하부 전극(18) 상에 마련되어 있다. 정전 척(20)의 상면 상에는 웨이퍼(W)가 배치된다. 정전 척(20)은 유전체로 형성된 본체를 가진다. 정전 척(20)의 본체 내에는 막 형상의 전극이 마련되어 있다. 정전 척(20)의 전극은 스위치를 개재하여 직류 전원(22)에 접속되어 있다. 정전 척(20)의 전극에 직류 전원(22)으로부터의 전압이 인가되면, 정전 척(20)과 웨이퍼(W)와의 사이에서 정전 인력이 발생한다. 발생한 정전 인력에 의해, 웨이퍼(W)는 정전 척(20)으로 끌어당겨져, 당해 정전 척(20)에 의해 유지된다.
하부 전극(18)의 주연부 상에는 웨이퍼(W)의 엣지를 둘러싸도록, 포커스 링(FR)이 배치된다. 포커스 링(FR)은 에칭의 균일성을 향상시키기 위하여 마련되어 있다. 포커스 링(FR)은 한정되는 것은 아니지만, 실리콘, 탄화 실리콘 또는 석영으로 형성될 수 있다.
하부 전극(18)의 내부에는 유로(18f)가 마련되어 있다. 유로(18f)에는 챔버(12)의 외부에 마련되어 있는 칠러 유닛(26)으로부터 배관(26a)을 거쳐 열 교환 매체(예를 들면 냉매)가 공급된다. 유로(18f)로 공급된 열 교환 매체는, 배관(26b)을 거쳐 칠러 유닛(26)으로 되돌려진다. 플라즈마 에칭 장치(10)에서는, 정전 척(20) 상에 배치된 웨이퍼(W)의 온도가 열 교환 매체와 하부 전극(18)과의 열 교환에 의해 조정된다.
플라즈마 에칭 장치(10)에는 가스 공급 라인(28)이 마련되어 있다. 가스 공급 라인(28)은 전열 가스 공급 기구로부터의 전열 가스, 예를 들면 He 가스를, 정전 척(20)의 상면과 웨이퍼(W)의 이면과의 사이로 공급한다.
플라즈마 에칭 장치(10)는 상부 전극(30)을 더 구비하고 있다. 상부 전극(30)은 스테이지(14)의 상방에 마련되어 있다. 상부 전극(30)은 부재(32)를 개재하여, 챔버(12)의 상부에 지지되어 있다. 부재(32)는 절연성을 가지는 재료로 형성되어 있다. 상부 전극(30)은 천판(34) 및 지지체(36)를 포함할 수 있다. 천판(34)의 하면은 처리 공간(12c)측의 하면이며, 처리 공간(12c)을 구획 형성하고 있다. 천판(34)은 줄열이 적은 저저항의 도전체 또는 반도체로 형성될 수 있다. 천판(34)에는 복수의 가스 토출홀(34a)이 형성되어 있다. 복수의 가스 토출홀(34a)은 당해 천판(34)을 그 판 두께 방향으로 관통하고 있다.
지지체(36)는 천판(34)을 착탈 가능하게 지지하는 것이며, 예를 들면 알루미늄과 같은 도전성 재료로 형성될 수 있다. 지지체(36)의 내부에는 가스 확산실(36a)이 마련되어 있다. 가스 확산실(36a)로부터는, 복수의 가스 토출홀(34a)에 각각 연통하는 복수의 가스 통류홀(36b)이 하방으로 연장되어 있다. 지지체(36)에는 가스 확산실(36a)로 처리 가스를 유도하는 가스 도입구(36c)가 형성되어 있다. 가스 도입구(36c)에는 가스 공급관(38)이 접속되어 있다.
가스 공급관(38)에는 밸브군(42) 및 유량 제어기군(44)을 개재하여, 가스 소스군(40)이 접속되어 있다. 가스 소스군(40)은 복수의 가스 소스를 포함하고 있다. 복수의 가스 소스는 방법(MT)에서 이용되는 처리 가스를 구성하는 복수의 가스의 소스를 포함하고 있다. 밸브군(42)은 복수의 개폐 밸브를 포함하고 있다. 유량 제어기군(44)은 복수의 유량 제어기를 포함하고 있다. 복수의 유량 제어기의 각각은, 매스 플로우 컨트롤러 또는 압력 제어식의 유량 제어기이다. 가스 소스군(40)의 복수의 가스 소스는 밸브군(42)의 대응의 밸브, 및, 유량 제어기군(44)의 대응의 유량 제어기를 개재하여 가스 공급관(38)에 접속되어 있다.
플라즈마 에칭 장치(10)에서는, 챔버(12)의 내벽을 따라, 실드(46)가 착탈 가능하게 마련되어 있다. 실드(46)는 지지부(13)의 외주에도 마련되어 있다. 실드(46)는 챔버(12)에 에칭 부생물이 부착되는 것을 방지한다. 실드(46)는 예를 들면 알루미늄재에 Y2O3 등의 세라믹스를 피복함으로써 구성될 수 있다.
지지부(13)와 챔버(12)의 측벽과의 사이에는 배플 플레이트(48)가 마련되어 있다. 배플 플레이트(48)는 예를 들면 알루미늄제의 모재에 Y2O3 등의 세라믹스를 피복함으로써 구성된다. 배플 플레이트(48)에는 복수의 관통홀이 형성되어 있다. 배플 플레이트(48)의 하방, 또한 챔버(12)의 저부에는 배기구(12e)가 마련되어 있다. 배기구(12e)에는 배기관(52)을 개재하여 배기 장치(50)가 접속되어 있다. 배기 장치(50)는 압력 제어 밸브 및 터보 분자 펌프와 같은 진공 펌프를 가지고 있다.
플라즈마 에칭 장치(10)는 제 1 고주파 전원(62) 및 제 2 고주파 전원(64)을 더 구비하고 있다. 제 1 고주파 전원(62)은 플라즈마 생성용의 제 1 고주파를 발생하는 전원이다. 제 1 고주파의 주파수는 예를 들면 27 MHz ~ 100 MHz의 범위 내의 주파수이다. 제 1 고주파 전원(62)은 정합기(66) 및 전극 플레이트(16)를 개재하여 하부 전극(18)에 접속되어 있다. 정합기(66)는 제 1 고주파 전원(62)의 출력 임피던스와 부하측(하부 전극(18)측)의 입력 임피던스를 정합시키기 위한 회로를 가지고 있다. 또한, 제 1 고주파 전원(62)은 정합기(66)를 개재하여, 상부 전극(30)에 접속되어 있어도 된다.
제 2 고주파 전원(64)은 웨이퍼(W)에 이온을 인입하기 위한 제 2 고주파를 발생하는 전원이다. 제 2 고주파의 주파수는 제 1 고주파의 주파수보다 낮다. 제 2 고주파의 주파수는 예를 들면 400 kHz ~ 13.56 MHz의 범위 내의 주파수이다. 제 2 고주파 전원(64)은 정합기(68) 및 전극 플레이트(16)를 개재하여 하부 전극(18)에 접속되어 있다. 정합기(68)는 제 2 고주파 전원(64)의 출력 임피던스와 부하측(하부 전극(18)측)의 입력 임피던스를 정합시키기 위한 회로를 가지고 있다.
플라즈마 에칭 장치(10)는 직류 전원부(70)를 더 구비할 수 있다. 직류 전원부(70)는 상부 전극(30)에 접속되어 있다. 직류 전원부(70)는 음의 직류 전압을 발생하며, 당해 직류 전압을 상부 전극(30)에 부여하는 것이 가능하다.
플라즈마 에칭 장치(10)는 제어부(80)를 더 구비할 수 있다. 제어부(80)는 프로세서, 기억부, 입력 장치, 표시 장치 등을 구비하는 컴퓨터일 수 있다. 제어부(80)는 플라즈마 에칭 장치(10)의 각 부를 제어한다. 제어부(80)에서는, 입력 장치를 이용하여, 오퍼레이터가 플라즈마 에칭 장치(10)를 관리하기 위하여 커멘드의 입력 조작 등을 행할 수 있다. 또한 제어부(80)에서는, 표시 장치에 의해, 플라즈마 에칭 장치(10)의 가동 상황을 가시화하여 표시할 수 있다. 또한 제어부(80)의 기억부에는, 플라즈마 에칭 장치(10)에서 실행되는 각종 처리를 프로세서에 의해 제어하기 위한 제어 프로그램, 및, 레시피 데이터가 저장되어 있다. 제어부(80)의 프로세서가 제어 프로그램을 실행하여, 레시피 데이터에 따라 플라즈마 에칭 장치(10)의 각 부를 제어함으로써, 원하는 처리가 플라즈마 에칭 장치(10)에서 실행된다.
예를 들면, 제어부(80)는 후술하는 플라즈마 에칭 방법을 행하도록 플라즈마 에칭 장치(10)의 각 부를 제어한다. 상세한 일례를 들면, 제어부(80)는 실리콘 산화막과 실리콘 질화막이 교호로 적층된 다층막을 플라즈마에 의해 에칭하는 제 1 에칭 공정을 실행한다. 그리고, 제어부(80)는 다층막이 에칭되어 형성되는 홀 또는 홈의 내측벽 중, 실리콘 질화막에 대응하는 부분의 당해 홀 또는 당해 홈의 깊이 방향에 대한 경사를 감소시키는 처리 조건으로, 다층막을 플라즈마에 의해 에칭하는 제 2 에칭 공정을 실행한다. 여기서, 제 1 에칭 공정 및 제 2 에칭 공정은, 예를 들면 다층막을 가지는 피처리체의 온도가 0℃ 이하로 유지되는 저온 환경 하에서 실행된다. 또한, 제 1 에칭 공정과 제 2 에칭 공정은 적어도 1 회 이상 교호로 반복되어도 된다.
[웨이퍼(W)의 구성]
도 2는 본 실시 형태에 따른 플라즈마 에칭 장치(10)에 의해 에칭되는 웨이퍼(W)의 구조의 일례를 나타내는 도이다.
웨이퍼(W)는, 예를 들면 도 2에 나타내는 바와 같이 ONON막(202)을 실리콘 기판(201) 상에 가진다. 또한, ONON막(202) 상에는 정해진 패턴의 개구를 가지는 포토레지스트(203)가 형성되어 있다.
ONON막(202)은, 예를 들면 도 2에 나타내는 바와 같이 실리콘 산화막(211)과 실리콘 질화막(212)이 교호로 적층된 다층막이다. ONON막(202)에는 실리콘 산화막(211)이 예를 들면 5 층 마련되고, 실리콘 질화막(212)이 예를 들면 5 층 마련되어 있다. 단, ONON막(202)에 포함되는 실리콘 산화막(211) 및 실리콘 질화막(212)의 적층수는 이에 한정되지 않고, 도 2에 나타낸 적층수보다 많아도 되며, 적어도 된다. 또한 도 2에서는, 실리콘 기판(201) 상에 실리콘 산화막(211)이 적층되고, 또한 실리콘 산화막(211) 상에 실리콘 질화막(212)이 적층되어 있지만, 이에 한정되지 않는다.
[플라즈마 에칭 방법]
이어서, 본 실시 형태에 따른 플라즈마 에칭 방법에 대하여 설명한다. 도 3은 본 실시 형태에 따른 플라즈마 에칭 방법의 일례를 나타내는 순서도이다.
본 실시 형태에 따른 플라즈마 에칭 방법에서는, 먼저 피처리체가 되는 웨이퍼(W)가 챔버(12) 내로 반입되어 스테이지(14) 상에 배치된다. 이어서, 스테이지(14)의 하부 전극(18) 내의 유로(18f)를 통류하는 냉매의 온도가 조정됨으로써, 스테이지(14) 상에 배치된 웨이퍼(W)의 온도가 0℃ 이하로 유지된다. 이 때문에, 이후의 처리(단계(S101 및 S102))는 웨이퍼(W)의 온도가 0℃ 이하로 유지되는 저온 환경 하에서 실행된다.
이어서, 제어부(80)는 ONON막(202)을 플라즈마에 의해 에칭하는 제 1 에칭 공정을 실행한다(단계(S101)). 구체적으로, 제어부(80)는 가스 소스군(40)으로부터 처리 가스를 챔버(12) 내로 공급하고, 포토레지스트(203)를 마스크로서 처리 가스의 플라즈마에 의해 ONON막(202)을 에칭한다.
제어부(80)는, 예를 들면 이하의 처리 조건으로, 단계(S101)에 있어서의 제 1 에칭 공정을 실행한다.
챔버(12) 내의 압력：3.333 Pa(25 mTorr)
제 1 고주파의 전력(40 MHz) : 4.5 kW
제 2 고주파의 전력(400 kHz) : 7 kW
처리 가스 : H2, CH2F2, NF3 및 HBr를 포함하는 혼합 가스
웨이퍼의 온도 : 0℃
여기서, 웨이퍼(W)의 온도를 변경하여 ONON막(202)을 에칭한 경우의 실험 결과에 대하여, 도 4 ~ 도 6을 참조하여 설명한다. 도 4는 웨이퍼(W)의 온도를 변경하여 ONON막(202)을 에칭한 경우의 ONON막(202)의 에칭 레이트의 변화를 나타내는 도이다. 도 5는 웨이퍼(W)의 온도를 변경하여 ONON막(202)을 에칭한 경우의 마스크 선택비의 변화를 나타내는 도이다. 도 6은 웨이퍼(W)의 온도를 변경하여 ONON막(202)을 에칭한 경우의 변위율의 3σ의 변화를 나타내는 도이다.
또한 도 5에 있어서, 마스크 선택비는 ONON막(202)의 에칭 레이트를 포토레지스트(203)의 에칭 레이트로 나누어 얻어지는 값이다. 마스크 선택비는 그 값이 클수록 에칭 후에 있어서의 포토레지스트(203)의 잔량이 많은 것을 나타내며, 그 값이 작을수록 에칭 후에 있어서의 포토레지스트(203)의 잔량이 적은 것을 나타낸다.
또한, 도 6에서 변위율은 이하의 식 (1)로 나타내진다.
변위율(%) = (Q - P) / P × 100 ··· (1)
식 (1)에 있어서, P는 초기의 포토레지스트(203)에 있어서의 이웃하는 2 개의 개구의 중심 간의 거리이며, Q는 이들 2 개의 개구의 하방에서 에칭에 의해 ONON막(202)에 형성된 2 개의 홀의 저부의 중심 간의 거리이다. 또한, 변위율의 3σ은 변위율의 표준 편차(σ)의 3 배의 값이다. 변위율의 3σ은 그 값이 클수록 홀의 벤딩의 정도가 큰 것을 나타내며, 그 값이 작을수록 홀의 벤딩의 정도가 작은 것을 나타낸다.
도 4 및 도 5를 참조하면, 웨이퍼(W)의 온도의 저하에 수반하여, ONON막(202)의 에칭 레이트 및 마스크 선택비가 상승하는 것을 알 수 있다. 이에 대하여, 도 6을 참조하면, 웨이퍼(W)의 온도의 저하에 수반하여, 변위율의 3σ이 높아지는 것을 알 수 있다. 즉, 웨이퍼(W)의 온도의 저하에 수반하여, 홀의 벤딩의 정도가 커지고, 그 결과 홀의 수직성이 저하되는 것이 확인되었다. 본원의 발명자는, ONON막(202)에 형성되는 홀의 수직성이 저하되는 원인을 구명하기 위하여, 웨이퍼의 온도를 변경하여 단층의 실리콘 산화막 또는 단층의 실리콘 질화막을 에칭하는 실험을 행했다. 이 실험에서는, 단층의 실리콘 산화막 또는 단층의 실리콘 질화막을 가지는 웨이퍼가 이용되었다.
도 7은 웨이퍼의 온도를 변경하여 단층의 실리콘 산화막 또는 단층의 실리콘 질화막을 에칭한 경우의 실험 결과를 나타내는 도이다. 도 7에서는 웨이퍼의 온도를 -20℃, 0℃ 또는 65℃로 변경하여 에칭을 행한 경우의 단층의 실리콘 산화막(SiO) 및 단층의 실리콘 질화막(SiN)의 각각의 단면이 나타나 있다.
도 7에 나타낸 실험 결과를 참조하면, 단층의 실리콘 산화막에 형성되는 홀의 단면 형상은, 웨이퍼의 온도에 관계없이, 대략 직사각형 형상이 되었다. 이에 대하여, 단층의 실리콘 질화막에 형성되는 홀의 단면 형상은 웨이퍼의 온도가 0℃ 이하로 유지되는 저온 환경 하에서는, 점점 좁아지는 형상이 되었다. 환언하면, 웨이퍼의 온도가 0℃ 이하로 유지되는 저온 환경 하에서는, 단층의 실리콘 질화막에 형성되는 홀의 내측벽에 큰 경사가 발생했다. 도 7에 나타낸 실험 결과로부터, ONON막(202)에 형성되는 홀의 내측벽 중, 실리콘 질화막(212)에 대응하는 부분의 당해 홀의 깊이 방향에 대한 경사가 당해 홀의 수직성의 저하를 일으키는 요인이 되는 것이 확인되었다. 즉, ONON막(202)에 형성되는 홀의 내측벽 중, 실리콘 질화막(212)에 대응하는 부분의 당해 홀의 깊이 방향에 대한 경사가 잔존하는 상태에서, ONON막(202)의 에칭이 진행되면, 홀의 벤딩의 정도가 커질 가능성이 있는 것을 알았다.
도 3의 설명으로 돌아온다. 이어서, 제어부(80)는 ONON막(202)이 에칭되어 형성되는 홀의 내측벽 중, 실리콘 질화막(212)에 대응하는 부분의 당해 홀의 깊이 방향에 대한 경사를 감소시키는 처리 조건으로, ONON막(202)을 플라즈마에 의해 에칭하는 제 2 에칭 공정을 실행한다(단계(S102)). 구체적으로, 제어부(80)는 가스 소스군(40)으로부터 처리 가스를 챔버(12) 내로 공급하고, 포토레지스트(203)를 마스크로서 처리 가스의 플라즈마에 의해 ONON막(202)을 에칭한다. 제 2 에칭 공정에 적용되는 처리 조건에서는, 처리 가스로서, 예를 들면 수소 함유 가스와 불소 함유 가스를 포함하는 혼합 가스가 이용된다. 수소 함유 가스로서는, 예를 들면 H2 가스 또는 CH4 가스, C2H6 가스, C2H2 가스, C3H6 가스 등의 탄화수소 가스가 이용된다. 불소 함유 가스로서는, 예를 들면 CF4 가스, NF3 가스, SF6 가스, CHF3 가스, CH2F2 가스, C4F8 가스, HF 가스, F2 가스 등이 이용된다. 또한, 혼합 가스는 희가스를 포함해도 된다. 희가스로서는, 예를 들면 Ar 가스, He 가스, Ne 가스, Kr 가스, Xe 가스 등이 이용된다.
또한, 혼합 가스가 희가스를 포함하는 경우, 혼합 가스에 있어서, 수소 함유 가스의 유량, 불소 함유 가스의 유량 및 희가스의 유량의 합계에 대한 희가스의 유량의 비는 33 % 이상인 것이 바람직하다. 또한, 혼합 가스가 희가스를 포함하는 경우, 수소 함유 가스의 유량 및 불소 함유 가스의 유량의 합계에 대한 수소 함유 가스의 유량의 비는 25 % ~ 90 %의 범위 내인 것이 바람직하다.
또한 제 2 에칭 공정은, 제 1 에칭 공정에서 형성되는 홀의 개구부의 중심 위치를 지나며 또한 당해 홀의 깊이 방향으로 연장되는 기준 축에 대한 당해 홀의 저부의 중심 위치의 변위의 변위량에 기초하여 결정되는 타이밍에 개시된다.
또한, 혼합 가스는 희가스 대신에, 희석 가스(dilution gas)를 포함해도 된다. 희석 가스는 예를 들면 질소 함유 가스, 산소 함유 가스 및 희가스 중 적어도 어느 하나이다. 질소 함유 가스로서는, 예를 들면 N2 가스 등이 이용된다. 산소 함유 가스로서는, 예를 들면 CO 가스, CO2 가스, O2 가스 등이 이용된다. 희가스로서는, 예를 들면 Ar 가스, He 가스, Ne 가스, Kr 가스, Xe 가스 등이 이용된다. 또한, 희석 가스로서 종류가 상이한 복수의 희가스가 이용되어도 된다.
또한, 혼합 가스는 희가스 대신에, 불소 이외의 할로겐을 적어도 포함하는 가스를 포함해도 된다. 불소 이외의 할로겐을 적어도 포함하는 가스는 불소 이외의 할로겐을 포함하고 있으면 되며, 불소 이외의 할로겐 및 불소를 포함하는 가스여도 된다. 불소 이외의 할로겐을 적어도 포함하는 가스로서는, 예를 들면 HBr 가스, Cl2 가스, HCl 가스, HI 가스, SiCl4 가스, CF3I 가스, ClF3 가스, CF2Br2 가스, CCl4 가스 등이 이용된다.
제어부(80)는, 예를 들면 이하의 처리 조건으로, 단계(S102)에 있어서의 제 2 에칭 공정을 실행한다.
챔버(12) 내의 압력 : 3.333 Pa(25 mTorr)
제 1 고주파의 전력(40 MHz) : 4.5 Kw
제 2 고주파의 전력(400 kHz) : 7 kW
처리 가스 : H2 / CF4 / Ar
웨이퍼의 온도 : 0℃
[희가스의 첨가와 홀의 형상과의 관계]
여기서, 수소 함유 가스와 불소 함유 가스와 희가스를 포함하는 혼합 가스의 플라즈마에 의해 단층의 실리콘 질화막을 에칭한 경우의 홀의 형상에 대하여 실험을 행했다. 실험에서는, 수소 함유 가스로서 H2 가스를 이용하고, 불소 함유 가스로서 CF4 가스를 이용하고, 희가스로서 Ar 가스 또는 He 가스를 이용하고, 또한 희가스의 유량을 변경했다. 도 8은 희가스의 유량을 변경하여 혼합 가스의 플라즈마에 의해 단층의 실리콘 질화막을 에칭한 경우의 홀의 형상의 변화를 나타내는 도이다. 또한, 유량 조건의 사이에서 비교하기 위하여, 각각의 유량 조건에 있어서 에칭된 실리콘 질화막의 깊이는 일정(1100 nm)하게 맞추고 있다.
도 8에 있어서, 'Top CD'는 단층의 실리콘 질화막에 형성된 홀의 개구부의 폭을 나타내고, 'Btm CD'는 단층의 실리콘 질화막에 형성된 홀의 저부의 폭을 나타낸다. 또한, 'Btm CD / Top CD'는 'Top CD'에 대한 'Btm CD'의 비(%)를 나타낸다. 'Btm CD / Top CD'는 그 값이 100 %에 가까워질수록 홀의 단면 형상이 직사각형 형상에 가까워지는 것을 나타내며, 그 값이 작을수록 홀의 단면 형상이 점점 좁아지는 형상에 가까워지는 것을 나타낸다.
또한 도 8의 실험에서는, 희가스의 유량 이외는, 주로 이하의 조건으로 행해졌다.
챔버(12) 내의 압력 : 3.333 Pa(25 mTorr)
제 1 고주파의 전력(40 MHz) : 4.5 kW
제 2 고주파의 전력(400 kHz) : 7 kW
처리 가스 및 유량 : H2 / CF4 / Ar 또는 He
=150 / 50 / 0, 100, 200, 400 sccm
웨이퍼의 온도 : 0℃
에칭된 실리콘 질화막의 깊이 : 1100 nm
도 8에 나타낸 실험 결과를 참조하면, 혼합 가스에 있어서의 희가스의 첨가량의 증가에 수반하여, 'Btm CD / Top CD'의 값이 커져, 홀의 단면 형상이 직사각형 형상에 가까워졌다. 환언하면, 혼합 가스에 있어서의 희가스의 첨가량의 증가에 수반하여, 홀의 내측벽에 있어서의 경사가 감소했다. 도 8에 나타낸 실험 결과로부터, 혼합 가스에 희가스가 첨가됨으로써, ONON막(202)에 형성되는 홀 중, 실리콘 질화막(212)에 대응하는 부분의 당해 홀의 깊이 방향에 대한 경사를 감소시킬 수 있는 것이 확인되었다.
[희가스의 유량과 홀의 형상과의 관계]
이어서, 희가스의 유량, 그리고, 수소 함유 가스의 유량 및 불소 함유 가스의 유량의 합계에 대한 수소 함유 가스의 유량의 비를 변경한 경우의 홀의 형상에 대하여 실험을 행했다. 실험에서는, 수소 함유 가스로서 H2 가스를 이용하고, 불소 함유 가스로서 CF4 가스를 이용하고, 희가스로서 Ar 가스 또는 He 가스를 이용하고, 또한 희가스의 유량을 변경했다. 또한 실험에서는, 수소 함유 가스의 유량 및 불소 함유 가스의 유량의 합계에 대한 수소 함유 가스의 유량의 비를 변경했다. 도 9는 희가스의 유량, 그리고, 수소 함유 가스의 유량 및 불소 함유 가스의 유량의 합계에 대한 수소 함유 가스의 유량의 비를 변경한 경우의 홀의 형상의 변화를 나타내는 도이다. 또한, 유량 조건의 사이에서 비교하기 위하여, 각각의 유량 조건에 있어서 에칭된 실리콘 질화막의 깊이는 일정(1100 nm)하게 맞추고 있다.
도 9에 있어서, 'Top CD'는 단층의 실리콘 질화막에 형성된 홀의 개구부의 폭을 나타내며, 'Btm CD'는 단층의 실리콘 질화막에 형성된 홀의 저부의 폭을 나타낸다. 또한, 'Btm CD / Top CD'는 'Top CD'에 대한 'Btm CD'의 비(%)를 나타낸다. 'Btm CD / Top CD'는 그 값이 100 %에 가까워질수록, 홀의 단면 형상이 직사각형 형상에 가까워지는 것을 나타내며, 그 값이 0 %에 가까워질수록, 홀의 단면 형상이 점점 좁아지는 형상에 가까워지는 것을 나타낸다. 또한, 'H2 / (H2 + CF4)'는 H2 가스의 유량 및 CF4 가스의 유량의 합계에 대한 H2 가스의 유량의 비(%)를 나타낸다.
또한 도 9의 실험에서는, 희가스의 유량, 그리고, 수소 함유 가스의 유량 및 불소 함유 가스의 유량의 합계에 대한 수소 함유 가스의 유량의 비 이외는, 주로 이하의 조건으로 행해졌다.
챔버(12) 내의 압력 : 3.333 Pa(25 mTorr)
제 1 고주파의 전력(40 MHz) : 4.5 kW
제 2 고주파의 전력(400 kHz) : 7 kW
처리 가스 및 유량 : H2 / CF4 / Ar
= 50, 100, 150, 180 / 150, 100, 50, 20 / 0, 100 (H2 가스의 유량, CF4 가스의 유량 및 Ar 가스의 유량의 합계를 100 %로 한 경우에 있어서의 33 %), 200(H2 가스의 유량, CF4 가스의 유량 및 Ar 가스의 유량의 합계를 100 %로 한 경우에 있어서의 50 %), 400 sccm(H2 가스의 유량, CF4 가스의 유량 및 Ar 가스의 유량의 합계를 100 %로 한 경우에 있어서의 66 %)
웨이퍼의 온도 : 0℃
에칭된 실리콘 질화막의 깊이 : 1100 nm
도 9에 나타낸 실험 결과를 참조하면, Ar 가스의 유량이 0인 경우, 'H2 / (H2 + CF4)'가 50 % ~ 75 %인 범위에 있어서, 'Btm CD / Top CD'의 값이 0 %가 되어, 홀의 단면 형상이 점점 좁아지는 형상이 되었다.
이에 대하여, H2 가스의 유량, CF4 가스의 유량 및 Ar 가스의 유량의 합계에 대한 Ar 가스의 유량이 33 % 이상인 경우, 'H2 / (H2 + CF4)'에 관계없이, 'Btm CD / Top CD'의 값이 0 %보다 크며, 홀의 단면 형상이 직사각형 형상에 가까워졌다. 그 결과, H2 가스의 유량, CF4 가스의 유량 및 Ar 가스의 유량의 합계에 대한 Ar 가스의 유량이 33 % 이상인 경우, ONON막(202)에 형성되는 홀 중, 실리콘 질화막(212)에 대응하는 부분의 당해 홀의 깊이 방향에 대한 경사를 감소시킬 수 있는 것이 확인되었다.
[수소 함유 가스의 유량과 ONON막(202)의 에칭 레이트 및 마스크 선택비와의 관계]
이어서, 수소 함유 가스의 유량 및 불소 함유 가스의 유량의 합계에 대한 수소 함유 가스의 유량의 비를 변경하여 ONON막(202)을 에칭한 경우의 실험 결과에 대하여, 도 10 및 도 11을 참조하여, 설명한다. 도 10은 수소 함유 가스의 유량 및 불소 함유 가스의 유량의 합계에 대한 수소 함유 가스의 유량의 비를 변경하여 ONON막(202)을 에칭한 경우의 ONON막(202)의 에칭 레이트의 변화를 나타내는 도이다. 도 11은 수소 함유 가스의 유량 및 불소 함유 가스의 유량의 합계에 대한 수소 함유 가스의 유량의 비를 변경하여 ONON막(202)을 에칭한 경우의 마스크 선택비의 변화를 나타내는 도이다.
또한, 도 10 및 도 11의 실험에서는, 수소 함유 가스로서 H2 가스를 이용하고, 불소 함유 가스로서 CF4 가스를 이용하고, 희가스로서 Ar 가스를 이용했다. 또한 도 10 및 도 11에 있어서, 'H2 / (H2 + CF4)'는 H2 가스의 유량 및 CF4 가스의 유량의 합계에 대한 H2 가스의 유량의 비(%)를 나타낸다. 또한 도 11에 있어서, 마스크 선택비는 ONON막(202)의 에칭 레이트를 포토레지스트(203)의 에칭 레이트로 나누어 얻어지는 값이다. 마스크 선택비는, 그 값이 클수록, 에칭 후에 있어서의 포토레지스트(203)의 잔량이 많은 것을 나타내며, 그 값이 작을수록, 에칭 후에 있어서의 포토레지스트(203)의 잔량이 적은 것을 나타낸다.
또한, 도 10 및 도 11의 실험에서는, H2 가스의 유량 및 CF4 가스의 유량 이외는, 주로 이하의 조건으로 행해졌다.
챔버(12) 내의 압력 : 3.333 Pa(25 mTorr)
제 1 고주파의 전력(40 MHz) : 4.5 kW
제 2 고주파의 전력(400 kHz) : 7 kW
처리 가스 및 유량 : H2 / CF4 / Ar
= 50, 100, 150, 180 / 150, 100, 50, 20 / 0, 200 sccm
웨이퍼의 온도 : 0℃
도 10 및 도 11을 참조하면, 'H2 / (H2 + CF4)'가 25 % ~ 90 %의 범위 내인 경우, Ar 가스가 첨가된 경우라도, ONON막(202)의 에칭 레이트 및 마스크 선택비가 비교적 높은 값으로 유지되는 것을 알 수 있다.
[제 2 에칭 공정이 개시되는 타이밍]
여기서, 제 2 에칭 공정이 개시되는 타이밍에 대하여, 더 상세하게 설명한다. 도 12는 제 2 에칭 공정이 개시되는 타이밍의 상세를 설명하기 위한 도이다.
도 12에 있어서, '홀의 깊이'는, 제 1 에칭 공정에서 ONON막(202)에 형성되는 홀의 깊이(nm)를 나타낸다. 'Top CD'는 제 1 에칭 공정에서 ONON막(202)에 형성되는 홀의 개구부의 폭(nm)을 나타내며, 'Top CD - Btm CD'는, 'Top CD'와' Btm CD'와의 차분을 나타낸다. '변위량의 3σ'는, 제 1 에칭 공정에서 형성되는 홀의 개구부의 중심 위치를 지나며 또한 당해 홀의 깊이 방향으로 연장되는 기준 축에 대한, 당해 홀의 저부의 중심 위치의 변위량의 3σ을 나타낸다. 도 12에 있어서, '변위량의 3σ'은 실선으로 나타내진다.
또한, '변위량'은 예를 들면 이하의 식 (2)로 구해진다.
변위량(nm) = Q - P ··· (2)
식 (2)에 있어서, P는 초기의 포토레지스트(203)에 있어서의 이웃하는 2 개의 개구의 중심 간의 거리이며, Q는 이들 2 개의 개구의 하방에서 에칭에 의해 ONON막(202)에 형성된 2 개의 홀의 저부의 중심 간의 거리이다. 또한, 변위량의 3σ은, 변위량의 표준 편차(σ)의 3 배의 값이다.
본 실시 형태에서는, 제 2 에칭 공정은, 제 1 에칭 공정에서 형성되는 홀의 개구부의 중심 위치를 지나며 또한 당해 홀의 깊이 방향으로 연장되는 기준 축에 대한, 당해 홀의 저부의 중심 위치의 변위의 변위량에 기초하여 결정되는 타이밍에 개시된다. 예를 들면, 제 2 에칭 공정이 개시되는 타이밍은, 도 12에 나타내는 바와 같이 변위량의 3σ이 'Top CD - Btm CD'의 1 / 2 배 이하가 되는 타이밍이다.
도 13 및 도 14는 변위량, Top CD 및 Btm CD의 관계의 일례를 설명하기 위한 도이다. 변위량의 3σ이 'Top CD - Btm CD'의 1 / 2 배를 초과하는 경우, ONON막(202)에 형성되는 홀은, 도 13에 나타내는 바와 같이 도중에 꺽인다.
이에 대하여, 변위량의 3σ이 'Top CD - Btm CD'의 1 / 2 배 이하인 경우, ONON막(202)에 형성되는 홀의 꺾임은, 도 14에 나타내는 바와 같이, 도 13에 나타내는 홀의 꺾임과 비교하여, 억제된다. 즉, 도 13 및 도 14를 참조하면, 제 2 에칭 공정이, 변위량의 3σ이 'Top CD - Btm CD'의 1 / 2 배 이하가 되는 타이밍에 개시됨으로써, ONON막(202)에 형성되는 홀의 벤딩이 억제되는 것을 알 수 있다.
[희석 가스의 첨가와 홀의 형상과의 관계]
여기서, 수소 함유 가스와 불소 함유 가스와 희석 가스를 포함하는 혼합 가스의 플라즈마에 의해 단층의 실리콘 질화막을 에칭한 경우의 홀의 형상에 대하여 실험을 행했다. 실험에서는, 수소 함유 가스로서 H2 가스를 이용하고, 불소 함유 가스로서 CF4 가스를 이용하고, 희석 가스로서 N2 가스, CO 가스, Ar 가스 또는 He 가스를 이용하고, 또한 희석 가스의 유량을 변경했다. 도 15는 희석 가스의 유량을 변경하여 혼합 가스의 플라즈마에 의해 단층의 실리콘 질화막을 에칭한 경우의 홀의 형상의 변화를 나타내는 도이다. 또한, 유량 조건의 사이에서 비교하기 위하여, 각각의 유량 조건에 있어서 에칭된 실리콘 질화막의 깊이는 일정(1100 nm)하고 맞추고 있다.
도 15에 있어서, 'Top CD'는 단층의 실리콘 질화막에 형성된 홀의 개구부의 폭을 나타내며, 'Btm CD'는 단층의 실리콘 질화막에 형성된 홀의 저부의 폭을 나타낸다. 또한, 'Btm CD / Top CD'는 'Top CD'에 대한 'Btm CD'의 비(%)를 나타낸다. 'Btm CD / Top CD'는 그 값이 100 %에 가까워질수록, 홀의 단면 형상이 직사각형 형상에 가까워지는 것을 나타내며, 그 값이 작을수록, 홀의 단면 형상이 점점 좁아지는 형상에 가까워지는 것을 나타낸다.
또한 도 15의 실험에서는, 희석 가스의 유량 이외는, 주로 이하의 조건으로 행해졌다.
챔버(12) 내의 압력 : 3.333 Pa(25 mTorr)
제 1 고주파의 전력(40 MHz) : 4.5 kW
제 2 고주파의 전력(400 kHz) : 7 kW
처리 가스 및 유량 : H2 / CF4 / N2
= 150 / 50 / 0, 20, 40, 100 sccm
또는 H2 / CF4 / CO
= 150 / 50 / 0, 100, 200, 400 sccm
또는 H2 / CF4 / Ar
= 150 / 50 / 0, 100, 200, 400 sccm
또는 H2 / CF4 / He
= 150 / 50 / 0, 100, 200, 400 sccm
웨이퍼의 온도 : 0℃
에칭된 실리콘 질화막의 깊이 : 1100 nm
도 15에 나타낸 실험 결과를 참조하면, 혼합 가스에 있어서의 희석 가스의 첨가량의 증가에 수반하여, 'Btm CD / Top CD'의 값이 커져, 홀의 단면 형상이 직사각형 형상에 가까워졌다. 환언하면, 혼합 가스에 있어서의 희석 가스의 첨가량의 증가에 수반하여, 홀의 내측벽에 있어서의 경사가 감소했다. 도 15에 나타낸 실험 결과로부터, 혼합 가스에 희석 가스가 첨가됨으로써, ONON막(202)에 형성되는 홀 중, 실리콘 질화막(212)에 대응하는 부분의 당해 홀의 깊이 방향에 대한 경사를 감소시킬 수 있는 것이 확인되었다.
[불소 이외의 할로겐을 적어도 포함하는 가스의 첨가와 홀의 형상과의 관계]
여기서, 수소 함유 가스와 불소 함유 가스와 불소 이외의 할로겐을 적어도 포함하는 가스(이하 단순히 '할로겐 함유 가스'라고 함)를 포함하는 혼합 가스의 플라즈마에 의해 단층의 실리콘 질화막을 에칭한 경우의 홀의 형상에 대하여 실험을 행했다. 실험에서는, 수소 함유 가스로서 H2 가스를 이용하고, 불소 함유 가스로서 CF4 가스를 이용하고, 할로겐 함유 가스로서 HBr 가스 또는 Cl2 가스를 이용하고, 또한 할로겐 함유 가스의 유량을 변경했다. 도 16은 할로겐 함유 가스의 유량을 변경하여 혼합 가스의 플라즈마에 의해 단층의 실리콘 질화막을 에칭한 경우의 홀의 형상의 변화를 나타내는 도이다. 또한, 유량 조건의 사이에서 비교하기 위하여, 각각의 유량 조건에 있어서 에칭된 실리콘 질화막의 깊이는 일정(1100 nm)하게 맞추고 있다.
도 16에 있어서, 'Top CD'는 단층의 실리콘 질화막에 형성된 홀의 개구부의 폭을 나타내며, 'Btm CD'는 단층의 실리콘 질화막에 형성된 홀의 저부의 폭을 나타낸다. 또한, 'Btm CD / Top CD'는 'Top CD'에 대한 'Btm CD'의 비(%)를 나타낸다. 'Btm CD / Top CD'는 그 값이 100 %에 가까울수록, 홀의 단면 형상이 직사각형 형상에 가까워지는 것을 나타내며, 그 값이 작을수록, 홀의 단면 형상이 점점 좁아지는 형상에 가까워지는 것을 나타낸다.
또한 도 16의 실험에서는, 할로겐 함유 가스의 유량 이외는, 주로 이하의 조건으로 행해졌다.
챔버(12) 내의 압력 : 3.333 Pa(25 mTorr)
제 1 고주파의 전력(40 MHz) : 4.5 kW
제 2 고주파의 전력(400 kHz) : 7 kW
처리 가스 및 유량 : H2 / CF4 / HBr
= 150 / 50 / 0, 20, 40 sccm
또는 H2 / CF4 / Cl2
= 150 / 50 / 0, 20, 40 sccm
웨이퍼의 온도 : 0℃
에칭된 실리콘 질화막의 깊이 : 1100 nm
도 16에 나타낸 실험 결과를 참조하면, 혼합 가스에 있어서의 할로겐 함유 가스의 첨가량의 증가에 수반하여, 'Btm CD / Top CD'의 값이 커져, 홀의 단면 형상이 직사각형 형상에 가까워졌다. 환언하면, 혼합 가스에 있어서의 할로겐 함유 가스의 첨가량의 증가에 수반하여, 홀의 내측벽에 있어서의 경사가 감소했다. 도 16에 나타낸 실험 결과로부터, 혼합 가스에 할로겐 함유 가스가 첨가됨으로써, ONON막(202)에 형성되는 홀 중, 실리콘 질화막(212)에 대응하는 부분의, 당해 홀의 깊이 방향에 대한 경사를 감소시킬 수 있는 것이 확인되었다.
또한, 도 16에 나타낸 실험 결과와 도 15에 나타낸 실험 결과를 비교하면, 이하의 점이 확인되었다. 즉, 혼합 가스에 할로겐 함유 가스가 첨가되는 경우, 혼합 가스에 희석 가스가 첨가되는 경우와 비교하여, 적은 가스 유량으로 홀의 단면 형상을 직사각형 형상에 가깝게 할 수 있는 것이 확인되었다. 이는, 혼합 가스에 할로겐 함유 가스가 첨가되는 경우, 홀의 내측벽에 있어서, 홀의 단면 형상이 점점 좁아지는 형상에 가까워지는 요인 중 하나인 반응 생성물의 퇴적량이 감소하기 때문이라고 상정된다. 혹은, 홀의 내측벽에 부착한 반응 생성물이 할로겐 함유 가스에 포함되는 할로겐에 의해 저감 또는 제거되었기 때문이라고 상정된다.
도 3의 설명으로 돌아온다. 이어서, 제어부(80)는 제 1 에칭 공정 및 제 2 에칭 공정의 반복 횟수가 정해진 횟수에 도달했는지 여부를 판정한다(단계(S103)). 제어부(80)는 제 1 에칭 공정 및 제 2 에칭 공정의 반복 횟수가 정해진 횟수에 도달하지 않은 경우(단계(S103) No), 처리를 단계(S101)로 되돌린다. 이에 의해, 제 1 에칭 공정(단계(S101))과 제 2 에칭 공정(단계(S102))이 적어도 1 회 이상 교호로 반복된다. 한편, 제어부(80)는, 제 1 에칭 공정 및 제 2 에칭 공정의 반복 횟수가 정해진 회수에 도달한 경우(단계(S103) Yes), 처리를 종료한다.
이상, 본 실시 형태에 의하면, ONON막(202)을 도중까지 에칭하고, ONON막(202)에 형성되는 홀의 내측벽 중, 실리콘 질화막(212)에 대응하는 부분의 당해 홀의 깊이 방향에 대한 경사를 감소시키는 처리 조건으로, ONON막(202)을 에칭한다. 이에 의해, ONON막(202)에 형성되는 홀의 수직성의 저하를 일으키는 요인이 되는 경사를 감소시키면서, ONON막(202)의 에칭을 진행시킬 수 있다. 결과적으로, ONON막(202)에 형성되는 홀의 벤딩을 억제할 수 있다.
또한, 개시된 기술은 상기 실시 형태에 한정되지 않으며, 그 요지의 범위 내에서 각종 변형이 가능하다.
예를 들면, 상기 실시 형태에서는, ONON막(202)에 에칭에 의해 홀을 형성하는 경우를 예로 설명했지만, ONON막(202)에 에칭에 의해 홈을 형성해도 된다.
또한, 상기 실시 형태에서는 제 2 에칭 공정이 개시되는 타이밍은, 변위량이 'Top CD - Btm CD'의 1 / 2 배 이하가 되는 타이밍인 경우를 예로 설명했지만, 개시된 기술은 이에 한정되지 않는다. 예를 들면, 제 2 에칭 공정이 개시되는 타이밍은, 변위량이 미리 정해진 양(예를 들면 10 nm) 이하가 되는 타이밍이어도 된다.
10 : 플라즈마 에칭 장치
12 : 챔버
14 : 스테이지
30 : 상부 전극
40 : 가스 소스군
50 : 배기 장치
62 : 제 1 고주파 전원
64 : 제 2 고주파 전원
80 : 제어부
201 : 실리콘 기판
202 : ONON막
203 : 포토레지스트
211 : 실리콘 산화막
212 : 실리콘 질화막

Claims (14)

  1. 실리콘 산화막과 실리콘 질화막이 교호로 적층된 다층막을 플라즈마에 의해 에칭하는 제 1 에칭 공정과,
    상기 다층막이 에칭되어 형성되는 홀 또는 홈의 내측벽 중, 상기 실리콘 질화막에 대응하는 부분의 상기 홀 또는 상기 홈의 깊이 방향에 대한 경사를 감소시키는 처리 조건으로, 상기 다층막을 플라즈마에 의해 에칭하는 제 2 에칭 공정
    을 포함하는 것을 특징으로 하는 플라즈마 에칭 방법.
  2. 제 1 항에 있어서,
    상기 제 1 에칭 공정 및 상기 제 2 에칭 공정은, 상기 다층막을 가지는 피처리체의 온도가 0℃ 이하로 유지되는 저온 환경 하에서, 실행되는 것을 특징으로 하는 플라즈마 에칭 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 에칭 공정은, 상기 제 1 에칭 공정에서 형성되는 상기 홀 또는 상기 홈의 개구부의 중심 위치를 지나며 또한 상기 홀 또는 상기 홈의 깊이 방향으로 연장되는 기준 축에 대한 상기 홀 또는 상기 홈의 저부의 중심 위치의 변위의 변위량에 기초하여 결정되는 타이밍에 개시되는 것을 특징으로 하는 플라즈마 에칭 방법.
  4. 제 3 항에 있어서,
    상기 제 2 에칭 공정이 개시되는 타이밍은, 상기 변위량의 3σ이 상기 홀 또는 상기 홈의 개구부의 폭과 상기 홀 또는 상기 홈의 저부의 폭과의 차분의 1 / 2 배 이하가 되는 타이밍인 것을 특징으로 하는 플라즈마 에칭 방법.
  5. 제 3 항에 있어서,
    상기 제 2 에칭 공정이 개시되는 타이밍은, 상기 변위량의 3σ이 10 nm 이하가 되는 타이밍인 것을 특징으로 하는 플라즈마 에칭 방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 에칭 공정과 상기 제 2 에칭 공정은, 적어도 1 회 이상 교호로 반복되는 것을 특징으로 하는 플라즈마 에칭 방법.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 처리 조건에서는, 수소 함유 가스와 불소 함유 가스를 포함하는 혼합 가스가 이용되는 것을 특징으로 하는 플라즈마 에칭 방법.
  8. 제 7 항에 있어서,
    상기 혼합 가스는, 희가스를 더 포함하는 것을 특징으로 하는 플라즈마 에칭 방법.
  9. 제 8 항에 있어서,
    상기 수소 함유 가스의 유량, 상기 불소 함유 가스의 유량 및 상기 희가스의 유량의 합계에 대한 상기 희가스의 유량의 비는 33 % 이상인 것을 특징으로 하는 플라즈마 에칭 방법.
  10. 제 8 항에 있어서,
    상기 수소 함유 가스의 유량 및 상기 불소 함유 가스의 유량의 합계에 대한 상기 수소 함유 가스의 유량의 비는 25 % ~ 90 %의 범위 내인 것을 특징으로 하는 플라즈마 에칭 방법.
  11. 제 7 항에 있어서,
    상기 혼합 가스는, 희석 가스(dilution gas)를 더 포함하는 것을 특징으로 하는 플라즈마 에칭 방법.
  12. 제 11 항에 있어서,
    상기 희석 가스는 질소 함유 가스, 산소 함유 가스 및 희가스 중 적어도 어느 하나인 것을 특징으로 하는 플라즈마 에칭 방법.
  13. 제 7 항에 있어서,
    상기 혼합 가스는, 불소 이외의 할로겐을 적어도 포함하는 가스를 더 포함하는 것을 특징으로 하는 플라즈마 에칭 방법.
  14. 챔버와,
    상기 챔버의 내부를 감압하기 위한 배기부와,
    상기 챔버의 내부에 처리 가스를 공급하기 위한 가스 공급부와,
    실리콘 산화막과 실리콘 질화막이 교호로 적층된 다층막을 플라즈마에 의해 에칭하는 제 1 에칭 공정과, 상기 다층막이 에칭되어 얻어지는 홈 또는 홀의 내측벽 중, 상기 실리콘 질화막에 대응하는 부분의 상기 홀 또는 상기 홈의 깊이 방향에 대한 경사를 감소시키는 처리 조건으로, 상기 다층막을 플라즈마에 의해 에칭하는 제 2 에칭 공정을 실행하는 제어부
    를 구비한 것을 특징으로 하는 플라즈마 에칭 장치.
KR1020190017352A 2018-02-15 2019-02-14 플라즈마 에칭 방법 및 플라즈마 에칭 장치 KR20190098922A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018024761 2018-02-15
JPJP-P-2018-024761 2018-02-15
JPJP-P-2018-214584 2018-11-15
JP2018214584A JP7158252B2 (ja) 2018-02-15 2018-11-15 プラズマエッチング方法及びプラズマエッチング装置

Publications (1)

Publication Number Publication Date
KR20190098922A true KR20190098922A (ko) 2019-08-23

Family

ID=67540911

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190017352A KR20190098922A (ko) 2018-02-15 2019-02-14 플라즈마 에칭 방법 및 플라즈마 에칭 장치

Country Status (3)

Country Link
US (1) US10811275B2 (ko)
KR (1) KR20190098922A (ko)
CN (1) CN110164764B (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016122774A (ja) 2014-12-25 2016-07-07 東京エレクトロン株式会社 エッチング処理方法及びエッチング処理装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110650A (ja) * 2000-10-03 2002-04-12 Tokyo Electron Ltd プラズマエッチング方法およびプラズマエッチング装置
CN106298502B (zh) * 2015-05-18 2019-04-09 中微半导体设备(上海)股份有限公司 一种利用等离子体对多层材料刻蚀的方法
JP6327295B2 (ja) * 2015-08-12 2018-05-23 セントラル硝子株式会社 ドライエッチング方法
JP6604911B2 (ja) * 2016-06-23 2019-11-13 東京エレクトロン株式会社 エッチング処理方法
US10847374B2 (en) * 2017-10-31 2020-11-24 Lam Research Corporation Method for etching features in a stack

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016122774A (ja) 2014-12-25 2016-07-07 東京エレクトロン株式会社 エッチング処理方法及びエッチング処理装置

Also Published As

Publication number Publication date
CN110164764B (zh) 2023-07-07
CN110164764A (zh) 2019-08-23
US10811275B2 (en) 2020-10-20
US20190252203A1 (en) 2019-08-15

Similar Documents

Publication Publication Date Title
KR102426264B1 (ko) 에칭 방법
JP6211947B2 (ja) 半導体装置の製造方法
JP2016225437A (ja) エッチング方法
US20220051904A1 (en) Etching method
JP6339961B2 (ja) エッチング方法
JP2016039310A (ja) 多層膜をエッチングする方法
KR20150097416A (ko) 반도체 장치의 제조 방법
US11462412B2 (en) Etching method
KR20170000340A (ko) 에칭 방법
JP6454492B2 (ja) 多層膜をエッチングする方法
JP6289996B2 (ja) 被エッチング層をエッチングする方法
KR102362446B1 (ko) 에칭 방법
JP2016219771A (ja) エッチング方法
JP7158252B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
JP6670672B2 (ja) エッチング方法
KR20190098922A (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
KR102531961B1 (ko) 다층막을 에칭하는 방법
JP2018093064A (ja) エッチング方法及びプラズマ処理装置
JP2015201583A (ja) プラズマエッチング方法およびプラズマエッチング装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal