CN110164764A - 等离子体蚀刻方法和等离子体蚀刻装置 - Google Patents

等离子体蚀刻方法和等离子体蚀刻装置 Download PDF

Info

Publication number
CN110164764A
CN110164764A CN201910116311.7A CN201910116311A CN110164764A CN 110164764 A CN110164764 A CN 110164764A CN 201910116311 A CN201910116311 A CN 201910116311A CN 110164764 A CN110164764 A CN 110164764A
Authority
CN
China
Prior art keywords
gas
plasma
etching
hole
flow
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910116311.7A
Other languages
English (en)
Other versions
CN110164764B (zh
Inventor
后平拓
箕浦佑也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2018214584A external-priority patent/JP7158252B2/ja
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN110164764A publication Critical patent/CN110164764A/zh
Application granted granted Critical
Publication of CN110164764B publication Critical patent/CN110164764B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明的技术问题为抑制在由硅氧化物膜和硅氮化物膜交替地层叠而成的多层膜形成的孔或者槽的弯曲。解决方案为：等离子体蚀刻方法包括：第一蚀刻工序，其利用等离子体来蚀刻由硅氧化物膜和硅氮化物膜交替地层叠而成的多层膜；和第二蚀刻工序，其在使蚀刻多层膜而形成的孔或者槽的内侧壁中与硅氮化物膜对应的部分相对于该孔或者该槽的深度方向的倾斜减少的处理条件下，利用等离子体来蚀刻多层膜。

Description

等离子体蚀刻方法和等离子体蚀刻装置
技术领域
本发明涉及等离子体蚀刻方法和等离子体蚀刻装置。
背景技术
一直以来，存在一种技术，在将被处理体的温度维持为0℃以下的低温环境下，对被处理体上的硅氧化物膜进行蚀刻。
现有技术文献
专利文献
专利文献1：日本特开2016-122774号公报
发明内容
发明想要解决的技术问题
本发明提供一种技术，其能够抑制在由硅氧化物膜和硅氮化物膜交替地层叠而成的多层膜形成的孔或者槽弯曲。
用于解决技术问题的技术方案
在一个实施方式中，本发明的等离子体蚀刻方法包括：第一蚀刻工序，其利用等离子体来蚀刻由硅氧化物膜和硅氮化物膜交替地层叠而成的多层膜；和第二蚀刻工序，其在使蚀刻上述多层膜而形成的孔或者槽的内侧壁中与上述硅氮化物膜对应的部分相对于该孔或者该槽的深度方向的倾斜减少的处理条件下，利用等离子体来蚀刻上述多层膜。
发明效果
依照本发明的等离子体蚀刻方法的一个方式，能够获得如下效果：能够抑制在由硅氧化物膜和硅氮化物膜交替地层叠而成的多层膜形成的孔或者槽弯曲。
附图说明
图1是表示本实施方式的等离子体蚀刻装置的一例的纵截面图。
图2是表示由本实施方式的等离子体蚀刻装置蚀刻的晶片W的结构的一例的图。
图3是表示本实施方式的等离子体蚀刻方法的一例的流程图。
图4是表示改变晶片W的温度对ONON膜进行了蚀刻的情况下ONON膜的蚀刻速率的变化的图。
图5是表示改变晶片W的温度对ONON膜进行了蚀刻的情况下掩模选择比的变化的图。
图6是表示改变晶片W的温度对ONON膜进行了蚀刻的情况下位移率的3σ的变化的图。
图7是表示改变晶片的温度对单层的硅氧化物膜或者单层的硅氮化物膜进行了蚀刻的情况下的实验结果的图。
图8是表示改变稀有气体的流量利用混合气体的等离子体对单层的硅氮化物膜进行了蚀刻的情况下孔的形状的变化的图。
图9是表示改变了稀有气体的流量、含氢气体的流量相对于含氢气体的流量和含氟气体的流量总和之比的情况下孔的形状的变化的图。
图10是表示改变含氢气体的流量相对于含氢气体的流量和含氟气体的流量的总和之比对ONON膜进行了蚀刻的情况下ONON膜的蚀刻速率的变化的图。
图11是表示改变含氢气体的流量相对于含氢气体的流量和含氟气体的流量的总和之比对ONON膜进行了蚀刻的情况下掩模选择比的变化的图。
图12是用于说明第二蚀刻工序开始的时刻的详细情况的图。
图13是用于说明位移量、TopCD和BtmCD的关系的一例的图。
图14是用于说明位移量、TopCD和BtmCD的关系的一例的图。
图15是表示改变稀释气体的流量利用混合气体的等离子体对单层的硅氮化物膜进行了蚀刻的情况下孔的形状的变化的图。
图16是表示改变含卤素气体的流量利用混合气体的等离子体对单层的硅氮化物膜进行了蚀刻的情况下孔的形状的变化的图。
附图标记说明
10 等离子体蚀刻装置
12 腔室
14 载置台
30 上部电极
40 气体源组
50 排气装置
62 第一高频电源
64 第二高频电源
80 控制部
201 硅基片
202 ONON膜
203 光致抗蚀剂
211 硅氧化物膜
212 硅氮化物膜。
具体实施方式
下面，基于附图，对本发明的等离子体蚀刻方法和等离子体蚀刻装置的实施方式进行详细说明。此外，本发明的技术不由本实施方式所限定。
一直以来，存在一种技术，在将被处理体的温度维持为0℃以下的低温环境下，对被处理体上的硅氧化物膜进行蚀刻。
但是，在对由硅氧化物膜和硅氮化物膜交替地层叠而成的多层膜进行蚀刻时，存在发生所形成的孔或者槽在中途折弯的弯曲的可能性。例如，已知在上述的低温环境下，在蚀刻多层膜时，在多层膜形成的孔或者槽的弯曲程度变大，结果孔或者槽的垂直性降低。因此，希望抑制在多层膜形成的孔或者槽弯曲。
[等离子体蚀刻装置10的构成]
图1是表示本实施方式的等离子体蚀刻装置10的一例的纵截面图。图1所示的等离子体蚀刻装置10是电容耦合型等离子体蚀刻装置。等离子体蚀刻装置10具有腔室12。腔室12具有大致圆筒形状。腔室12提供其内部空间作为处理空间12c。腔室12例如由铝形成。在腔室12的内壁面实施了具有耐等离子体性质的处理。例如，在腔室12的内壁面实施了阳极氧化处理。腔室12电接地。
另外，在腔室12的侧壁形成有通路12p。作为被处理体的一例的晶片W在被送入处理空间12c时或者从处理空间12c被送出时，通过通路12p。该通路12p能够由闸阀12g开闭。
在腔室12的底部上设置有支承部13。支承部13由绝缘材料形成。支承部13具有大致圆筒形状。支承部13在处理空间12c内从腔室12的底部在铅垂方向延伸。支承部13支承着载置台14。载置台14设置于处理空间12c内。
载置台14具有下部电极18和静电吸盘20。载置台14还包括电极板16。电极板16例如由铝等导体形成，具有大致圆盘形状。下部电极18设置于电极板16上。下部电极18例如由铝等导体形成，具有大致圆盘形状。下部电极18与电极板16电连接。
静电吸盘20设置于下部电极18上。在静电吸盘20的上表面上载置晶片W。静电吸盘20具有由电介质形成的主体。在静电吸盘20的主体内设置有膜状的电极。静电吸盘20的电极经由开关与直流电源22连接。当对静电吸盘20的电极施加来自直流电源22的电压时，在静电吸盘20与晶片W之间产生静电引力。利用产生的静电引力，晶片W被吸附到静电吸盘20，由该静电吸盘20保持。
在下部电极18的周缘部上以包围晶片W的边缘的方式配置有聚焦环FR。聚焦环FR是为了提高蚀刻的均匀性而设置的。聚焦环FR虽然没有限制，但是能够由硅、硅碳化物或者石英形成。
在下部电极18的内部设置有流路18f。热交换介质(例如制冷剂)从设置于腔室12的外部的制冷单元26经由配管26a被供给到流路18f。被供给到流路18f的热交换介质经由配管26b回到制冷单元26。在等离子体蚀刻装置10中，载置于静电吸盘20上的晶片W的温度能够由热交换介质与下部电极18的热交换来调节。
在等离子体蚀刻装置10设置有气体供给线路28。气体供给线路28将来自导热气体供给机构的导热气体例如He气体供给到静电吸盘20的上表面与晶片W的背面之间。
等离子体蚀刻装置10还包括上部电极30。上部电极30设置于载置台14的上方。上部电极30隔着部件32支承于腔室12的上部。部件32由具有绝缘性的材料形成。上部电极30可以包括顶板34和支承件36。顶板34的下表面是处理空间12c侧的下表面，划分出处理空间12c。顶板34能够由焦耳热较少的低电阻的导电体或者半导体形成。在顶板34形成有多个气体排出孔34a。多个气体排出孔34a在板厚方向上贯通该顶板34。
支承件36是可拆装地支承顶板34的部件，能够由例如铝之类的导电性材料形成。在支承件36的内部设置有气体扩散室36a。与多个气体排出孔34a分别连通的多个气体通流孔36b从气体扩散室36a向下方延伸。在支承件36形成有向气体扩散室36a导入处理气体的气体导入口36c。气体导入口36c与气体供给管38连接。
气体供给管38经由阀组42和流量控制器组44与气体源组40连接。气体源组40包括多个气体源。多个气体源包括组成在方法MT中利用的处理气体的多种气体的源。阀组42包括多个开闭阀。流量控制器组44包括多个流量控制器。多个的流量控制器各自是质量流量控制器或者压力控制式的流量控制器。气体源组40的多个气体源经由阀组42的对应的阀和流量控制器组44的对应的流量控制器与气体供给管38连接。
在等离子体蚀刻装置10中，沿着腔室12的内壁可拆装地设置有防护件46。防护件46也设置于支承部13的外周。防护件46防止蚀刻副产物附着到腔室12。防护件46例如能够由在铝材覆盖Y2O3等陶瓷而构成。
在支承部13与腔室12的侧壁之间设置有挡板48。挡板48例如通过在铝制的母材覆盖Y2O3等的陶瓷而构成。在挡板48形成有多个贯通孔。在挡板48的下方且腔室12的底部设置有排气口12e。排气口12e经由排气管52与排气装置50连接。排气装置50具有压力控制阀和涡轮分子泵等真空泵。
等离子体蚀刻装置10还包括第一高频电源62和第二高频电源64。第一高频电源62是产生等离子体生成用的第一高频的电源。第一高频的频率例如为27MHz～100MHz的范围内的频率。第一高频电源62经由匹配器66和电极板16与下部电极18连接。匹配器66具有用于使第一高频电源62的输出阻抗与负载侧(下部电极18侧)的输入阻抗匹配的电路。此外，也可以为第一高频电源62经由匹配器66与上部电极30连接。
第二高频电源64是产生用于将离子引入晶片W的第二高频的电源。第二高频的频率比第一高频的频率低。第二高频的频率例如为400kHz～13.56MHz的范围内的频率。第二高频电源64经由匹配器68和电极板16与下部电极18连接。匹配器68具有用于使第二高频电源64的输出阻抗与负载侧(下部电极18侧)的输入阻抗匹配的电路。
等离子体蚀刻装置10还可以包括直流电源部70。直流电源部70与上部电极30连接。直流电源部70能够产生负的直流电压，将该直流电压施加到上部电极30。
等离子体蚀刻装置10还可以包括控制部80。控制部80可以是具有处理器、存储部、输入装置、显示装置等的计算机。控制部80控制等离子体蚀刻装置10的各部。在控制部80中，为了管理等离子体蚀刻装置10，操作者能够使用输入装置来进行指令的输入操作等。另外，在控制部80中，能够利用显示装置，将等离子体蚀刻装置10的运行状况可视化显示。而且，在控制部80的存储部存储有由处理器控制在等离子体蚀刻装置10中执行的各种处理的程序和方案数据。控制部80的处理器执行控制程序，按照方案数据控制等离子体蚀刻装置10的各部，从而在等离子体蚀刻装置10中执行所希望的处理。
例如，控制部80控制等离子体蚀刻装置10的各部以进行后述的等离子体蚀刻方法。列举详细的一例，控制部80执行第一蚀刻工序，其中利用等离子体来蚀刻由硅氧化物膜和硅氮化物膜交替地层叠而成的多层膜。然后，控制部80执行第二蚀刻工序，其中在使蚀刻多层膜而形成的孔或者槽的内侧壁中与硅氮化物膜对应的部分相对于该孔或者该槽的深度方向的倾斜减小的处理条件下，利用等离子体来蚀刻多层膜。在此，例如在将具有多层膜的被处理体的温度维持为0℃以下的低温环境下执行第一蚀刻工序和第二蚀刻工序。另外，也可以为第一蚀刻工序和第二蚀刻工序至少交替地反复一次回以上。
[晶片W的结构]
图2是表示由本实施方式的等离子体蚀刻装置10蚀刻的晶片W的结构的一例的图。
晶片W例如如图2所示，在硅基片201上形成有ONON膜202。另外，在ONON膜202上形成有具有规定图案的开口的光致抗蚀剂203。
ONON膜202例如如图2所示是由硅氧化物膜211和硅氮化物膜212交替地层叠而成的多层膜。在ONON膜202设置有例如5层硅氧化物膜211，设置有例如5层硅氮化物膜212。不过，ONON膜202所包含的硅氧化物膜211和硅氮化物膜212的层叠数没有限制，可以多于图2所示的层叠数，也可以少于图2所示的层叠数。另外，在图2中，先在硅基片201上层叠硅氧化物膜211，然后在硅氧化物膜211上层叠硅氮化物膜212，不过不限于此。
[等离子体蚀刻方法]
接着，说明本实施方式的等离子体蚀刻方法。图3是表示本实施方式的等离子体蚀刻方法的一例的流程图。
在本实施方式的等离子体蚀刻方法中，首先，将作为被处理体的晶片W送入腔室12内并载置在载置台14上。接着，通过有调节在载置台14的下部电极18内的流路18f流通的制冷剂的温度，将载置于载置台14上的晶片W的温度维持在0℃以下。因此，能够在将晶片W的温度维持为0℃以下的低温环境下执行以后的处理(步骤S101和S102)。
接着，控制部80执行利用等离子体来蚀刻ONON膜202的第一蚀刻工序(步骤S101)。具体而言，控制部80将处理气体从气体源组40供给到腔室12内，将光致抗蚀剂203作为掩模利用处理气体的等离子体来蚀刻ONON膜202。
控制部80在例如下面的处理条件下，执行步骤S101中的第一蚀刻工序。
腔室12内的压力：3.333Pa(25mTorr)
第一高频的功率(40MHz)：4.5kW
第二高频的功率(400kHz)：7kW
处理气体：包含H2、CH2F2、NF3和HBr的混合气体
晶片的温度：0℃
在此，参照图4～图6，说明改变晶片W的温度对ONON膜202进行了蚀刻的情况下的实验结果。图4是表示改变晶片W的温度对ONON膜202进行了蚀刻的情况下ONON膜202的蚀刻速率的变化的图。图5是表示改变晶片W的温度对ONON膜202进行了蚀刻的情况下掩模选择比的变化的图。图6是表示改变晶片W的温度对ONON膜202进行了蚀刻的情况下位移率的3σ的变化的图。
此外，在图5中，掩模选择比是ONON膜202的蚀刻速率除以光致抗蚀剂203的蚀刻速率得到的值。掩模选择比的值越大，表示蚀刻后的光致抗蚀剂203的残量越多，其值越小，表示蚀刻后的光致抗蚀剂203的残量越少。
另外，图6中，位移率由下面的式(1)表示。
位移率(％)＝(Q－P)/P×100…(1)
在式(1)中，P是初始的光致抗蚀剂203中的相邻的2个开口的中心之间的距离，Q是在上述2个开口的下方利用蚀刻而形成于ONON膜202的2个孔的底部的中心之间的距离。另外，位移率的3σ是位移率的标准差σ的3倍的值。位移率的3σ的值越大，表示孔的弯曲程度越大，其值越小，表示孔的弯曲程度越小。
参照图4和图5，可知随着晶片W的温度降低，ONON膜202的蚀刻速率和掩模选择比上升。对此，参照图6，可知随着晶片W的温度降低，位移率的3σ上升。即，能够确认随着晶片W的温度降低，孔的弯曲程度变大，其结果，孔的垂直性降低。本申请的发明人为了研究在ONON膜202形成的孔的垂直性降低的原因，进行了改变晶片的温度而蚀刻单层的硅氧化物膜或者单层的硅氮化物膜的实验。在该实验中，使用具有单层的硅氧化物膜或者单层的硅氮化物膜的晶片。
图7是表示改变晶片的温度对单层的硅氧化物膜或者单层的硅氮化物膜进行了蚀刻的情况下的实验结果的图。在图7中表示了将晶片的温度改变为－20℃、0℃或者65℃而进行了蚀刻的情况下单层的硅氧化物膜(SiO)和单层的硅氮化物膜(SiN)各自的截面。
参照图7所示的实验结果，在单层的硅氧化物膜形成的孔的截面形状与晶片的温度无关，形成为大致矩形形状。与之相反，在单层的硅氮化物膜形成的孔的截面形状在将晶片的温度维持为0℃以下的低温环境下，形成为前端细的形状。换言之，在将晶片的温度维持为0℃以下的低温环境下，在单层的硅氮化物膜形成的孔的内侧壁产生了较大的倾斜。从图7所示的实验结果能够确认，相对于在ONON膜202形成的孔的内侧壁中与硅氮化物膜212对应的部分的该孔的深度方向的倾斜，是引起该孔的垂直性降低的主要原因。即，可知在ONON膜202形成的孔的内侧壁中与硅氮化物膜212对应的部分相对于该孔的深度方向的倾斜残存的状态下，当进行ONON膜202的蚀刻时，存在孔的弯曲程度变大的可能性。
返回图3的说明。接着，控制部80执行第二蚀刻工序(步骤S102)，其中在使蚀刻ONON膜202而形成的孔的内侧壁中与硅氮化物膜212对应的部分相对于该孔的深度方向的倾斜减少的处理条件下，利用等离子体来蚀刻ONON膜202。具体而言，控制部80将处理气体从气体源组40供给到腔室12内，将光致抗蚀剂203作为掩模利用处理气体的等离子体来蚀刻ONON膜202。在适用于第二蚀刻工序的处理条件下，作为处理气体例如可以使用包含含氢气体和含氟气体的混合气体。作为含氢气体，例如可以使用H2气体或者CH4气体、C2H6气体、C2H2气体、C3H6气体等碳氢化合物气体。作为含氟气体，例如可以使用CF4气体、NF3气体、SF6气体、CHF3气体、CH2F2气体、C4F8气体、HF气体、F2气体等。另外，混合气体可以包含稀有气体。作为稀有气体，例如可以使用Ar气体、He气体、Ne气体、Kr气体、Xe气体等。
另外，在混合气体包含稀有气体的情况下，优选在混合气体中，稀有气体的流量相对于含氢气体的流量、含氟气体的流量和稀有气体的流量的总和之比在33％以上。另外，在混合气体包含稀有气体的情况下，优选含氢气体的流量相对于含氢气体的流量和含氟气体的流量的总和之比在25％～90％的范围内。
另外，在基于第一蚀刻工序中形成的孔的底部的中心位置相对于基准轴位移的位移量而决定的时刻，开始第二蚀刻工序，其中该基准轴通过该孔的开口部的中心位置且在该孔的深度方向延伸。
另外，也可以为混合气体中替代稀有气体而包含稀释气体(dilution gas)。稀释气体例如为含氮气体、含氧气体和稀有气体之中至少任一者。作为含氮气体，例如可以使用N2气体等。作为含氧气体，例如可以使用CO气体、CO2气体、O2气体等。作为稀有气体，例如可以使用Ar气体、He气体、Ne气体、Kr气体、Xe气体等。此外，作为稀释气体可以使用种类不同的多种稀有气体。
另外，也可以为混合气体中替代稀有气体而包含至少含除氟以外的卤素的气体。至少含除氟以外的卤素的气体包含除氟以外的卤素即可，可以为含除氟以外的卤素和氟的气体。作为至少含除氟以外的卤素的气体，例如可以使用HBr气体、Cl2气体、HCl气体、HI气体、SiCl4气体、CF3I气体、ClF3气体、CF2Br2气体、CCl4气体等。
控制部80在例如下面的处理条件下，执行步骤S102中的第二蚀刻工序。
腔室12内的压力：3.333Pa(25mTorr)
第一高频的功率(40MHz)：4.5kW
第二高频的功率(400kHz)：7kW
处理气体：H2/CF4/Ar
晶片的温度：0℃
[稀有气体的添加与孔的形状的关系]
在此，对于利用包含含氢气体、含氟气体和稀有气体的混合气体的等离子体蚀刻了单层的硅氮化物膜的情况下孔的形状，进行了实验。在实验中，作为含氢气体使用H2气体，作为含氟气体使用CF4气体，作为稀有气体使用Ar气体或者He气体，并且改变了稀有气体的流量。图8是表示改变稀有气体的流量利用混合气体的等离子体对单层的硅氮化物膜进行了蚀刻的情况下孔的形状的变化的图。此外，为了在流量条件之间进行比较，将在各流量条件下蚀刻的硅氮化物膜的深度统一为一定的(1100nm)。
在图8中，“Top CD”表示形成于单层的硅氮化物膜的孔的开口部的尺寸，“Btm CD”表示形成于单层的硅氮化物膜的孔的底部的尺寸。另外，“Btm CD/Top CD”表示“Btm CD”对“Top CD”的比(％)。“Btm CD/Top CD”的值越接近100％，表示孔的截面形状越接近矩形，其值越小，表示孔的截面形状越接近前端细的形状。
另外，关于图8的实验，除了稀有气体的流量以外主要是在下面的条件下进行的。
腔室12内的压力：3.333Pa(25mTorr)
第一高频的功率(40MHz)：4.5kW
第二高频的功率(400kHz)：7kW
处理气体和流量：H2/CF4/Ar或者He＝150/50/0、100、200、400sccm
晶片的温度：0℃
蚀刻的硅氮化物膜的深度：1100nm
参照图8所示的实验结果，随着混合气体中稀有气体的添加量增加，“Btm CD/TopCD”的值变大，孔的截面形状接近矩形。换言之，随着混合气体中稀有气体的添加量增加，孔的内侧壁的倾斜减少。从图8所示的实验结果能够确定，通过在混合气体中添加稀有气体，能够使相对于在ONON膜202形成的孔中与硅氮化物膜212对应的部分的该孔的深度方向的倾斜减少。
[稀有气体的流量和孔的形状的关系]
接着，对于改变稀有气体的流量、含氢气体的流量相对于含氢气体的流量和含氟气体的流量的总和之比的情况下的孔的形状，进行了实验。在实验中，作为含氢气体使用H2气体，作为含氟气体使用CF4气体，作为稀有气体使用Ar气体或者He气体，并且改变了稀有气体的流量。并且，在实验中，改变了含氢气体的流量相对于含氢气体的流量和含氟气体的流量的总和之比。图9是表示改变了稀有气体的流量、含氢气体的流量相对于含氢气体的流量和含氟气体的流量的总和之比的情况下孔的形状的变化的图。此外，为了在流量条件之间进行比较，将在各流量条件下蚀刻的硅氮化物膜的深度统一为一定的(1100nm)。
在图9中，“Top CD”表示形成于单层的硅氮化物膜的孔的开口部的尺寸，“Btm CD”表示形成于单层的硅氮化物膜的孔的底部的尺寸。另外，“Btm CD/Top CD”表示“Btm CD”对“Top CD”之比(％)。“Btm CD/Top CD”的值越接近100％，表示孔的截面形状越接近矩形，其值越接近0％，表示孔的截面形状越接近前端细的形状。另外，“H2/(H2+CF4)”表示H2气体的流量相对于H2气体的流量和CF4气体的流量的总和之比(％)。
另外，关于图9的实验，除了稀有气体的流量、含氢气体的流量相对于含氢气体的流量和含氟气体的流量的总和之比以外，主要是在下面的条件下进行的。
腔室12内的压力：3.333Pa(25mTorr)
第一高频的功率(40MHz)：4.5kW
第二高频的功率(400kHz)：7kW
处理气体和流量：H2/CF4/Ar＝50、100、150、180/150、100、50、20/0、100(在使H2气体的流量、CF4气体的流量和Ar气体的流量的总和为100％的情况下为33％)、200(在使H2气体的流量、CF4气体的流量和Ar气体的流量的总和为100％的情况下为50％)、400sccm(在使H2气体的流量、CF4气体的流量和Ar气体的流量的总和为100％的情况下为66％)
晶片的温度：0℃
蚀刻的硅氮化物膜的深度：1100nm
参照图9所示的实验结果，在Ar气体的流量为0的情况下，在“H2/(H2+CF4)”为50％～75％的范围内，“Btm CD/Top CD”的值为0％，孔的截面形状为前端细的形状。
对此，Ar气体的流量相对于H2气体的流量、CF4气体的流量和Ar气体的流量的总和为33％以上时，不论“H2/(H2+CF4)”为何，“B tm CD/Top CD”的值大于0％，孔的截面形状接近矩形。其结果，确认了在Ar气体的流量相对于H2气体的流量、CF4气体的流量和Ar气体的流量的总和为33％以上时，能够使相对于在ONON膜202形成的孔中与硅氮化物膜212对应的部分的该孔的深度方向的倾斜减少。
[含氢气体的流量与ONON膜202的蚀刻速率和掩模选择比的关系]
接着，参照图10和图11，说明改变含氢气体的流量的流量相对于含氢气体的流量和含氟气体的流量的总和之比对ONON膜202进行了蚀刻的情况下的实验结果。图10是表示改变含氢气体的流量相对于含氢气体的流量和含氟气体的流量的总和之比对ONON膜202进行了蚀刻的情况下ONON膜202的蚀刻速率的变化的图。图11是表示改变含氢气体的流量相对于含氢气体的流量和含氟气体的流量的总和之比对ONON膜202进行了蚀刻的情况下掩模选择比的变化的图。
此外，在图10和图11的实验中，作为含氢气体使用H2气体，作为含氟气体使用CF4气，作为稀有气体使用Ar气体。另外，在图10和图11中，“H2/(H2+CF4)”表示H2气体的流量相对于H2气体的流量和CF4气体的流量的总和之比(％)。另外，在图11中，掩模选择比是ONON膜202的蚀刻速率除以光致抗蚀剂203的蚀刻速率而得到的值。掩模选择比的值越大，表示蚀刻后的光致抗蚀剂203的残量越多，其值越小，表示蚀刻后的光致抗蚀剂203的残量越少。
另外，关于图10和图11的实验，除了H2气体的流量和CF4气体的流量以外主要是在下面的条件下进行的。
腔室12内的压力：3.333Pa(25mTorr)
第一高频的功率(40MHz)：4.5kW
第二高频的功率(400kHz)：7kW
处理气体和流量：H2/CF4/Ar＝50、100、150、180/150、100、50、20/0、200sccm
晶片的温度：0℃
参照图10和图11所示，可知在“H2/(H2+CF4)”为25％～90％的范围内，即使在添加了Ar气体的情况下，也能够将ONON膜202的蚀刻速率和掩模选择比维持为较高的值。
[第二蚀刻工序开始的时刻]
在此，更加详细地说明第二蚀刻工序开始的时刻。图12是用于说明第二蚀刻工序开始的时刻的详细情况的图。
在图12中，“孔的深度”表示在第一蚀刻工序中在ONON膜202形成的孔的深度(nm)。“Top CD”表示在第一蚀刻工序中在ONON膜202形成的孔的开口部的尺寸(nm)，“Top CD－Btm CD”表示“Top CD”与“Btm CD”的差。“位移量的3σ”表示第一蚀刻工序中形成的孔的底部的中心位置相对于基准轴的位移量的3σ，其中该基准轴通过该孔的开口部的中心位置且在该孔的深度方向延伸。在图12中，“位移量的3σ”由实线表示。
另外，“位移量”例如由下面的式(2)求取。
位移量(nm)＝Q－P…(2)
在式(2)中，P是初始的光致抗蚀剂203的相邻的2个开口的中心之间的距离，Q是在上述2个开口的下方利用蚀刻形成于ONON膜202的2个孔的底部的中心之间的距离。另外，位移率的3σ是位移率的标准差σ的3倍的值。
在本实施方式中，在基于第一蚀刻工序中形成的孔的底部的中心位置相对于基准轴位移的位移量而决定的时刻，开始第二蚀刻工序，其中该基准轴通过该孔的开口部的中心位置且在该孔的深度方向延伸。例如，第二蚀刻工序开始的时刻如图12所示，是位移量的3σ成为“Top CD－Btm CD”的1/2倍以下的时刻。
图13和图14是用于说明位移量、ToP CD和Btm CD的关系的一例的图。在位移量的3σ超过“Top CD－Btm CD”的1/2倍时，在ONON膜202形成的孔如图13所示在中途折弯。
与之相反，在位移量的3σ为“Top CD－Btm CD”的1/2倍以下时，如图14所示，在ONON膜202形成的孔的弯折与图13所示的孔的弯折相比，受到抑制。即，参照图13和图14，可知在位移量的3σ成为“Top CD－BtmCD”的1/2倍以下的时刻开始第二蚀刻工序，由此能够抑制在ONON膜202形成的孔的弯曲。
[稀释气体的添加与孔的形状的关系]
在此，对于利用包含含氢气体、含氟气体和稀释气体的混合气体的等离子体对单层的硅氮化物膜进行了蚀刻的情况下的孔的形状，进行了实验。在实验中，作为含氢气体使用H2气体，作为含氟气体使用CF4气体，作为稀释气体使用N2气体、CO气体、Ar气体或者He气体，并且改变了稀释气体的流量。图15是表示改变稀释气体的流量利用混合气体的等离子体对单层的硅氮化物膜进行了蚀刻的情况下孔的形状的变化的图。此外，为了在流量条件之间进行比较，将在各流量条件下蚀刻的硅氮化物膜的深度统一为一定的(1100nm)。
在图15中，“Top CD”表示形成于单层的硅氮化物膜的孔的开口部的尺寸，“BtmCD”表示形成于单层的硅氮化物膜的孔的底部的尺寸。另外，“Btm CD/Top CD”表示“BtmCD”对“Top CD”之比(％)。“Btm CD/Top CD”的值越接近100％，表示孔的截面形状越接近矩形，其值越小，表示孔的截面形状越接近前端细的形状。
另外，关于图15的实验，除了稀释气体的流量以外，主要是在下面的条件下进行的。
腔室12内的压力：3.333Pa(25mTorr)
第一高频的功率(40MHz)：4.5kW
第二高频的功率(400kHz)：7kW
处理气体和流量：H2/CF4/N2＝150/50/0、20、40、100sccm
或者H2/CF4/CO＝150/50/0、100、200、400sccm
或者H2/CF4/Ar＝150/50/0、100、200、400sccm
或者H2/CF4/He＝150/50/0、100、200、400sccm
晶片的温度：0℃
蚀刻的硅氮化物膜的深度：1100nm
参照图15所示的实验结果，随着混合气体中稀有气体的添加量增加，“Btm CD/TopCD”的值变大，孔的截面形状接近矩形。换言之，随着混合气体中稀有气体的添加量增加，孔的内侧壁的倾斜减少。从图15所示的实验结果能够确定，通过对混合气体添加稀有气体，能够使相对于在ONON膜202形成的孔中与硅氮化物膜212对应的部分的该孔的深度方向的倾斜减少。
[至少含除氟以外的卤素的气体的添加与孔的形状的关系]
在此，对于利用至少包含含氢气体、含氟气体和含除氟以外的卤素的气体(下面简称为含“含卤素气体”)的混合气体的等离子体对单层的硅氮化物膜进行了蚀刻的情况下的孔的形状，进行了实验。在实验中，作为含氢气体使用H2气体，作为含氟气体使用CF4气体，作为含卤素气体使用HBr气体或者Cl2气体，并且改变了含卤素气体的流量。图16是表示改变含卤素气体的流量利用混合气体的等离子体对单层的硅氮化物膜进行了蚀刻的情况下孔的形状的变化的图。此外，为了在流量条件之间进行比较，将在各流量条件下蚀刻的硅氮化物膜的深度统一为一定的(1100nm)。
在图16中，“Top CD”表示形成于单层的硅氮化物膜的孔的开口部的尺寸，“BtmCD”表示形成于单层的硅氮化物膜的孔的底部的尺寸。另外，“Btm CD/Top CD”表示“BtmCD”对“Top CD”之比(％)。“Btm CD/Top CD”的值越接近100％，表示孔的截面形状越接近矩形，其值越小，表示孔的截面形状越接近前端细的形状。
另外，关于图16的实验，除了含卤素气体的流量以外，主要是在下面的条件下进行的。
腔室12内的压力：3.333Pa(25mTorr)
第一高频的功率(40MHz)：4.5kW
第二高频的功率(400kHz)：7kW
处理气体和流量：H2/CF4/HBr＝150/50/0、20、40sccm
或者H2/CF4/Cl2＝150/50/0、20、40sccm
晶片的温度：0℃
蚀刻的硅氮化物膜的深度：1100nm
参照图16所示的实验结果，随着混合气体中含卤素气体的添加量增加，“Btm CD/Top CD”的值变大，孔的截面形状接近矩形。换言之，随着混合气体中含卤素气体的添加量增加，孔的内侧壁的倾斜减少。从图16所示的实验结果能够确定，通过对混合气体添加含卤素气体，能够使相对于在ONON膜202形成的孔中与硅氮化物膜212对应的部分的该孔的深度方向的倾斜减少。
另外，当比较图16所示的实验结果与图15所示的实验结果时，能够确认以下的方面。即，能够确认：对混合气体添加含卤素气体的情况与对混合气体添加稀释气体的情况相比，能够以较少的气体流量使孔的截面形状接近矩形。认为这是因为在对混合气体添加含卤素气体的情况下，在孔的内侧壁上，孔的截面形状接近前端细的形状的主要原因之一即反应生成物的堆积量减少。或者认为这是因为附着于孔的内侧壁的反应生成物被含卤素气体所包含的卤素减少或者除去。
返回图3的说明。接着，控制部80判断第一蚀刻工序和第二蚀刻工序的反复次数是否达到了规定次数(步骤S103)。控制部80在第一蚀刻工序和第二蚀刻工序的反复次数未达到规定次数的情况下(步骤S103，否)，使处理返回步骤S101。由此，第一蚀刻工序(步骤S101)和第二蚀刻工序(步骤S102)至少交替地反复一次以上。另一方面，控制部80在第一蚀刻工序和第二蚀刻工序的反复次数达到了规定次数的情况下(步骤S103，是)，结束处理。
以上，依照本实施方式，将ONON膜202蚀刻至中途，在使在ONON膜202形成的孔的内侧壁中与硅氮化物膜212对应的部分相对于该孔的深度方向的倾斜减少的处理条件下，对ONON膜202进行蚀刻。由此，能够减少成为引起在ONON膜202形成的孔的垂直性降低主要原因的倾斜，同时进行ONON膜202的蚀刻。作为结果，能够抑制在ONON膜202形成的孔的弯曲。
此外，本发明的技术不限于上述实施方式，在其主旨的范围内能够进行各种变形。
例如，在上述实施方式中，以通过蚀刻在ONON膜202形成孔的情况为例进行了说明，但是也可以通过蚀刻在ONON膜202形成槽。
另外，在上述实施方式中，以第二蚀刻工序开始的时刻是位移量成为“Top CD－Btm CD”的1/2倍以下的时刻的情况为例进行了说明，但是本发明的技术不限于此。例如，也可以为第二蚀刻工序开始的时刻是位移量成为预先设定的量(例如10nm)以下的时刻。

Claims (14)

1.一种等离子体蚀刻方法，其特征在于，包括：
第一蚀刻工序，其利用等离子体来蚀刻由硅氧化物膜和硅氮化物膜交替地层叠而成的多层膜；和
第二蚀刻工序，其在使蚀刻所述多层膜而形成的孔或者槽的内侧壁中与所述硅氮化物膜对应的部分相对于该孔或者该槽的深度方向的倾斜减少的处理条件下，利用等离子体来蚀刻所述多层膜。
2.如权利要求1所述的等离子体蚀刻方法，其特征在于：
在将具有所述多层膜的被处理体的温度维持为0℃以下的低温环境下，执行所述第一蚀刻工序和所述第二蚀刻工序。
3.如权利要求1或2所述的等离子体蚀刻方法，其特征在于：
在根据所述第一蚀刻工序中形成的所述孔或者所述槽的底部的中心位置相对于基准轴的位移的位移量而决定的时刻，开始所述第二蚀刻工序，其中所述基准轴通过该孔或者该槽的开口部的中心位置并且在该孔或者该槽的深度方向延伸。
4.如权利要求3所述的等离子体蚀刻方法，其特征在于：
所述第二蚀刻工序开始的时刻是所述位移量的3σ成为所述孔或者所述槽的开口部的尺寸与所述孔或者所述槽的底部的尺寸之差的1/2倍以下的时刻。
5.如权利要求3或4所述的等离子体蚀刻方法，其特征在于：
所述第二蚀刻工序开始的时刻是所述位移量的3σ成为10nm以下的时刻。
6.如权利要求1～5中任一项所述的等离子体蚀刻方法，其特征在于：
所述第一蚀刻工序和所述第二蚀刻工序至少交替地反复一次以上。
7.如权利要求1～6中任一项所述的等离子体蚀刻方法，其特征在于：
在所述处理条件中，使用包含含氢气体和含氟气体的混合气体。
8.如权利要求7所述的等离子体蚀刻方法，其特征在于：
所述混合气体还包括稀有气体。
9.如权利要求8所述的等离子体蚀刻方法，其特征在于：
所述稀有气体的流量相对于所述含氢气体的流量、所述含氟气体的流量和所述稀有气体的流量的总和之比为33％以上。
10.如权利要求8或9所述的等离子体蚀刻方法，其特征在于：
所述含氢气体的流量相对于所述含氢气体的流量和所述含氟气体的流量的总和之比在25％～90％的范围内。
11.如权利要求7所述的等离子体蚀刻方法，其特征在于：
所述混合气体还包括稀释气体(dilution gas)。
12.如权利要求11所述的等离子体蚀刻方法，其特征在于：
所述稀释气体是含氮气体、含氧气体和稀有气体中的至少任一者。
13.如权利要求7所述的等离子体蚀刻方法，其特征在于：
所述混合气体还包括至少含除氟以外的卤素的气体。
14.一种等离子体蚀刻装置，其特征在于，包括：
腔室；
用于对所述腔室的内部进行减压的排气部；
用于对所述腔室的内部供给处理气体的气体供给部；和
执行第一蚀刻工序和第二蚀刻工序的控制部，其中，所述第一蚀刻工序利用等离子体来蚀刻由硅氧化物膜和硅氮化物膜交替地层叠而成的多层膜，所述第二蚀刻工序在使蚀刻所述多层膜而形成的槽或者孔的内侧壁中与所述硅氮化物膜对应的部分相对于该孔或者该槽的深度方向的倾斜减少的处理条件下，利用等离子体来蚀刻所述多层膜。
CN201910116311.7A 2018-02-15 2019-02-15 等离子体蚀刻方法和等离子体蚀刻装置 Active CN110164764B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018024761 2018-02-15
JP2018-024761 2018-02-15
JP2018-214584 2018-11-15
JP2018214584A JP7158252B2 (ja) 2018-02-15 2018-11-15 プラズマエッチング方法及びプラズマエッチング装置

Publications (2)

Publication Number Publication Date
CN110164764A true CN110164764A (zh) 2019-08-23
CN110164764B CN110164764B (zh) 2023-07-07

Family

ID=67540911

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910116311.7A Active CN110164764B (zh) 2018-02-15 2019-02-15 等离子体蚀刻方法和等离子体蚀刻装置

Country Status (3)

Country Link
US (1) US10811275B2 (zh)
KR (1) KR20190098922A (zh)
CN (1) CN110164764B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110650A (ja) * 2000-10-03 2002-04-12 Tokyo Electron Ltd プラズマエッチング方法およびプラズマエッチング装置
CN106298502A (zh) * 2015-05-18 2017-01-04 中微半导体设备(上海)有限公司 一种利用等离子体对多层材料刻蚀的方法
JP2017050529A (ja) * 2015-08-12 2017-03-09 セントラル硝子株式会社 ドライエッチング方法
JP2017228690A (ja) * 2016-06-23 2017-12-28 東京エレクトロン株式会社 エッチング処理方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6408903B2 (ja) 2014-12-25 2018-10-17 東京エレクトロン株式会社 エッチング処理方法及びエッチング処理装置
US10847374B2 (en) * 2017-10-31 2020-11-24 Lam Research Corporation Method for etching features in a stack

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110650A (ja) * 2000-10-03 2002-04-12 Tokyo Electron Ltd プラズマエッチング方法およびプラズマエッチング装置
CN106298502A (zh) * 2015-05-18 2017-01-04 中微半导体设备(上海)有限公司 一种利用等离子体对多层材料刻蚀的方法
JP2017050529A (ja) * 2015-08-12 2017-03-09 セントラル硝子株式会社 ドライエッチング方法
JP2017228690A (ja) * 2016-06-23 2017-12-28 東京エレクトロン株式会社 エッチング処理方法

Also Published As

Publication number Publication date
CN110164764B (zh) 2023-07-07
US10811275B2 (en) 2020-10-20
KR20190098922A (ko) 2019-08-23
US20190252203A1 (en) 2019-08-15

Similar Documents

Publication Publication Date Title
US10566209B2 (en) Etching method and workpiece processing method
US11658036B2 (en) Apparatus for processing substrate
KR102038174B1 (ko) 반도체 장치의 제조 방법
TWI697046B (zh) 蝕刻方法
CN105390387B (zh) 蚀刻方法
KR101957348B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
TW201546896A (zh) 電漿蝕刻方法及電漿蝕刻裝置
US9263239B1 (en) Etching method of multilayered film
KR20160117220A (ko) 에칭 방법
CN109196624A (zh) 蚀刻方法
KR20080006457A (ko) 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
KR20220150845A (ko) 기판 처리 방법 및 플라즈마 처리 장치
CN105810582A (zh) 蚀刻方法
JP2019117876A (ja) エッチング方法
JP2019186501A (ja) エッチングする方法及びプラズマ処理装置
WO2004097909A2 (en) Method and apparatus for deep trench silicon etch
CN110164764A (zh) 等离子体蚀刻方法和等离子体蚀刻装置
TW447038B (en) Methods and apparatus for improving microloading while etching a substrate
US10283370B1 (en) Silicon addition for silicon nitride etching selectivity
TW201937593A (zh) 電漿蝕刻方法及電漿蝕刻裝置
CN109326517B (zh) 对多层膜进行蚀刻的方法
CN105810579A (zh) 蚀刻方法
JP2022039910A (ja) 基板処理方法及びプラズマ処理装置
CN112838002A (zh) 基板处理方法及等离子体处理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant