TWI697046B - 蝕刻方法 - Google Patents

蝕刻方法 Download PDF

Info

Publication number
TWI697046B
TWI697046B TW105119381A TW105119381A TWI697046B TW I697046 B TWI697046 B TW I697046B TW 105119381 A TW105119381 A TW 105119381A TW 105119381 A TW105119381 A TW 105119381A TW I697046 B TWI697046 B TW I697046B
Authority
TW
Taiwan
Prior art keywords
gas
plasma
processing
etched layer
mask
Prior art date
Application number
TW105119381A
Other languages
English (en)
Other versions
TW201717276A (zh
Inventor
勝沼隆幸
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201717276A publication Critical patent/TW201717276A/zh
Application granted granted Critical
Publication of TWI697046B publication Critical patent/TWI697046B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Abstract

本發明之課題在於提供一種被蝕刻層之蝕刻方法。
一實施形態之方法，包含：為了於含金屬之遮罩以及含矽之被蝕刻層上形成含氟碳之沉積物，而在收容著具有該遮罩以及該被蝕刻層之被處理體的電漿處理裝置之處理容器內，生成含氟碳氣體之第1處理氣體之電漿的製程；以及為了藉由沉積物所含氟碳自由基來蝕刻被蝕刻層，而於處理容器內生成含惰性氣體之第2處理氣體之電漿的製程。此方法係實行包含生成第1處理氣體之電漿的製程與生成第2處理氣體之電漿的製程之複數次的序列。

Description

蝕刻方法
本發明之實施形態係關於一種對於上面具有含金屬之遮罩的被蝕刻層進行蝕刻之方法。
於電子元件之製造中，有時會藉由被蝕刻層之蝕刻而於該被蝕刻層形成槽渠或是孔洞類的開口。當被蝕刻層含有矽之情況，為了進行該被蝕刻層之蝕刻，一般係生成氟碳氣體的電漿。被蝕刻層係被來自所生成之電漿的氟以及/或是氟碳之活性種所蝕刻。關於利用氟碳氣體之電漿的被蝕刻層之蝕刻係記載於下述專利文獻1以及專利文獻2。
此外，專利文獻1以及專利文獻2中記載了以包圍具被蝕刻層之被處理體邊緣的方式配置聚焦環之事。使用聚焦環之目的一般而言係提高蝕刻之面內均一性。
此外，專利文獻1記載了金屬製遮罩形成於被蝕刻層之上，藉由蝕刻將該遮罩之圖案轉印至被蝕刻層。
先前技術文獻
專利文獻1日本特開2013-98193號公報
專利文獻2日本特開2006-269879號公報
上述蝕刻在接近聚焦環之區域、亦即被處理體之邊緣區域的遮罩之蝕刻速率有時相對於比該邊緣區域位於被處理體中心側的區域(亦即中央區域)之遮罩的蝕刻速率會變高。亦即，邊緣區域之選擇比有時比中央區域之選擇比來得低。
從而，上面具有含金屬之遮罩、含矽之被蝕刻層之蝕刻係要求提高選擇比之面內均一性。
一態樣係提供一種蝕刻被蝕刻層之方法。被蝕刻層含矽，於被蝕刻層上設置含金屬之遮罩。此方法包括：(i)為了於遮罩以及被蝕刻層上形成含氟碳之沉積物，在收容有被處理體(具有該遮罩以及該被蝕刻層)之電漿處理裝置的處理容器內，生成含氟碳氣體之第1處理氣體之電漿之製程(以下稱為「沉積製程」)；(ii)為了藉由沉積物所含氟碳自由基來蝕刻被蝕刻層，於處理容器內生成含惰性氣體之第2處理氣體之電漿之製程(以下稱為「蝕刻製程」)。此方法係實行包含沉積製程與蝕刻製程之複數次的序列。
上述一態樣之方法的沉積製程，係於被蝕刻層以及遮罩之表面(亦即被處理體之表面)上形成沉積物。沉積物在蝕刻製程中具有保護遮罩之機能。此外，沉積物於蝕刻製程中成為被蝕刻層之蝕刻所需氟碳自由基的來源。從而，依據此方法，可一面保護遮罩、一面蝕刻被蝕刻層。此外，此方法中，沉積物於沉積製程中不僅形成於被處理體上也形成於被處理體之邊緣周圍的物體上(例如聚焦環上)。如此般形成了沉積物之後，被處理體之表面及其周圍之物體之表面被沉積物所構成。藉此，被處理體之表面大致全區域的氟消耗量會成為大致均一。此外，遮罩如上述般被沉積物所保護。從而，遮罩之侵食在被處理體之面內被大致均一抑制。是以，依據此方法，於被蝕刻層之蝕刻上可提高選擇比之面內均一性。
一實施形態中，第2處理氣體係包含稀有氣體或是氮氣體做為惰性氣體。
一實施形態中，第2處理氣體含有稀有氣體做為惰性氣體，且含有氮氣體。此實施形態係生成氮活性種。從而，當被蝕刻層為低介電係數膜此等含氫膜的情況，可藉由氮活性種來促進氫自被蝕刻層脫離，可更高效率地蝕刻被蝕刻層。
一實施形態中，第2處理氣體進而包括含氧氣體。此實施形態中，藉由含氧氣體電漿的生成來產生氧活性種。氧活性種有助於去除多餘的沉積物。從而，防止遮罩開口之過度縮小。此外，當被處理體具有遮罩所提供寬廣開口之區域(以下稱為「寬廣區」)與遮罩所提供狹窄開口之區域(以下稱為 「狹窄區」)之情況，寬廣區相較於狹窄區會在被蝕刻層上形成更多的沉積物。另一方面，寬廣區相較於狹窄區因氧活性種所減少之沉積物量會變多。從而，可一面降低狹窄區之被蝕刻層上之沉積物量與寬廣區之被蝕刻層上之沉積物量的差異，一邊進行蝕刻。是以，狹窄區之被蝕刻層之蝕刻速率與寬廣區之被蝕刻層之蝕刻速率的差異被降低。
一實施形態，複數次序列之至少一部分進而包含於處理容器內生成含氧氣體以及含惰性氣體之處理氣體電漿之製程(以下稱為「沖洗(flush)製程」)。即使是此實施形態，也可藉由氧活性種來防止遮罩開口的過度縮小。此外，降低狹窄區之被蝕刻層之蝕刻速率與寬廣區之被蝕刻層之蝕刻速率的差異。再者，此實施形態中，由於沖洗製程與蝕刻製程相分離，可提高沉積物量之調整控制性。
一實施形態中，遮罩為氮化鈦製。此外，一實施形態中，於實行複數次序列之期間，以包圍具有遮罩以及被蝕刻層之被處理體邊緣的方式配置聚焦環。此聚焦環係由和構成被蝕刻層之材料為不同的材料所構成。
一實施形態中，電漿處理裝置為電容耦合型電漿處理裝置，具備：上部電極，係具有包含區劃處理容器內之空間的面的矽製區域；以及，直流電源，係對上部電極施加負極性直流電壓。於此實施形態中，至少於沉積製程對上部電極施加負極性直流電壓。若對上部電極施加負極性直流電壓，則處理容器內之正離子會衝撞於上部電極，從上部電極之表面釋放矽。所釋放的矽會和處理容器內之氟活性種相結合。其結果，處理容器內之氟活性種的量會減少。從而，依據此實施形態，可進而降低遮罩之侵蝕。此外，於蝕刻製程以及/或是沖洗製程中，也可對上部電極施加負極性直流電壓。
如以上說明，在上面具有含金屬之遮罩、含矽之被蝕刻層之蝕刻中，可提高選擇比之面內均一性。
10‧‧‧電漿處理裝置
12‧‧‧處理容器
PD‧‧‧載置台
LE‧‧‧下部電極
ESC‧‧‧靜電夾頭
FR‧‧‧聚焦環
30‧‧‧上部電極
34‧‧‧頂板
40‧‧‧氣體源群
50‧‧‧排氣裝置
62‧‧‧第1高頻電源
64‧‧‧第2高頻電源
W‧‧‧晶圓
EL‧‧‧被蝕刻層
MK‧‧‧遮罩
DP‧‧‧沉積物
圖1係顯示一實施形態之蝕刻方法之流程圖。
圖2係例示被處理體之截面圖。
圖3係示意顯示電漿處理裝置一例之圖。
圖4係顯示圖1所示方法之實施中途階段的被處理體之截面圖。
圖5係顯示圖1所示方法之實施中途階段的被處理體之截面圖。
圖6係顯示圖1所示方法之實施中途階段的被處理體之一部分之放大截面圖。
圖7係顯示圖1所示方法之實施中途階段的被處理體之一部分之放大截面圖。
圖8係顯示圖1所示方法之實施後之被處理體之一部分的放大截面圖。
圖9係顯示圖1所示方法之實施中途階段的被處理體之一部分的放大截面圖。
圖10係顯示個別實施形態之蝕刻方法的流程圖。
圖11係顯示圖10所示方法之實施中途階段的被處理體之一部分之放大截面圖。
圖12係用以說明實驗例1~7以及比較實驗例1~7之圖。
圖13係顯示實驗例1~7以及比較實驗例1~7之結果之圖。
圖14係說明實驗例8以及比較實驗例8之圖。
圖15係顯示實驗例8以及比較實驗例8之結果之表。
圖16係顯示實驗例9以及比較實驗例9之結果之圖。
以下，參見圖式針對各種實施形態來詳細說明。此外，各圖式中針對相同或是對應的部分係賦予相同符號。
圖1係顯示一實施形態之蝕刻方法之流程圖。圖1所示方法MT係將被處理體之被蝕刻層加以蝕刻者。圖2係例示被處理體之截面圖。圖2所示被處理體(以下稱為「晶圓W」)具有基板SB、被蝕刻層EL、以及遮罩MK。
被蝕刻層EL係含有矽之層。被蝕刻層EL可為例如矽氧化膜或是低介電係數膜(亦即Low-K膜)。當被蝕刻層EL為低介電係數膜之情況，做為該低介電係數膜可使用例如SiOC膜、SiOCH膜、SiO2膜、SiOF膜、含Si-H之SiO2膜、HydrogenSilses-Quioxane(HSQ)膜、多孔質二氧化矽膜、含甲基之SiO2膜、MethylSilses-Quioxane(MSQ)膜、多孔質MSQ膜等。此外，被蝕刻層 EL可為上面所例示之膜種的單層膜，或是具備積層構造(具有上面所例示二以上膜種的複數膜)。
遮罩MK設置於被蝕刻層EL上。遮罩MK含有金屬。遮罩MK係例如由氮化鈦(TiN)或是鎢所形成。遮罩MK具有圖案而提供複數開口。開口可為槽渠或是孔洞。此外，如後述般，遮罩MK可具有：提供寬度寬廣之開口的區域(亦即寬廣區)與提供寬度狹窄之開口的區域(亦即狹窄區)。此外，以下之說明中，包含晶圓W邊緣之區域係參見為區域R2，相對於該區域R2位於晶圓W中心側之區域(亦即中央區域)參見為區域R1。
方法MT，為了將圖2所示晶圓W般的被處理體之被蝕刻層EL加以蝕刻，係使用電漿處理裝置來實行複數次的序列SQ。圖3係示意顯示電漿處理裝置一例之圖。圖3所示電漿處理裝置10為電容耦合型電漿蝕刻裝置，具備大致圓筒形狀之處理容器12。處理容器12例如由鋁所形成，於該處理容器12之內壁面被施以陽極氧化處理。此處理容器12被安全接地。
處理容器12之底部上設有大致圓筒形狀之支撐部14。支撐部14例如由絕緣材料所形成。支撐部14在處理容器12內係從該處理容器12之底部往鉛直方向延伸著。此外，處理容器12內設有載置台PD。載置台PD被支撐部14所支撐著。
載置台PD係於上面保持晶圓W。載置台PD具有下部電極LE以及靜電夾頭ESC。下部電極LE包含第1板18a以及第2板18b。第1板18a以及第2板18b係例如由鋁等金屬所形成，具有大致圓盤形狀。第2板18b設置於第1板18a上，電性連接於第1板18a。
於第2板18b上設有靜電夾頭ESC。靜電夾頭ESC係具有將導電膜之電極配置於一對絕緣層或是絕緣片間之構造。靜電夾頭ESC之電極經由開關23而電性連接著直流電源22。此靜電夾頭ESC係藉由來自直流電源22之直流電壓所產生的庫倫力等靜電力來吸附晶圓W。藉此，靜電夾頭ESC可保持晶圓W。
於第2板18b之周緣部上以包圍晶圓W之邊緣以及靜電夾頭ESC的方式配置有聚焦環FR。聚焦環FR具有大致環狀板形狀。此聚焦環FR係由有別於遮罩MK之材料所形成。例如，聚焦環FR係由矽所形成。
於第2板18b之內部設有冷媒流路24。冷媒流路24係構成溫調機構。冷媒流路24係從設置於處理容器12外部的冷凝器單元經由配管26a而被供給冷媒。供給於冷媒流路24之冷媒係經由配管26b回到冷凝器單元。如此般，冷媒在冷媒流路24與冷凝器單元之間循環。藉由控制此冷媒之溫度，來控制被靜電夾頭ESC所支撐之晶圓W的溫度。
此外，電漿處理裝置10設有氣體供給管線28。氣體供給管線28係將來自傳熱氣體供給機構的傳熱氣體(例如He氣體)供給於靜電夾頭ESC上面與晶圓W內面之間。
此外，電漿處理裝置10具備上部電極30。上部電極30在載置台PD上方係和該載置台PD對向配置著。從而，下部電極LE與上部電極30係相互大致平行設置。於上部電極30與載置台PD之間提供了用以對晶圓W進行電漿處理之處理空間S。
上部電極30經由絕緣性遮蔽構件32而被支撐於處理容器12之上部。一實施形態，上部電極30能以載置台PD之上面(亦即晶圓載置面)在鉛直方向上的距離為可變的方式所構成。上部電極30可包含頂板34以及支撐體36。頂板34面向處理空間S，於該頂板34設有複數氣體噴出孔34a。此頂板34在一實施形態中係由矽所形成。亦即，一實施形態中，上部電極30具有矽製區域(包含區劃處理容器12內之處理空間S的面)。
支撐體36係裝卸自如地支撐頂板34者，例如可由鋁等導電性材料所構成。此支撐體36可具有水冷構造。於支撐體36之內部設有氣體擴散室36a。從此氣體擴散室36a有連通於氣體噴出孔34a之複數氣體通流孔36b往下方延伸。此外，支撐體36形成有對氣體擴散室36a導入處理氣體之氣體導入口36c，此氣體導入口36c連接著氣體供給管38。
氣體供給管38經由閥群42以及流量控制器群44連接著氣體源群40。氣體源群40包含複數氣體源。一例中，氣體源群40包含氟碳氣體源、惰性氣體源、以及含氧氣體源。氣體源群40可具有一以上之氟碳氣體源做為氟碳氣體源。氟碳氣體可例示C4F8氣體、C4F6氣體等任意的氟碳氣體。惰性氣體源在一實施形態為稀有氣體源。稀有氣體可使用He氣體、Ne氣體、Ar氣體、Kr氣體、Xe氣體等任意的稀有氣體。含氧氣體源於一例可為氧氣體(O2氣體) 源。此外，含氧氣體可為含有氧之任意的氣體，例如可為CO氣體或是CO2氣體等氧化碳氣體。此外，氣體源群40做為惰性氣體或是基於與低介電係數膜中之氫起反應之目的，可進而含有氮氣體(N2氣體)源。
閥群42包含複數閥，流量控制器群44包含質流控制器等複數流量控制器。氣體源群40之複數氣體源分別經由閥群42之對應閥以及流量控制器群44之對應流量控制器而連接於氣體供給管38。
此外，電漿處理裝置10沿著處理容器12之內壁以裝卸自如方式設有沉積屏蔽件46。沉積屏蔽件46也設置於支撐部14之外周。沉積屏蔽件46係防止蝕刻副生物(沉積物)附著於處理容器12，可於鋁材被覆Y2O3等陶瓷而構成。
於處理容器12之底部側、且於支撐部14與處理容器12之側壁之間設有排氣板48。排氣板48形成有將該排氣板48朝板厚方向貫通之複數貫通孔。排氣板48可藉由例如對鋁材被覆Y2O3等陶瓷來構成。於此排氣板48之下方、且於處理容器12設有排氣口12e。排氣口12e經由排氣管52連接著排氣裝置50。排氣裝置50具有壓力調整閥以及渦輪分子泵等真空泵，可將處理容器12內之空間減壓至所希望之真空度。此外，於處理容器12之側壁設有晶圓W之搬出入口12g，此搬入出口12g可藉由閘閥54進行開閉。
此外，電漿處理裝置10更具備有第1高頻電源62以及第2高頻電源64。第1高頻電源62為產生電漿生成用高頻之電源，可產生例如27~100MHz之頻率高頻。第1高頻電源62經由匹配器66連接於下部電極LE。匹配器66具有用以使得第1高頻電源62之輸出阻抗與負荷側(下部電極LE側)之輸入阻抗取得匹配之電路。此外，第1高頻電源62也可經由匹配器66連接於上部電極30。
第2高頻電源64為產生用以將離子拉引至晶圓W之高頻偏壓的電源，例如產生400kHz~13.56MHz之範圍內頻率的高頻偏壓。第2高頻電源64經由匹配器68連接於下部電極LE。匹配器68具有使得第2高頻電源64之輸出阻抗與負荷側(下部電極LE側)之輸入阻抗取得匹配之電路。
此外，電漿處理裝置10更具備有電源70。電源70係連接於上部電極30。電源70係對於上部電極30施加用以將存在於處理空間S內的正離子拉引至頂板34的電壓。一例中，電源70係產生負極性之直流電壓的直流電源。另 一例中，電源70可為產生相對低頻交流電壓之交流電源。從電源70施加至上部電極之電壓可為-150V以下之電壓。亦即，藉由電源70施加至上部電極30之電壓可為絕對值150V以上之負極性電壓。若如此之電壓從電源70施加至上部電極30，則存在於處理空間S之正離子會衝撞於頂板34。藉此，從頂板34釋放二次電子以及/或是矽。所釋放的矽會和處理空間S內存在之氟活性種相結合，而降低氟活性種的量。
此外，一實施形態中，電漿處理裝置10可進而具備控制部Cnt。此控制部Cnt為具備處理器、記憶部、輸入裝置、顯示裝置等之電腦，控制電漿處理裝置10之各部。此控制部Cnt可使用輸入裝置而由操作者進行用以管理電漿處理裝置10的指令輸入操作等，此外，可藉由顯示裝置將電漿處理裝置10之運轉狀況加以視覺化顯示。再者，於控制部Cnt之記憶部儲存有用以藉由處理器來控制電漿處理裝置10所實行之各種處理的控制程式、用以因應於處理條件而於電漿處理裝置10之各部實行處理之程式(亦即處理配方)。
再次參見圖1針對方法MT來說明。以下之說明中係連同圖1來參見圖4~圖8。圖4以及圖5係顯示圖1所示方法之實施中途階段的被處理體之截面圖。圖6~圖7係顯示圖1所示方法之實施中途階段的被處理體之一部分之放大截面圖。圖8係顯示圖1所示方法之實施後之被處理體之一部分的放大截面圖。以下，舉出將圖2所示晶圓W使用電漿處理裝置10來處理之情況為例，針對方法MT來說明。
方法MT係於複數次的序列SQ實行之前，使得被收容於電漿處理裝置10之處理容器12內的晶圓W載置於靜電夾頭ESC上，藉由該靜電夾頭ESC來保持。此狀態下，如圖4所示般，晶圓W的邊緣係被聚焦環FR所包圍。聚焦環FR於方法MT之實行期間中係配置於晶圓W周圍。
此外，方法MT係實行複數次的序列SQ。複數次的序列SQ分別包含製程ST1以及製程ST2。製程ST1係於收容晶圓W之處理容器12內生成處理氣體(第1處理氣體)之電漿。因此，製程ST1係從氣體源群40之複數氣體源當中所選擇之氣體源對處理容器12內供給處理氣體。此處理氣體包含氟碳氣體。此外，此處理氣體可進而包含稀有氣體例如Ar氣體。此外，製程ST1中，排氣裝置50產生作動，處理容器12內之壓力設定為既定壓力。再者，製程ST1 中，來自第1高頻電源62之高頻係供給於下部電極LE。此外，來自第2高頻電源64之高頻偏壓可供給至下部電極LE。此外，一實施形態之製程ST1中，來自電源70之負極性之直流電壓也可施加於上部電極30。
此製程ST1中，生成含氟碳氣體之處理氣體之電漿，所解離的氟碳會沉積於晶圓W表面上，如圖5以及圖6所示般形成沉積物DP。此外，沉積物DP也形成於晶圓W周圍之物體(一例中為聚焦環FR上)。
製程ST1中能以相較於以氟碳氣體之解離所生成之活性種來蝕刻被蝕刻層EL，解離後之沉積物沉積於晶圓W上成為優先的方式來選擇條件。例如，氟碳氣體係使用分子中碳原子數多於氟原子數之氟碳氣體(例如C4F8氣體、C4F6氣體)。此外，在第1高頻電源62之高頻電力方面可設定相對低的電力。再者，在第2高頻電源64之高頻偏壓電力方面可設定相對低的電力。
以下，例示製程ST1之各種條件。
‧處理容器內壓力：10mTorr(1.33Pa)~150mTorr(20.00Pa)
‧處理氣體
C4F8氣體：5sccm~50sccm
Ar氣體：500sccm~1500sccm
‧電漿生成用之高頻電力：100W~500W
‧高頻偏壓電力：0W~300W
‧電源70之負極性直流電壓：-1000V~0V
接著於製程ST2係蝕刻被蝕刻層EL。此製程ST2中，為了促進沉積物DP中之氟碳與被蝕刻層EL之構成材料的反應，於處理容器12內生成處理氣體(第2處理氣體)之電漿。因此，製程ST2中，從氣體源群40之複數氣體源當中所選擇之氣體源對處理容器12內供給處理氣體。此處理氣體含惰性氣體。一實施形態中，惰性氣體為Ar氣體等稀有氣體。惰性氣體也可為氮氣體。於其他實施形態，處理氣體可含有稀有氣體做為惰性氣體，進而可含有氮氣體。於進一步之實施形態中，處理氣體係含有稀有氣體以及含氧氣體，進而可含有氮氣體。此外，製程ST2中，排氣裝置50產生作動，處理容器12內之壓力被設定為既定壓力。再者，製程ST2中，來自第1高頻電源62之高頻被供給於下部電極LE。此外，製程ST2中，來自第2高頻電源64之高頻偏 壓被供給於下部電極LE。一實施形態之製程ST2中，來自電源70之負極性直流電壓也可施加於上部電極30。
以下，例示製程ST2中各種條件。
‧處理容器內壓力：10mTorr(1.33Pa)~150mTorr(20.00Pa)
‧處理氣體
Ar氣體：500sccm~1500sccm
N2氣體：0sccm~400sccm
O2氣體：0sccm~50sccm
‧電漿生成用之高頻電力：100W~500W
‧高頻偏壓電力：0W~300W
‧電源70之負極性直流電壓：-1000V~0V
製程ST2中係生成惰性氣體之電漿，離子被拉引至晶圓W。藉此，沉積物DP中所含氟碳自由基與被蝕刻層EL之構成材料相反應，反應生成物受到排氣。此製程ST2之實行的結果，如圖7所示般，被蝕刻層EL受到蝕刻。
方法MT中，於後續之製程STJ中係判定是否滿足停止條件。停止條件之判定係當滿足序列SQ實行既定次數之情況。製程STJ中，當判定為不滿足停止條件之情況，係從製程ST1實行序列SQ。如此般，藉由序列SQ之反覆實行，可慢慢蝕刻被蝕刻層EL。另一方面，製程STJ中當判定滿足停止條件之情況，乃結束方法MT。方法MT之結束時，如圖8所示般，於被蝕刻層EL形成到達基板SB表面之開口。
此方法MT之製程ST1中，於被蝕刻層EL以及遮罩MK之表面(亦即晶圓W之表面)上形成沉積物DP。沉積物DP於製程ST2中具有保護遮罩MK之機能。此外，沉積物DP於製程ST2中成為被蝕刻層EL之蝕刻所需氟碳自由基的來源。從而，依據方法MT，可一邊保護遮罩MK、一邊將被蝕刻層EL加以蝕刻。此外，於製程ST1所形成之沉積物DP如圖5所示般不僅形成於晶圓W上且形成於晶圓W邊緣的周圍物體上(亦即聚焦環FR上)。如此般沉積物DP形成於晶圓W上之後，晶圓W之表面及其周圍之聚焦環FR的表面係由沉積物所構成。藉此，於晶圓W表面之大致全區域，氟消耗量成為大致均一。此外，遮罩MK如上述般被沉積物DP所保護。從而，遮罩MK之侵蝕在晶圓 W面內受到大致均一抑制。亦即，區域R1中之遮罩MK的侵蝕與區域R2中遮罩MK的侵蝕被大致均一抑制。是以，依據方法MT，於被蝕刻層EL之蝕刻上可提高選擇比之面內均一性。
此外，如上述般，一實施形態之製程ST1中，來自電源70之負極性直流電壓係施加於上部電極30。藉此，製程ST1中所產生的氟活性種之量被降低，遮罩MK之侵蝕進而受到抑制。此外，如上述般，即使於製程ST2中，來自電源70之負極性直流電壓也可施加於上部電極30。
此外，如上述般，一實施形態之製程ST2所利用之處理氣體包含氮氣體。此實施形態中，當被蝕刻層EL為上面所例示之低介電係數膜此種含氫膜的情況，藉由氮活性種促進氫自被蝕刻層EL脫離。是以，被蝕刻層EL受到更高效率的蝕刻。
此外，如上述般，一實施形態之製程ST2所利用之處理氣體包含含氧氣體。此實施形態中，藉由含氧氣體電漿的生成來產生氧活性種。氧活性種有助於去除過度的沉積物DP。從而，可防止遮罩開口之過度縮小。
此處，參見圖9。圖9係顯示圖1所示方法之實施中途階段的被處理體之一部分之放大截面圖。圖9(a)係顯示藉由製程ST1之實行而於狹窄區所形成之沉積物DP之狀態，圖9(b)係顯示藉由製程ST1之實行而於寬廣區所形成之沉積物DP之狀態。如圖9所示般，藉由製程ST1之實行，寬廣區相較於狹窄區會於被蝕刻層EL上形成較多的沉積物DP。另一方面，寬廣區相較於狹窄區於製程ST2之實行時藉由氧活性種所減少之沉積物DP的量會變多。從而，可一邊降低狹窄區之被蝕刻層EL上的沉積物量與寬廣區之被蝕刻層EL上的沉積物量之差異、一邊進行蝕刻。是以，可降低狹窄區之被蝕刻層EL之蝕刻速率與寬廣區之被蝕刻層EL之蝕刻速率之差異。
以下，針對其他實施形態之蝕刻方法來說明。圖10係顯示其他實施形態之蝕刻方法的流程圖。圖10所示方法MT2包含複數次的序列SQ2。複數次的序列SQ2分別於製程ST1與製程ST2之間包含製程ST3這點是和序列SQ不同。此外，方法MT2之序列SQ2之製程ST2所利用之處理氣體也可不包含含氧氣體。
序列SQ2之製程ST3中，含有惰性氣體以及含氧氣體之處理氣體之電漿 係於處理容器12內生成。因此，製程ST3中，從氣體源群40之複數氣體源當中所選擇之氣體源對處理容器12內供給處理氣體。此處理氣體在含氧氣體方面例如含有氧氣體(O2氣體)。此外，此處理氣體在惰性氣體方面含有氮氣體以及/或是稀有氣體。此外，製程ST3中，排氣裝置50產生作動，處理容器12內之壓力設定為既定壓力。再者，製程ST3中，來自第1高頻電源62之高頻係供給於下部電極LE。此外，製程ST3中，來自第2高頻電源64之高頻偏壓可供給於下部電極LE。一實施形態之製程ST3中，來自電源70之負極性直流電壓可施加於上部電極30。
以下，例示製程ST3中各種條件。
‧‧處理容器內壓力：10mTorr(1.33Pa)~150mTorr(20.00Pa)
‧處理氣體
Ar氣體：500sccm~1500sccm
N2氣體：0sccm~400sccm
O2氣體：5sccm~50sccm
‧電漿生成用之高頻電力：100W~500W
‧高頻偏壓電力：0W~300W
‧電源70之負極性直流電壓：-1000V~0V
此處，參見圖11。圖11係顯示圖10所示方法之實施中途階段的被處理體一部分之放大截面圖。具體而言，圖11(a)係顯示製程ST3之實行後之狹窄區的沉積物DP狀態，圖11(b)係顯示製程ST3之實行後之寬廣區之沉積物DP狀態。關於方法MT如參見圖9所說明般，即便於方法MT2中，藉由製程ST1之實行，寬廣區相較於狹窄區在被蝕刻層EL上形成較多的沉積物DP。為了降低如此之區域不同所致沉積物量的差異，於製程ST3係生成含氧氣體之電漿。此製程ST3，藉由氧活性種所減少之沉積物DP的量在寬廣區係比狹窄區來得多。其結果，如圖11所示般，可降低狹窄區之被蝕刻層EL上的沉積物DP之量與寬廣區之被蝕刻層EL上的沉積物DP之量的差異。從而，可降低狹窄區之被蝕刻層EL的蝕刻速率與寬廣區之被蝕刻層EL的蝕刻速率之差異。此外，於方法MT之一實施形態中，雖製程ST2所使用之處理氣體中含有含氧氣體，但於方法MT2中，含氧氣體之電漿的生成係在有別於製程ST2 之其他製程ST3中進行。亦即，方法MT2中係使得製程ST2與生成含氧氣體電漿之製程ST3分離。從而，方法MT2中可提高沉積物DP之量的調整控制性。
以上，雖針對各種實施形態做了說明，但不限定於上述實施形態，可構成各種變形態樣。例如，方法MT以及方法MT2之實施所使用之電漿處理裝置不限定於電漿處理裝置10。在方法MT以及方法MT2之實施上，可使用感應耦合型電漿處理裝置、藉由微波等表面波來生成電漿之電漿處理裝置等任意的電漿處理裝置。
此外，方法MT2之序列SQ2中，雖於製程ST1與製程ST2之間實行製程ST3，但製程ST3也可於製程ST2之後實行。
以下，針對方法MT以及方法MT2之評價所進行之實驗例來說明，但本發明不限定於此等實驗例。
(實驗例1~7)
實驗例1~7中，如圖12(a)所示般，準備於基板SB上具有被蝕刻層EL、於該被蝕刻層EL上具有遮罩MK之直徑300mm的晶圓。被蝕刻層EL具有厚度530nm之黑鑽(註冊商標)所構成之第1膜EL1、以及厚度50nm之TEOS膜的第2膜EL2。此外，遮罩MK為TiN製，具有35nm之厚度，具有線-空間(line and space)圖案。實驗例1~7所準備之晶圓的遮罩MK之開口(空間)的寬度MCD分別為40nm、44nm、50nm、75nm、126nm、275nm、468nm。
實驗例1~7係使用電漿處理裝置10來實行包含以下所示條件之序列SQ的方法MT，對被蝕刻層EL進行蝕刻。此外，序列SQ之實行次數為40次。
<製程ST1>
‧處理容器12內之空間的壓力：85mT(11.33Pa)
‧處理氣體
C4F8氣體：30sccm
Ar氣體：1000sccm
‧第1高頻電源62之高頻：40MHz、300W
‧第2高頻電源64之高頻偏壓：13MHz、100W
‧電源70之負極性直流電壓：-300V
‧處理時間：4秒
<製程ST2>
‧處理容器12內之空間的壓力：85mT(11.33Pa)
‧處理氣體
Ar氣體：1000sccm
N2氣體：20sccm
O2氣體：12sccm
‧第1高頻電源62之高頻：40MHz、300W
‧第2高頻電源64之高頻偏壓：13MHz、100W
‧電源70之負極性直流電壓：-300V
‧處理時間：2秒
此外，於比較實驗例1~7中，準備和實驗例1~7之晶圓分別相同的晶圓。此外，比較實驗例1~7係藉由以下所示條件來使用電漿處理裝置10進行被蝕刻層EL之蝕刻。
<比較實驗例1~7之條件>
‧處理容器12內之空間的壓力：85mT(11.33Pa)
‧處理氣體
C4F8氣體：30sccm
Ar氣體：1000sccm
N2氣體：20sccm
O2氣體：12sccm
‧第1高頻電源62之高頻：40MHz、300W
‧第2高頻電源64之高頻偏壓：13MHz、100W
‧電源70之負極性直流電壓：-300V
‧處理時間：180秒
此外，取得實驗例1~7以及比較實驗例1~7之上述處理後的晶圓之SEM圖像，從SEM圖像求出在被蝕刻層EL所形成之開口的深度Depth(參見圖12(b))。於圖13顯示結果。圖13之圖中，橫軸表示遮罩MK之開口的寬度MCD，縱軸表示加載效果(%)。針對實驗例1~7之加載效果(%)係以實驗例7之深度 Depth為100%由實驗例1~7所求出深度Depth個別正規化之值(%)，此外，針對比較實驗例1~7之加載效果(%)係以比較實驗例7之深度Depth為100%由比較實驗例1~7所求出深度Depth個別正規化之值(%)。如圖13所示般，確認了比較實驗例1~7若遮罩MK之開口的寬度MCD不同，則於被蝕刻層EL所形成之開口的深度Depth也大為不同。另一方面，實驗例1~7中，確認了即便遮罩MK之開口的寬度MCD存在著差異，但於被蝕刻層EL所形成之開口的深度Depth之差異獲得降低。亦即，從實驗例1~7確認了即使是存在著狹窄區以及寬廣區雙方的晶圓，仍可降低雙方區域之蝕刻速率的差異。
(實驗例8)
實驗例8中，如圖14(a)所示般，準備於基板SB上具有被蝕刻層EL、於該被蝕刻層EL上具有遮罩MK之直徑300mm的晶圓。被蝕刻層EL具有由厚度530nm之黑鑽(註冊商標)所構成之第1膜EL1、以及厚度50nm之TEOS膜的第2膜EL2。此外，遮罩MK為TiN製，具有35nm之厚度，具有線-空間圖案。實驗例8所準備之晶圓的遮罩MK之開口(空間)的寬度MCD為40nm。此外，實驗例8中，使用電漿處理裝置10實行和實驗例1~7之條件為同條件的方法MT，對被蝕刻層EL進行蝕刻。
此外，比較實驗例8中，準備和實驗例8為同樣的晶圓，以和比較實驗例1~7同樣的條件，使用電漿處理裝置10來對被蝕刻層EL進行蝕刻。
此外，取得實驗例8以及比較實驗例8之上述處理後的晶圓之SEM圖像，求出在被蝕刻層EL所形成之開口的深度Depth、遮罩MK之厚度MH、以及被蝕刻層EL之開口上端的寬度TCD(參見圖14(b))。圖15之表顯示其結果。圖15之表中顯示了晶圓之直徑上的中心、距離晶圓邊緣10mm、距離晶圓邊緣5mm之個別位置的深度Depth、厚度MH、寬度TCD。如圖15之表所示般，實驗例8相較於比較實驗例8在邊緣之遮罩MK的厚度MH上較大。亦即，確認了實驗例8可抑制邊緣之遮罩MK的侵蝕。此外，確認了實驗例8中不受到晶圓內區域的影響，於被蝕刻層EL所形成之開口上端的寬度TCD成為大致均一，此外，於被蝕刻層EL所形成之開口的深度Depth差異也變小。
(實驗例9)
實驗例9中，準備具有TiN製第1膜之直徑300mm的晶圓、以及具有黑鑽 (註冊商標)製第2膜之直徑300mm的晶圓，將雙方的晶圓膜(亦即第1膜以及第2膜)以和實驗例1~7相同條件，使用電漿處理裝置10來蝕刻。此外，比較實驗例9中係準備具有TiN製第1膜之直徑300mm的晶圓、以及具有黑鑽(註冊商標)製第2膜之直徑300mm的晶圓，將雙方的晶圓膜(亦即第1膜以及第2膜)以和比較實驗例1~7同樣的條件，使用電漿處理裝置10來蝕刻。
此外，實驗例9以及比較實驗例9分別將蝕刻前後第2膜之厚度差除以蝕刻前後第1膜之厚度差所得之值當作選擇比。此外，關於選擇比係於相互正交之晶圓的二個直徑(亦即Xaxis以及Yaxis)上的複數部位來求得。其結果顯示於圖16。圖16(a)顯示比較實驗例9之選擇比之圖，圖16(b)顯示實驗例9之選擇比之圖。圖16所示圖中，橫軸表示晶圓直徑上各部位相對於晶圓中心之距離，縱軸表示選擇比。如圖16所示般，確認了實驗例9相較於比較實驗例9，可大幅降低晶圓邊緣之選擇比與晶圓中心側區域之選擇比的差異。
MT‧‧‧方法
ST1‧‧‧第1處理氣體之電漿的生成
ST2‧‧‧第2處理氣體之電漿的生成
STJ‧‧‧是否滿足停止條件？
SQ‧‧‧序列

Claims (13)

  1. 一種蝕刻被蝕刻層之方法，該方法包含下述製程：將具有設置有含金屬遮罩的含矽層之被處理體配置在包含有圍繞被處理體般所構成的聚焦環之處理容器內的製程；為了於該含金屬遮罩、該含矽層以及該聚焦環上形成含氟碳之沉積物，而在該處理容器內生成含氟碳氣體之第1處理氣體之第1電漿的製程；為了藉由該含矽層與含氟碳之該沉積物所含氟碳自由基的反應來蝕刻該含矽層，而於該處理容器內生成含惰性氣體之第2處理氣體之第2電漿的製程；以及以既定次數來交互地重複生成第1電漿的該製程與生成第2電漿的該製程之製程。
  2. 如申請專利範圍第1項之方法，其中該第2處理氣體包含稀有氣體或是氮氣體做為該惰性氣體。
  3. 如申請專利範圍第1項之方法，其中該第2處理氣體係含有稀有氣體做為該惰性氣體，且含有氮氣體。
  4. 如申請專利範圍第2或3項之方法，其中該第2處理氣體係進而含有含氧氣體。
  5. 如申請專利範圍第2或3項之方法，其中交互地重複之該製程之至少一部分係進而包括：於處理容器內生成包含含氧氣體以及惰性氣體之處理氣體之電漿之製程。
  6. 如申請專利範圍第1至3項中任一項之方法，其中該遮罩為氮化鈦製。
  7. 如申請專利範圍第1至3項中任一項之方法，其中處該聚焦環係由和構成該被蝕刻層之材料為不同的材料所構成。
  8. 如申請專利範圍第1至3項中任一項之方法，其中該電漿處理裝置係電容耦合型電漿處理裝置，具有：上部電極，係具有包含區劃該處理容器內之空間的面的矽製區域；以及，直流電源，係對該上部電極施加負極性直流電壓；至少，於生成第1電漿的該製程中，對該上部電極施加該負極性直流電 壓。
  9. 如申請專利範圍第1至3項中任一項之方法，其中該聚焦環係包含矽聚焦環；在該聚焦環上，位在圍繞該被處理體外周的部位處之含氟碳之該沉積物在該第2電漿的生成開始時即已存在於該聚焦環的上面。
  10. 如申請專利範圍第1至3項中任一項之方法，其中該第2處理氣體另包含氧。
  11. 如申請專利範圍第1至3項中任一項之方法，其中該第2處理氣體係包含氬、氮及氧。
  12. 如申請專利範圍第1至3項中任一項之方法，其中在生成該第2電漿之前或之後係進而包括：生成含有氧之第3處理氣體的第3電漿之製程。
  13. 如申請專利範圍第1至3項中任一項之方法，其進而包括：是否已以該既定次數來實行交互地重複之該製程的製程，以及被判定為已實行該既定次數後，會中止交互地重複之該製程的製程。
TW105119381A 2015-06-23 2016-06-21 蝕刻方法 TWI697046B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015125773A JP6529357B2 (ja) 2015-06-23 2015-06-23 エッチング方法
JP2015-125773 2015-06-23

Publications (2)

Publication Number Publication Date
TW201717276A TW201717276A (zh) 2017-05-16
TWI697046B true TWI697046B (zh) 2020-06-21

Family

ID=57602823

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105119381A TWI697046B (zh) 2015-06-23 2016-06-21 蝕刻方法

Country Status (4)

Country Link
US (3) US9899232B2 (zh)
JP (1) JP6529357B2 (zh)
KR (1) KR102482619B1 (zh)
TW (1) TWI697046B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7022651B2 (ja) * 2018-05-28 2022-02-18 東京エレクトロン株式会社 膜をエッチングする方法及びプラズマ処理装置
JP7198609B2 (ja) * 2018-08-21 2023-01-04 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
JP6921799B2 (ja) 2018-11-30 2021-08-18 東京エレクトロン株式会社 基板処理方法および基板処理システム
JP7174634B2 (ja) * 2019-01-18 2022-11-17 東京エレクトロン株式会社 膜をエッチングする方法
US10886136B2 (en) 2019-01-31 2021-01-05 Tokyo Electron Limited Method for processing substrates
JP7330046B2 (ja) * 2019-09-30 2023-08-21 東京エレクトロン株式会社 基板処理方法、及び基板処理装置
JP7323409B2 (ja) * 2019-10-01 2023-08-08 東京エレクトロン株式会社 基板処理方法、及び、プラズマ処理装置
JP7398915B2 (ja) 2019-10-01 2023-12-15 東京エレクトロン株式会社 基板処理方法、半導体デバイスの製造方法、及び、プラズマ処理装置
US20210195726A1 (en) * 2019-12-12 2021-06-24 James Andrew Leskosek Linear accelerator using a stacked array of cyclotrons
TW202213517A (zh) * 2020-08-28 2022-04-01 日商東京威力科創股份有限公司 基板處理方法及電漿處理裝置
KR20240000122U (ko) 2022-07-12 2024-01-19 주식회사 피앤피코리아 친환경벽지로 만든 다이어리커버

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090242516A1 (en) * 2008-03-31 2009-10-01 Tokyo Electron Limited Plasma etching method and computer readable storage medium
US20120302067A1 (en) * 2007-12-03 2012-11-29 Micron Technology Inc. Methods of Etching Trenches into Silicon of a Semiconductor Substrate, Methods of Forming Trench Isolation in Silicon of a Semiconductor Substrate, and Methods of Forming a Plurality of Diodes
US20130105947A1 (en) * 2011-10-26 2013-05-02 Zeon Corporation High aspect ratio and reduced undercut trench etch process for a semiconductor substrate
US20140120726A1 (en) * 2012-11-01 2014-05-01 Srinivas D. Nemani Method of patterning a low-k dielectric film

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04100229A (ja) * 1990-08-20 1992-04-02 Fujitsu Ltd 半導体装置の製造方法
JPH11195641A (ja) * 1998-01-05 1999-07-21 Matsushita Electric Ind Co Ltd プラズマ処理方法
US6423175B1 (en) * 1999-10-06 2002-07-23 Taiwan Semiconductor Manufacturing Co., Ltd Apparatus and method for reducing particle contamination in an etcher
US6569774B1 (en) * 2000-08-31 2003-05-27 Micron Technology, Inc. Method to eliminate striations and surface roughness caused by dry etch
JP4176365B2 (ja) * 2002-03-25 2008-11-05 東京エレクトロン株式会社 プラズマエッチング方法
US20040241995A1 (en) * 2003-03-27 2004-12-02 Matsushita Electric Industrial Co., Ltd. Etching apparatus and etching method
US7740737B2 (en) * 2004-06-21 2010-06-22 Tokyo Electron Limited Plasma processing apparatus and method
US20060151116A1 (en) * 2005-01-12 2006-07-13 Taiwan Semiconductor Manufacturing Co., Ltd. Focus rings, apparatus in chamber, contact hole and method of forming contact hole
JP4701776B2 (ja) 2005-03-25 2011-06-15 東京エレクトロン株式会社 エッチング方法及びエッチング装置
US8614151B2 (en) * 2008-01-04 2013-12-24 Micron Technology, Inc. Method of etching a high aspect ratio contact
JP5530088B2 (ja) * 2008-10-20 2014-06-25 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
JP5466468B2 (ja) * 2009-10-05 2014-04-09 旭化成イーマテリアルズ株式会社 ドライエッチング方法
JP5860668B2 (ja) * 2011-10-28 2016-02-16 東京エレクトロン株式会社 半導体装置の製造方法
SG2013083654A (en) * 2012-11-08 2014-06-27 Novellus Systems Inc Methods for depositing films on sensitive substrates
JP2014107387A (ja) * 2012-11-27 2014-06-09 Tokyo Electron Ltd 載置台構造及びフォーカスリングを保持する方法
JP6059048B2 (ja) * 2013-03-11 2017-01-11 東京エレクトロン株式会社 プラズマエッチング方法
JP6140575B2 (ja) * 2013-08-26 2017-05-31 東京エレクトロン株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120302067A1 (en) * 2007-12-03 2012-11-29 Micron Technology Inc. Methods of Etching Trenches into Silicon of a Semiconductor Substrate, Methods of Forming Trench Isolation in Silicon of a Semiconductor Substrate, and Methods of Forming a Plurality of Diodes
US20090242516A1 (en) * 2008-03-31 2009-10-01 Tokyo Electron Limited Plasma etching method and computer readable storage medium
US20130105947A1 (en) * 2011-10-26 2013-05-02 Zeon Corporation High aspect ratio and reduced undercut trench etch process for a semiconductor substrate
US20140120726A1 (en) * 2012-11-01 2014-05-01 Srinivas D. Nemani Method of patterning a low-k dielectric film

Also Published As

Publication number Publication date
US10916442B2 (en) 2021-02-09
KR20170000340A (ko) 2017-01-02
JP6529357B2 (ja) 2019-06-12
US20160379834A1 (en) 2016-12-29
US9899232B2 (en) 2018-02-20
JP2017011127A (ja) 2017-01-12
KR102482619B1 (ko) 2022-12-28
US20210134604A1 (en) 2021-05-06
TW201717276A (zh) 2017-05-16
US20180130670A1 (en) 2018-05-10

Similar Documents

Publication Publication Date Title
TWI697046B (zh) 蝕刻方法
TWI760555B (zh) 蝕刻方法
JP5530088B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
TWI686863B (zh) 蝕刻有機膜之方法
US20220051904A1 (en) Etching method
US11462412B2 (en) Etching method
KR102513051B1 (ko) 에칭 방법
KR101858324B1 (ko) 플라즈마 에칭 방법
TWI694531B (zh) 蝕刻方法
KR101540816B1 (ko) 플라즈마 에칭 방법, 컴퓨터 기억 매체 및 플라즈마 에칭 장치
TW201742143A (zh) 蝕刻方法
JP6504827B2 (ja) エッチング方法
JP6670672B2 (ja) エッチング方法
TW202249078A (zh) 電漿處理裝置及電漿處理方法