JP6059048B2 - プラズマエッチング方法 - Google Patents

プラズマエッチング方法 Download PDF

Info

Publication number
JP6059048B2
JP6059048B2 JP2013047900A JP2013047900A JP6059048B2 JP 6059048 B2 JP6059048 B2 JP 6059048B2 JP 2013047900 A JP2013047900 A JP 2013047900A JP 2013047900 A JP2013047900 A JP 2013047900A JP 6059048 B2 JP6059048 B2 JP 6059048B2
Authority
JP
Japan
Prior art keywords
gas
flow rate
semiconductor region
etching
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013047900A
Other languages
English (en)
Other versions
JP2014175521A (ja
JP2014175521A5 (ja
Inventor
真之 沢田石
真之 沢田石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2013047900A priority Critical patent/JP6059048B2/ja
Priority to KR1020140025525A priority patent/KR102169565B1/ko
Publication of JP2014175521A publication Critical patent/JP2014175521A/ja
Publication of JP2014175521A5 publication Critical patent/JP2014175521A5/ja
Application granted granted Critical
Publication of JP6059048B2 publication Critical patent/JP6059048B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明の実施形態は、プラズマエッチング方法に関するものである。
集積化された半導体素子を有する半導体装置においては、素子間の分離のために、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）構造が用いられている。このＳＴＩ構造の製造においては、素子分離用のトレンチが形成される。
素子分離用のトレンチの形成においては、一般的に、シリコン基板、及び、当該シリコン基板上にハードマスクを有する被処理体を、ハロゲンガスのプラズマに晒すことにより、シリコン基板をエッチングする。しかしながら、ハロゲンガスのプラズマによってシリコン基板をエッチングすると、トレンチを画成する側壁面にボーイングと呼ばれる形状不良が発生する。
ボーイングの発生を抑制するために、従来から、ハロゲンガスとＯ２ガスとを含む処理ガスが用いられている。かかる処理ガスを用いた方法については、下記の特許文献１に記載されている。この方法では、シリコン及び酸素を含有する反応生成物が、側壁面に付着しつつトレンチの形成が行われる。その結果、ボーイングの発生が抑制される。
特開２０１２−１７４８５４号公報
特許文献１に記載された方法では、ボーイングの発生は抑制されるものの、上記の反応生成物がハードマスクの開口部を閉塞させることがある。
したがって、シリコン製の半導体領域にトレンチを形成する方法において、ボーイングの発生を抑制し、且つ、ハードマスクの開口部の閉塞を抑制することが望まれている。
一側面においては、被処理体のシリコン製の半導体領域にトレンチを形成するプラズマエッチング方法が提供される。この半導体領域上には、トレンチを形成するためのパターンを有するハードマスクが設けられている。この方法は、被処理体を収容した処理容器内においてハロゲン含有ガス、Ｏ２ガス、及びＣＯガスを含む処理ガスのプラズマを生成して、半導体領域をエッチングする工程（以下、「工程（ａ）」という）を含む。
一側面に係る方法では、処理ガスにＯ２ガスが含まれていることによって、トレンチ画成する側壁面にボーイングが発生することが抑制される。また、処理ガスに含まれるＣＯガスは、半導体領域のエッチングと反応生成物のエッチングの選択性を低下させる。これにより、ハードマスクに付着する反応生成物の量が低減される。その結果、ハードマスクの開口部の閉塞が抑制される。
一形態では、工程（ａ）において処理容器内に供給されるＯ２ガスの流量は、ＣＯガスの流量以下である。Ｏ２ガスの流量をかかる流量に維持することにより、マスクの開口部の閉塞、及び、幅の縮小をより効果的に抑制することが可能となる。一形態においては、工程（ａ）において処理容器内に供給されるＯ２ガスの流量は、ＣＯガスの流量に対して、Ｏ２ガスの流量：ＣＯガスの流量＝６：３０、で規定される流量以上であり、Ｏ２ガスの流量：ＣＯガスの流量＝１：１、で規定される流量以下である。
一形態においては、上記方法は、工程（ａ）の後に、被処理体を収容した処理容器内においてハロゲン含有ガス、Ｏ２ガス、及びＣＯガスを含む処理ガスのプラズマを生成して、半導体領域を更にエッチングする工程（以下、「工程（ｂ）」という）を更に含み、工程（ｂ）におけるＯ２ガスの流量は、工程（ａ）におけるＯ２ガスの流量よりも少ない。工程（ａ）、即ち、半導体領域の上側部分のエッチング時には、エッチングによって形成される側壁面に付着させる反応生成物の量を多くする必要がある。一方、工程（ａ）の後に半導体領域を更にエッチングしてより深いトレンチを形成する際には、マスクの開口部の幅を維持し当該マスクの開口部の閉塞を抑制する必要がある。この形態にかかる方法によれば、工程（ａ）においてはＯ２ガスの流量が比較的多いので、側壁面に付着させる反応生成物の量が多くなり側壁面が保護され、一方、工程（ｂ）においてはＯ２ガスの流量が比較的少ないので、マスクの開口部の幅が維持され当該マスクの開口部の閉塞が抑制される。
一形態においては、工程（ｂ）におけるハロゲン含有ガスの流量は、工程（ａ）におけるハロゲン含有ガスの流量よりも多い。この形態によれば、半導体領域のより深い部分をエッチングする際のエッチングレートを高めることが可能となる。
一形態においては、ハロゲン含有ガスは、ＨＢｒガス及びＮＦ３ガスのうち少なくとも一方を含み得る。また、一形態においては、ハードマスクは、半導体領域上に設けられたシリコン酸化層、当該シリコン酸化層上に設けられた多結晶シリコン層、及び、当該多結晶シリコン層上に設けられたＴＥＯＳ層を含み得る。
以上説明したように、本発明の一側面及び幾つかの形態によれば、シリコン製の半導体領域にトレンチを形成する方法において、ボーイングの発生を抑制し、且つ、ハードマスクの開口部の閉塞を抑制することが可能となる。
一実施形態に係るプラズマエッチング方法を示す流れ図である。 図１に示すプラズマエッチング方法における各工程を説明するための図である。 図１に示すプラズマエッチング方法における各工程を説明するための図である。 一実施形態に係るプラズマ処理装置を概略的に示す図である。 バルブ群、流量制御器群、及びガスソース群の一例を詳細に示す図である。 ハードマスクＨＭの開口部の幅とボーイング量を説明するための図である。 実験例１〜４の処理後のウエハＷの中心領域におけるハードマスクＨＭの開口部の幅ＷＭ及びボーイング量ΔＷを示すグラグである。 実験例１〜４の処理後のウエハＷのエッジ領域におけるハードマスクＨＭの開口部の幅ＷＭ及びボーイング量ΔＷを示すグラグである。
以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
図１は、一実施形態に係るプラズマエッチング方法を示す流れ図である。図２及び図３は、図１に示すプラズマエッチング方法における各工程を説明するための図である。以下、図１と共に、図２及び図３を参照して、一実施形態に係るプラズマエッチング方法を説明する。
図１に示すプラズマエッチング方法ＭＴ１では、まず、工程Ｓ１において被処理体ＷにハードマスクＨＭの形成が行われる。図２の（ａ）には、ハードマスクＨＭ形成前の被処理体Ｗ（以下、「ウエハＷ」という）の断面が示されている。図２の（ａ）に示すように、ウエハＷは、半導体領域ＳＲ、シリコン酸化層ＳＸＬ、多結晶シリコン層ＰＳＬ、及び、ＴＥＯＳ層ＴＬを有している。半導体領域ＳＲは、方法ＭＴ１における被エッチング層であり、シリコン製である。この半導体領域ＳＲ上には、シリコン酸化層ＳＸＬが設けられている。また、シリコン酸化層ＳＸＬの上には、多結晶シリコン層ＰＳＬが設けられており、当該多結晶シリコン層ＰＳＬ上には、ＴＥＯＳ層ＴＬが設けられている。シリコン酸化層ＳＸＬ、多結晶シリコン層ＰＳＬ、及び、ＴＥＯＳ層ＴＬは、後にハードマスクＨＭとなる層である。ＴＥＯＳ層ＴＬ上には、マスクＭＳＩが設けられている。マスクＭＳＩは、例えば、アモルファスシリコンから構成されている。このマスクＭＳＩは、シリコン酸化層ＳＸＬ、多結晶シリコン層ＰＳＬ、及び、ＴＥＯＳ層ＴＬに転写するパターンを有している。
方法ＭＴ１の工程Ｓ１では、マスクＭＳＩを用いて、シリコン酸化層ＳＸＬ、多結晶シリコン層ＰＳＬ、及び、ＴＥＯＳ層ＴＬがエッチングされる。工程Ｓ１では、まず、ＴＥＯＳ層ＴＬが、例えば、フルオロカーボン系ガスのプラズマによってエッチングされる。ＴＥＯＳ層ＴＬのエッチングに用いられるガスには、フルオロカーボン系ガスの他に、アルゴンガスといった希ガスが含まれていてもよい。
次いで、工程Ｓ１では、多結晶シリコン層ＰＳＬが、ハロゲン系ガスのプラズマによってエッチングされる。ハロゲン系ガスとしては、例えば、ＨＢｒガスを用いることができる。また、多結晶シリコン層ＰＳＬのエッチング用のガスには、同層のエッチング中に側壁面を保護するために、フルオロカーボン系ガス及び／又は酸素ガスが含まれていてもよい。
次いで、工程Ｓ１では、シリコン酸化層ＳＸＬがエッチングされる。シリコン酸化層ＳＸＬは、例えば、フルオロカーボン系ガスのプラズマによってエッチングされる。シリコン酸化層ＳＸＬのエッチング用のガスには、アルゴンガスといった希ガス及び／又は酸素ガスが含まれていてもよい。
次いで、工程Ｓ１では、マスクＭＳＩが除去される。マスクＭＳＩの除去は、酸素プラズマによるアッシングによって実施され得る。この工程Ｓ１によって、ウエハＷは、図２の（ｂ）に示す状態となり、半導体領域ＳＲ上にハードマスクＨＭを有するものとなる。
より具体的には、図２の（ｂ）に示すように、工程Ｓ１によって、シリコン酸化層ＳＸＬは、ハードマスクＨＭの第１層ＭＬ１となり、多結晶シリコン層ＰＳＬは、ハードマスクＨＭの第２層ＭＬ２となり、ＴＥＯＳ層ＴＬは、ハードマスクＨＭの第３層ＭＬ３となる。
図１に戻り、方法ＭＴ１では、次いで、工程Ｓ２が行われる。一実施形態では、この工程Ｓ２は、ＳＴＩ構造のためのトレンチを形成するものである。工程Ｓ２では、ハードマスクＨＭのパターンを半導体領域ＳＲに転写するために、半導体領域ＳＲのエッチングが行われる。
工程Ｓ２では、ハロゲン含有ガス、Ｏ２ガス、及びＣＯガスを含む処理ガスのプラズマが、ウエハＷを収容した処理容器内で生成される。このプラズマを用いた処理により、半導体領域ＳＲがエッチングされる。一実施形態では、ハロゲン含有ガスは、ＨＢｒガス及びＮＦ３ガスのうち少なくとも一方を含む。
工程Ｓ２では、図３の（ａ）に示すように、ハロゲン含有ガスが励起されることによって生成される活性種によって、ハードマスクＨＭの開口から露出している半導体領域ＳＲがエッチングされる。なお、図３の（ａ）においては、矢印の基端に描かれた円が、ハロゲン含有ガスが励起されることによって生成される活性種を表わしている。この活性種は、ハロゲン含有ガスとしてＨＢｒガスが用いられる場合には、臭素の活性種、例えば、イオン及び／又はラジカルである。また、この活性種はハロゲン含有ガスとしてＮＦ３ガスが用いられる場合には、フッ素の活性種、例えば、イオン及び／又はラジカルである。
また、図３の（ａ）に示すように、工程Ｓ２では、エッチングによって生じた生成物とＯ２ガスの解離によって生じた酸素の活性種とが反応して生成される反応生成物が、ハードマスクＨＭの表面、及び、半導体領域ＳＲに形成されたトレンチを画成する側面に堆積する。これによって、膜ＰＦが形成される。この膜ＰＦを構成する反応生成物には、ハロゲン含有ガスとしてＨＢｒが用いられる場合には、ＳｉＢｒＯが含まれ得る。また、当該反応生成物には酸化シリコンが含まれ得る。このように、工程Ｓ２において利用される処理ガスには、Ｏ２ガスが含まれているので、半導体領域ＳＲに形成されるトレンチを画成する側面にボーイングが発生することが抑制される。
また、工程Ｓ２に用いられる処理ガスには、ＣＯガスが含まれている。ＣＯガスは、半導体領域ＳＲのエッチングと反応生成物のエッチングの選択性を低下させる。即ち、ＣＯガスは、ハードマスクＨＭの表面に反応生成物が過剰に堆積することを抑制する。これにより、ハードマスクＨＭの表面における過剰な膜ＰＦの形成が抑制され、その結果、ハードマスクＨＭの開口部の閉塞が抑制される。また、ＣＯガスが処理ガスに含まれていることにより、半導体領域ＳＲのエッチングレートが向上し深くエッチングすることができる。
一実施形態では、工程Ｓ２において用いられる処理ガスに含まれるＯ２ガスの流量は、同工程において用いられる処理ガスに含まれるＣＯガスの流量以下である。かかる流量以下にＯ２ガスの流量を維持することにより、ハードマスクＨＭの開口部の閉塞、及び、ハードマスクＨＭの開口部の幅の縮小をより効果的に抑制することが可能となる。例えば、Ｏ２ガスの流量は、ＣＯガスの流量に対して、Ｏ２ガスの流量：ＣＯガスの流量＝６：３０、で規定される流量以上であり、Ｏ２ガスの流量：ＣＯガスの流量＝１：１で規定される流量以下に維持され得る。
一実施形態においては、工程Ｓ２に続いて工程Ｓ３が更に行われてもよい。この工程Ｓ３は、アスペクト比の高いトレンチを半導体領域ＳＲに形成するものであり、ハードマスクＨＭのパターンを半導体領域ＳＲに転写するよう、半導体領域ＳＲのエッチングが更に行われる。工程Ｓ３においても、ハロゲン含有ガス、Ｏ２ガス、及びＣＯガスを含む処理ガスのプラズマが、ウエハＷを収容した処理容器内で生成される。このプラズマを用いた処理により、半導体領域ＳＲが更にエッチングされる。この工程Ｓ３により、図３の（ｂ）に示すように、半導体領域ＳＲに形成されるトレンチは更に深いトレンチとなる。なお、一実施形態では、工程Ｓ３で利用されるハロゲン含有ガスは、ＨＢｒガス及びＮＦ３ガスのうち少なくとも一方を含む。
工程Ｓ３においては、Ｏ２ガスの流量を、工程Ｓ２の実施時のＯ２ガスの流量より少なくすることができる。工程２で形成されるトレンチの上側部分を画成する側壁は、最も長い時間、ハロゲン含有ガスから生成される活性種に晒され得る。したがって、工程Ｓ２では、半導体領域ＳＲに形成されるトレンチを画成する側壁面に付着させる反応生成物の量を多くする必要がある。そのため、工程Ｓ２では、処理ガスに含まれるＯ２ガスの流量を比較的多くしている。一方、工程Ｓ２の後に工程Ｓ３を行い、当該工程Ｓ３において半導体領域ＳＲを更にエッチングしてより深いトレンチを形成する際には、ハードマスクＨＭの開口部の幅を維持し、ハードマスクＨＭの開口部の閉塞を抑制する必要がある。そのため、工程Ｓ３では、処理ガスに含まれるＯ２ガスの流量を比較的少なくしている。これにより、工程Ｓ３においても、ハードマスクＨＭの開口部の幅を維持し、ハードマスクＨＭの開口部の閉塞を抑制することができる。
また、一実施形態においては、工程Ｓ３においては、ハロゲン含有ガスの流量を、工程Ｓ２の実施時のハロゲン含有ガスの流量よりも多くすることができる。これにより、半導体領域ＳＲのより深い部分をエッチングする際のエッチングレートを高めることが可能となる。
以下、工程Ｓ２及びＳ３の実施に用いることができるプラズマ処理装置について説明する。図４は、一実施形態に係るプラズマ処理装置を概略的に示す図である。図４には、プラズマ処理装置１０の断面構造が概略的に示されている。プラズマ処理装置１０は、容量結合型平行平板プラズマエッチング装置であり、略円筒状の処理容器１２を備えている。処理容器１２は、例えば、その表面は陽極酸化処理されたアルミニウムから構成されている。この処理容器１２は接地されている。
処理容器１２の底部上には、絶縁材料から構成された円筒上の支持部１４が配置されている。この支持部１４は、その内壁面において、下部電極１６を支持している。下部電極１６は、例えばアルミニウムといった金属から構成されており、略円盤形状を有している。
下部電極１６には、整合器ＭＵ１を介して第１の高周波電源ＨＦＳが接続されている。第１の高周波電源ＨＦＳは、プラズマ生成用の高周波電力を発生する電源であり、２７〜１００ＭＨｚの周波数、一例においては４０ＭＨｚの高周波電力を発生する。整合器ＭＵ１は、第１の高周波電源ＨＦＳの出力インピーダンスと負荷側（下部電極１６側）の入力インピーダンスを整合させるための回路を有している。
また、下部電極１６には、整合器ＭＵ２を介して第２の高周波電源ＬＦＳが接続されている。第２の高周波電源ＬＦＳは、ウエハＷにイオンを引き込むための高周波電力（高周波バイアス電力）を発生して、当該高周波バイアス電力を下部電極１６に供給する。高周波バイアス電力の周波数は、４００ｋＨｚ〜１３．５６ＭＨｚの範囲内の周波数であり、一例においては３ＭＨｚである。整合器ＭＵ２は、第２の高周波電源ＬＦＳの出力インピーダンスと負荷側（下部電極１６側）の入力インピーダンスを整合させるための回路を有している。
下部電極１６上には、静電チャック１８が設けられている。静電チャック１８は、下部電極１６と共にウエハＷを支持するための載置台を構成している。静電チャック１８は、導電膜である電極２０を一対の絶縁層又は絶縁シート間に配置した構造を有している。電極２０には、直流電源２２が電気的に接続されている。この静電チャック１８は、直流電源２２からの直流電圧により生じたクーロン力等の静電力によりウエハＷを吸着保持することができる。
下部電極１６の上面であって、静電チャック１８の周囲には、フォーカスリングＦＲが配置されている。フォーカスリングＦＲは、エッチングの均一性を向上させるために設けられている。フォーカスリングＦＲは、被エッチング層の材料によって適宜選択される材料から構成されており、例えば、シリコン、又は石英から構成され得る。
下部電極１６の内部には、冷媒室２４が設けられている。冷媒室２４には、外部に設けられたチラーユニットから配管２６ａ，２６ｂを介して所定温度の冷媒、例えば冷却水が循環供給される。このように循環される冷媒の温度を制御することにより、静電チャック１８上に載置されたウエハＷの温度が制御される。
また、プラズマ処理装置１０には、ガス供給ライン２８が設けられている。ガス供給ライン２８は、伝熱ガス供給機構からの伝熱ガス、例えばＨｅガスを、静電チャック１８の上面とウエハＷの裏面との間に供給する。
また、処理容器１２内には、上部電極３０が設けられている。この上部電極３０は、下部電極１６の上方において、当該下部電極１６と対向配置されており、下部電極１６と上部電極３０とは、互いに略平行に設けられている。これら上部電極３０と下部電極１６との間には、ウエハＷにプラズマエッチングを行うための処理空間Ｓが画成されている。
上部電極３０は、絶縁性遮蔽部材３２を介して、処理容器１２の上部に支持されている。上部電極３０は、電極板３４及び電極支持体３６を含み得る。電極板３４は、処理空間Ｓに面しており、複数のガス吐出孔３４ａを画成している。この電極板３４は、ジュール熱の少ない低抵抗の導電体又は半導体から構成され得る。
電極支持体３６は、電極板３４を着脱自在に支持するものであり、例えばアルミニウムといった導電性材料から構成され得る。この電極支持体３６は、水冷構造を有し得る。電極支持体３６の内部には、ガス拡散室３６ａが設けられている。このガス拡散室３６ａからは、ガス吐出孔３４ａに連通する複数のガス通流孔３６ｂが下方に延びている。また、電極支持体３６にはガス拡散室３６ａに処理ガスを導くガス導入口３６ｃが形成されており、このガス導入口３６ｃには、ガス供給管３８が接続されている。
ガス供給管３８には、バルブ群４２及び流量制御器群４４を介してガスソース群４０が接続されている。図５は、バルブ群、流量制御器群、及びガスソース群の一例を詳細に示す図である。図５に示すように、ガスソース群４０は、複数のガスソース４０１〜４０４を含んでいる。ガスソース４０１〜４０４はそれぞれ、Ｏ２ガス、ＨＢｒガス、ＮＦ３ガス、ＣＯガスのソースである。流量制御器群４４は、複数の流量制御器４４１〜４４４を含んでいる。流量制御器４４１〜４４４はそれぞれ、ガスソース４０１〜４０４に接続されている。これら流量制御器４４１〜４４４の各々は、マスフローコントローラであり得る。バルブ群４２は、複数のバルブ４２１〜４２４を含んでいる。バルブ４２１〜４２４はそれぞれ、流量制御器４４１〜４４４に接続されている。
プラズマ処理装置１０では、ガスソース４０１〜４０４のうち選択されたガスソースからのガスが、対応の流量制御器及びバルブを介して、流量制御された状態で、ガス供給管３８に供給される。ガス供給管３８に供給されたガスは、ガス拡散室３６ａに至り、ガス通流孔３６ｂ及びガス吐出孔３４ａを介して処理空間Ｓに吐出される。
また、プラズマ処理装置１０は、接地導体１２ａを更に備え得る。接地導体１２ａは、略円筒状の接地導体であり、処理容器１２の側壁から上部電極３０の高さ位置よりも上方に延びるように設けられている。
また、プラズマ処理装置１０では、処理容器１２の内壁に沿ってデポシールド４６が着脱自在に設けられている。また、デポシールド４６は、支持部１４の外周にも設けられている。デポシールド４６は、処理容器１２にエッチング副生物（デポ）が付着することを防止するものであり、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆することにより構成され得る。
処理容器１２の底部側においては、支持部１４と処理容器１２の内壁との間に排気プレート４８が設けられている。排気プレート４８は、例えば、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆することにより構成され得る。この排気プレート４８の下方において処理容器１２には、排気口１２ｅが設けられている。排気口１２ｅには、排気管５２を介して排気装置５０が接続されている。排気装置５０は、ターボ分子ポンプなどの真空ポンプを有しており、処理容器１２内を所望の真空度まで減圧することができる。また、処理容器１２の側壁にはウエハＷの搬入出口１２ｇが設けられており、この搬入出口１２ｇはゲートバルブ５４により開閉可能となっている。
また、処理容器１２の内壁には、導電性部材（ＧＮＤブロック）５６が設けられている。導電性部材５６は、高さ方向においてウエハＷと略同じ高さに位置するように、処理容器１２の内壁に取り付けられている。この導電性部材５６は、グランドにＤＣ的に接続されており、異常放電防止効果を発揮する。
また、プラズマ処理装置１０は、制御部Ｃｎｔを更に備え得る。この制御部Ｃｎｔは、プロセッサ、記憶部、入力装置、表示装置等を備えるコンピュータであり、プラズマ処理装置１０の各部を制御する。この制御部Ｃｎｔでは、入力装置を用いて、オペレータがプラズマ処理装置１０を管理するためにコマンドの入力操作等を行うことができ、また、表示装置により、プラズマ処理装置１０の稼働状況を可視化して表示すことができる。さらに、制御部Ｃｎｔの記憶部には、プラズマ処理装置１０で実行される各種処理をプロセッサにより制御するための制御プログラムや、処理条件に応じてプラズマ処理装置１０の各構成部に処理を実行させるためのプログラム、即ち、処理レシピが格納される。
このプラズマ処理装置１０では、ウエハＷを処理するために、ガスソース４０１〜４０４のうち選択された一以上のガスソースから処理容器１２内にガスが供給される。そして、下部電極１６にプラズマ生成用の高周波電力が与えられることにより、下部電極１６と上部電極３０との間に高周波電界が発生する。この高周波電界により、処理空間Ｓ内に供給されたガスのプラズマが生成される。そして、このように発生するガスのプラズマにより、ウエハＷの被エッチング層に対するエッチングといった処理が行われる。また、下部電極１６に高周波バイアス電力が与えられることによりイオンがウエハＷに引き込まれる。これにより、ウエハＷの被エッチング層のエッチングが促進される。
以下、方法ＭＴ１の評価のために行った実験例について説明する。以下に説明する実験例では、上述したプラズマ処理装置１０を用いて方法ＭＴ１を実施した。
（実験例１〜４）
実験例１〜４では、シリコン製の半導体領域ＳＲ上にハードマスクＨＭを有する直径３００ｍｍのウエハＷに対して方法ＭＴ１の工程Ｓ２を実施した。ハードマスクＨＭの構成は、以下に示すライン・アンド・スペースを有する構成であった。
＜ハードマスクの構成＞
ハードマスクＨＭの第１層ＭＬ１の厚み：１０ｎｍ
ハードマスクＨＭの第２層ＭＬ２の厚み：９０ｎｍ
ハードマスクＨＭの第３層ＭＬ３の厚み：１４０ｎｍ
ハードマスクＨＭのスペース幅：１８ｎｍ
ハードマスクＨＭのライン幅：１８ｎｍ
下記の表１に、実験例１〜４の工程Ｓ２の処理条件を示す。なお、表１において、ＨＦとは、高周波電源ＨＦＳの高周波電力であり、ＬＦとは、高周波電源ＬＦＳの高周波電力である。表１に示すように、実験例１〜４では、工程Ｓ２の処理ガスに含まれるＯ２ガスの流量及びＣＯガスの流量をパラメータとして変更した。また、実験例１〜４では、それぞれ同じ時間だけ処理を行った。
Figure 0006059048
そして、実験例１〜４の処理後のウエハＷのＳＥＭ写真を取得し、実験例１〜４の処理後のウエハＷのハードマスクＨＭの開口部の幅及びボーイング量を、ＳＥＭ写真から評価した。ハードマスクＨＭの開口部の幅及びボーイング量は、ウエハＷの中央領域及びエッジ領域のそれぞれで評価した。ここで、図６に示すように、ハードマスクＨＭの開口部の幅ＷＭとは、ハードマスクＨＭの上端における開口部の幅であり、ボーイング量ΔＷは、半導体領域ＳＲに形成されたトレンチの最上部における幅ＷＴと当該トレンチの最大幅ＷＢとの間の差（ＷＢ−ＷＴ）である。
図７に、実験例１〜４の処理後のウエハＷの中心領域におけるハードマスクＨＭの開口部の幅ＷＭ及びボーイング量ΔＷを示す。また、図８に、実験例１〜４の処理後のウエハＷのエッジ領域におけるハードマスクＨＭの開口部の幅ＷＭ及びボーイング量ΔＷを示す。実験例１〜４の結果、方法ＭＴ１によれば、ハードマスクＨＭの開口部の閉塞が抑制されること、また、ハードマスクＨＭの開口部の幅が良好に維持されること、更には、ボーイング量が小さくボーイングが抑制されていることが確認された。また、図７及び図８から明らかなように、実験例１及び２よりも、ＣＯガスの流量に対してＯ２ガスの流量を減少させた実験例３及び４においては、ハードマスクＨＭの開口部の幅ＷＭが広く維持され、且つ、ボーイング量ΔＷが小さくなることが確認された。
（比較実験例１〜２）
ＣＯガスを用いずに工程Ｓ２を実施した点において実験例１〜４とは異なる比較実験例１〜２を行った。比較実験例１〜２に用いたウエハＷの構成は、実験例１〜４のウエハＷの構成と同様であった。下記の表２に比較実験例１〜２の処理条件を示す。表２に示すように、比較実験例１〜２では、工程Ｓ２におけるＯ２ガスの流量をそれぞれ８ｓｃｃｍ、２０ｓｃｃｍとした。また、比較実験例１〜２では、実験例１〜４と同じ時間だけ処理を行った。
Figure 0006059048
比較実験例１及び２の処理後のウエハＷにおけるボーイング量ΔＷはそれぞれ、０．７ｎｍ、−０．５ｎｍであったが、比較実験例１及び２の処理後のウエハＷでは、ハードマスクＨＭの開口部に反応生成物が堆積して、ハードマスクＨＭの開口部が閉塞した。これら比較実験例１及び２の結果、実験例１〜４で確認されたように、ＣＯガスを処理ガスに含める方法ＭＴ１の有効性が確認された。
（実験例５〜７）
実験例５〜７では、実験例１〜４と同様のウエハＷに対して、下記の表３に示す処理条件で方法ＭＴ１を実施した。即ち、実験例５及び実験例６では、工程Ｓ２を実施し、実験例７では、工程Ｓ２の後、工程Ｓ３を実施し、半導体領域ＳＲに実験例１〜４よりも長い時間の処理を行い、深いトレンチを形成した。
Figure 0006059048
そして、実験例５〜７の処理後のウエハＷのＳＥＭ写真を取得し、実験例５〜７の処理後のウエハＷのハードマスクＨＭの開口部の幅ＷＭ及びボーイング量ΔＷを、ＳＥＭ写真から評価した。その結果、実験例５〜７の処理後のウエハＷのハードマスクＨＭの開口部の幅ＷＭはそれぞれ、１７．４ｎｍ、１３，４ｎｍ、及び１８．１ｎｍであり、実験例５〜７の処理後のウエハＷのボーイング量ΔＷはそれぞれ、３．３ｎｍ、２．２ｎｍ、０．８ｎｍであった。これら実験例５〜６の結果、工程Ｓ２でＯ２流量が多いほうがボーイング量ΔＷを抑制できることがわかった。また、実施例７のように、工程Ｓ２でＯ２流量を工程Ｓ３に比べて相対的に多くすることで最初にボーイング量ΔＷを抑制し、工程Ｓ３で工程Ｓ２のＯ２ガスの流量よりも少なくすることで、反応生成物を抑制し、最終的にハードマスクＨＭの開口部の幅ＷＭをより広く維持し、且つ、ボーイング量ΔＷを抑制できることが確認された。
なお、上述した実施形態に限定されることなく種々の変形態様を構成可能である。例えば、方法ＭＴ１を実施する装置は、平行平板型のプラズマ処理装置に限定されるものではなく、誘導結合型のプラズマ処理装置、又は、マイクロ波をプラズマ源として用いるプラズマ処理装置であってもよい。
１０…プラズマ処理装置、１２…処理容器、１６…下部電極、１８…静電チャック、３０…上部電極、Ｓ…処理空間、ＭＬ１…ハードマスクの第１層、ＭＬ２…ハードマスクの第２層、ＭＬ３…ハードマスクの第３層、ＭＴ１…プラズマエッチング方法、ＰＦ…膜、ＳＲ…半導体領域。

Claims (10)

  1. 被処理体のシリコン製の半導体領域にトレンチを形成するプラズマエッチング方法であって、該半導体領域上には該トレンチを形成するためのパターンを有するハードマスクが設けられており、該方法は、
    前記被処理体を収容した処理容器内においてハロゲン含有ガス、Ｏ２ガス、及びＣＯガスを含む処理ガスのプラズマを生成して、前記半導体領域をエッチングする工程を含み、
    前記ＣＯガスは、シリコン及び酸素を含有し前記ハードマスクに付着する反応生成物の量を低減させるために、前記処理ガスに含められており、
    前記半導体領域をエッチングする前記工程において前記処理容器内に供給される前記Ｏ ２ ガスの流量は、前記ＣＯガスの流量以下である、
    プラズマエッチング方法。
  2. 前記半導体領域をエッチングする前記工程において前記処理容器内に供給される前記Ｏ２ガスの流量は、
    前記ＣＯガスの流量に対して
    前記Ｏ２ガスの流量：前記ＣＯガスの流量＝６：３０
    で規定される流量以上であり、
    前記Ｏ２ガスの流量：前記ＣＯガスの流量＝１：１
    で規定される流量以下である、
    請求項１に記載のプラズマエッチング方法。
  3. 前記ハロゲン含有ガスは、ＨＢｒガス及びＮＦ３ガスのうち少なくとも一方を含む、請求項１又は２に記載のプラズマエッチング方法。
  4. 前記半導体領域をエッチングする前記工程の後に、前記被処理体を収容した処理容器内においてハロゲン含有ガス、Ｏ２ガス、及びＣＯガスを含む処理ガスのプラズマを生成して、前記半導体領域を更にエッチングする工程を更に含み、
    前記半導体領域を更にエッチングする前記工程における前記Ｏ２ガスの流量は、前記半導体領域をエッチングする前記工程における前記Ｏ２ガスの流量よりも少ない、
    請求項１〜３の何れか一項に記載のプラズマエッチング方法。
  5. 前記半導体領域を更にエッチングする前記工程における前記ハロゲン含有ガスの流量は、前記半導体領域をエッチングする前記工程における前記ハロゲン含有ガスの流量よりも多い、
    請求項４に記載のプラズマエッチング方法。
  6. 前記ハードマスクは、前記半導体領域上に設けられたシリコン酸化層、該シリコン酸化層上に設けられた多結晶シリコン層、及び、該多結晶シリコン層上に設けられたＴＥＯＳ層を含む、請求項１〜５の何れか一項に記載のプラズマエッチング方法。
  7. プラズマ処理装置の処理容器内で被処理体のシリコン製の半導体領域をエッチングして該半導体領域にトレンチを形成するプラズマエッチング方法であって、
    前記半導体領域上に第１のシリコン酸化層、多結晶シリコン層、第２のシリコン酸化層、及び、パターンを有する第１のマスクが設けられた前記被処理体を前記処理容器内に準備する工程と、
    前記第１のマスクの前記パターンを転写するように前記第１のシリコン酸化層、前記多結晶シリコン層、及び、前記第２のシリコン酸化層をエッチングして、ハードマスクを形成する工程と、
    前記処理容器内にハロゲン含有ガス、Ｏ２ガス、及びＣＯガスを含む処理ガスを供給し、前記ハードマスクのパターンを転写するように該処理ガスのプラズマにより前記半導体領域をエッチングして、該半導体領域に溝を形成する第１のエッチング工程と、
    を含み、
    前記ＣＯガスは、シリコン及び酸素を含有し前記ハードマスクに付着する反応生成物の量を低減させるために、前記処理ガスに含められており、
    前記第１のエッチング工程において前記処理容器内に供給される前記Ｏ ２ ガスの流量は、前記ＣＯガスの流量以下である、
    プラズマエッチング方法。
  8. 前記第１のエッチング工程において前記処理容器内に供給される前記Ｏ２ガスの流量は、
    前記ＣＯガスの流量に対して
    前記Ｏ２ガスの流量：前記ＣＯガスの流量＝６：３０
    で規定される流量以上であり、
    前記Ｏ２ガスの流量：前記ＣＯガスの流量＝１：１
    で規定される流量以下である、
    請求項７に記載のプラズマエッチング方法。
  9. 前記第１のエッチング工程の後に、前記処理容器内にハロゲン含有ガス、Ｏ２ガス、及びＣＯガスを含む処理ガスを供給し、該処理ガスのプラズマを生成して、前記半導体領域を更にエッチングする第２のエッチング工程を更に含み、
    前記第２のエッチング工程における前記Ｏ２ガスの流量は、前記第１のエッチング工程における前記Ｏ２ガスの流量よりも少ない、
    請求項７又は８に記載のプラズマエッチング方法。
  10. 前記第２のエッチング工程における前記ハロゲン含有ガスの流量は、前記第１のエッチング工程における前記ハロゲン含有ガスの流量よりも多い、請求項９に記載のプラズマエッチング方法。
JP2013047900A 2013-03-11 2013-03-11 プラズマエッチング方法 Active JP6059048B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013047900A JP6059048B2 (ja) 2013-03-11 2013-03-11 プラズマエッチング方法
KR1020140025525A KR102169565B1 (ko) 2013-03-11 2014-03-04 플라즈마 에칭 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013047900A JP6059048B2 (ja) 2013-03-11 2013-03-11 プラズマエッチング方法

Publications (3)

Publication Number Publication Date
JP2014175521A JP2014175521A (ja) 2014-09-22
JP2014175521A5 JP2014175521A5 (ja) 2016-01-21
JP6059048B2 true JP6059048B2 (ja) 2017-01-11

Family

ID=51696448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013047900A Active JP6059048B2 (ja) 2013-03-11 2013-03-11 プラズマエッチング方法

Country Status (2)

Country Link
JP (1) JP6059048B2 (ja)
KR (1) KR102169565B1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6494424B2 (ja) * 2015-05-29 2019-04-03 東京エレクトロン株式会社 エッチング方法
JP6529357B2 (ja) * 2015-06-23 2019-06-12 東京エレクトロン株式会社 エッチング方法
JP7190940B2 (ja) * 2019-03-01 2022-12-16 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3803516B2 (ja) * 1999-09-22 2006-08-02 株式会社東芝 ドライエッチング方法及び半導体装置の製造方法
JP2003151960A (ja) * 2001-11-12 2003-05-23 Toyota Motor Corp トレンチエッチング方法
JP2005276931A (ja) * 2004-03-23 2005-10-06 Toshiba Corp 半導体装置およびその製造方法
JP2006339490A (ja) * 2005-06-03 2006-12-14 Toshiba Corp 半導体装置の製造方法
JP2007019191A (ja) * 2005-07-06 2007-01-25 Fujitsu Ltd 半導体装置とその製造方法
JP2008124399A (ja) * 2006-11-15 2008-05-29 Toshiba Corp 半導体装置の製造方法
JP4816478B2 (ja) * 2007-02-02 2011-11-16 東京エレクトロン株式会社 エッチング方法及び記憶媒体
JP2009021489A (ja) * 2007-07-13 2009-01-29 Toshiba Corp 半導体装置およびその製造方法
CN101903989B (zh) * 2007-12-21 2013-04-17 朗姆研究公司 硅结构的制造和带有形貌控制的深硅蚀刻
JP5226296B2 (ja) * 2007-12-27 2013-07-03 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
JP2012174854A (ja) 2011-02-21 2012-09-10 Tokyo Electron Ltd 半導体素子の製造方法

Also Published As

Publication number Publication date
JP2014175521A (ja) 2014-09-22
KR20140111599A (ko) 2014-09-19
KR102169565B1 (ko) 2020-10-23

Similar Documents

Publication Publication Date Title
JP6315809B2 (ja) エッチング方法
JP6396699B2 (ja) エッチング方法
US9330973B2 (en) Workpiece processing method
JP6230930B2 (ja) 半導体装置の製造方法
US20210134604A1 (en) Etching method
JP6255187B2 (ja) シリコン酸化膜をエッチングする方法
JP6328524B2 (ja) エッチング方法
US20220051904A1 (en) Etching method
US20220181162A1 (en) Etching apparatus
JP6578145B2 (ja) エッチング方法
JP2016136606A (ja) エッチング方法
JP6606464B2 (ja) エッチング方法
JP2017212357A (ja) プラズマ処理方法
JP2017011167A (ja) エッチング方法
JP2016134428A (ja) エッチング方法
JP6059048B2 (ja) プラズマエッチング方法
JP6374781B2 (ja) プラズマ処理方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161208

R150 Certificate of patent or registration of utility model

Ref document number: 6059048

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250