JP2017212357A - プラズマ処理方法 - Google Patents

プラズマ処理方法 Download PDF

Info

Publication number
JP2017212357A
JP2017212357A JP2016105084A JP2016105084A JP2017212357A JP 2017212357 A JP2017212357 A JP 2017212357A JP 2016105084 A JP2016105084 A JP 2016105084A JP 2016105084 A JP2016105084 A JP 2016105084A JP 2017212357 A JP2017212357 A JP 2017212357A
Authority
JP
Japan
Prior art keywords
gas
plasma
film
etching
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016105084A
Other languages
English (en)
Other versions
JP6637838B2 (ja
Inventor
信也 森北
Shinya Morikita
信也 森北
良祐 新妻
Ryosuke Niitsuma
良祐 新妻
偉謙 陳
Weichien Chen
偉謙 陳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2016105084A priority Critical patent/JP6637838B2/ja
Priority to TW106115930A priority patent/TWI743123B/zh
Priority to US15/605,531 priority patent/US10192750B2/en
Priority to KR1020170064621A priority patent/KR102428552B1/ko
Publication of JP2017212357A publication Critical patent/JP2017212357A/ja
Application granted granted Critical
Publication of JP6637838B2 publication Critical patent/JP6637838B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32541—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/3255—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32559—Protection means, e.g. coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

【課題】シリコンを含有する膜のエッチングプロセスにおいて、シリコンを含有する上部電極が受ける影響を回避し上部電極の状態を維持する。【解決手段】一実施形態における方法ＭＴでは処理容器１２とシリコンの電極板３４とを備えるプラズマ処理装置１０が用いられ、方法ＭＴが適用されるウエハＷはシリコンを含有する被エッチング層ＥＬと被エッチング層ＥＬの上に設けられる有機膜ＯＬと有機膜ＯＬの上に設けられる反射防止膜ＡＬとを備える。方法ＭＴでは処理容器１２内で発生させたプラズマを用いて反射防止膜ＡＬおよび有機膜ＯＬをエッチングした後（工程ＳＴ４の後）に処理容器１２内で酸素ガスを含む混合ガスのプラズマを生成する工程ＳＴ５を実施する。工程ＳＴ５では、酸素ガスのプラズマに含まれる酸素イオンを電極板３４に衝突させて電極板３４の表面に酸化シリコン膜３４１を保護膜として形成する。【選択図】図１

Description

本発明の実施形態は、プラズマ処理方法に関するものである。
半導体デバイスといった電子デバイスの製造においては、プラズマ処理装置を用いたプラズマ処理が行われる。プラズマ処理の一種としては、シリコン膜のエッチングが例示される。シリコンを含有する膜のエッチングに用いられるプラズマ処理装置としては、例えば、特許文献１に記載されたプラズマ処理装置が知られている。
特許文献１には、シリコンまたはシリコンカーバイド電極表面をプラズマエッチング処理中の形態改質から保護する方法が開示されている。特許文献１の方法は、保護ポリマーコーティングを、プラズマ処理チャンバのシリコンまたはシリコンカーバイドの電極上に形成することを目的としており、プラズマ処理チャンバをクリーニングするプロセス中、またはプラズマ処理チャンバ内で半導体基板をエッチングするプロセス中に実施され得る。
また、特許文献１に記載されたプラズマ処理装置は、プラズマ処理チャンバ、基板支持体、および、上部電極を備えている。基板支持体は、プラズマ処理チャンバ内に設けられており、プラズマ処理チャンバ内において被処理体を支持するように構成されている。上部電極は、シリコンを含有しており、基板支持体に対向するように、基板支持体の上方に設けられている。基板支持体は静電チャックを備え、このプラズマ処理装置においては、静電チャックが下部電極を構成している。
特開２０１３‐４２１４９号公報
近年、シリコンを含有する膜に対するエッチングプロセスの需要が高まっている。しかしながら、当該プロセスを行うプラズマ処理装置内では、上記したような上部電極等の複数の部材がシリコンを含有する場合がある。シリコンを含有する上部電極の状態の変化は、プロセス特性に対し影響を及ぼす場合がある。このため、シリコンを含有する膜のエッチングプロセスにおいて、シリコンを含有する上部電極が受ける影響を回避し上部電極の状態を維持できるプラズマ処理方法の実現が望まれる。
一態様においては、プラズマ処理装置を用いて被処理体を処理するプラズマ処理方法が提供される。このプラズマ処理装置は、処理容器を備え、被処理体は、シリコンを含有する被エッチング層と、被エッチング層の上に設けられる有機膜と、有機膜の上に設けられる反射防止膜と、反射防止膜の上に設けられる第１マスクとを備える。この方法は、処理容器内で発生させたプラズマと第１マスクとを用いて反射防止膜をエッチングする工程であって反射防止膜から第２マスクが形成される工程（工程ａという）と、処理容器内で発生させたプラズマと第２マスクとを用いて有機膜をエッチングする工程であって有機膜から第３マスクが形成される工程（工程ｂという）と、処理容器内で第１のガスおよび第２のガスを含む混合ガスのプラズマを生成する工程（工程ｃという）と、処理容器内で発生させたプラズマと第３マスクとを用いて被エッチング層をエッチングする工程（工程ｄという）とを備える。プラズマ処理装置は、上部電極を更に備える。上部電極は、処理容器内において被処理体を支持する載置台の上方に設けられる。上部電極の電極板は、シリコンを含有する。第１のガスは、酸素ガスである。工程ｃでは、第１のガスのプラズマに含まれる酸素イオンを電極板に衝突させて電極板の表面に酸化シリコン膜を形成する。
この一態様によれば、工程ｃが実行されてから工程ｄが実行される前までの間において上部電極の電極板に酸化シリコン膜が形成されるので、工程ａの実行前に予め上部電極の電極板に酸化シリコン膜を形成する工程を設ける必要がなく、工程ａ等の適用対象となるウエハとは別に上部電極の電極板に酸化シリコン膜を形成するために用いる他のウエハを用意する必要がなく、更に、工程ａの実行前に行うシーズニング処理が受け得る影響を回避し得る。また、シリコンを含有する電極板から印加される直流電圧に応じて酸素イオンが電極板に衝突するので、酸素イオンの供給が電極板に対し選択的に行え、よって、電極板以外の処理容器内の他の部品が酸素イオンから受ける影響を低減することができ、更に、電極板に形成される酸化シリコン膜の膜厚のバラつきが低減され得る。
一実施形態において、混合ガスのプラズマを生成する工程において、第１のガスの流量は、３〜１０［ｓｃｃｍ］の範囲であり得る。第１のガスが当該流量の場合に、酸化シリコン膜を電極板に比較的に厚く形成できると共に、第１のガスのプラズマによる酸素イオンが第３マスクの有機膜に及ぼす影響を低減できる。
一実施形態において、第２のガスは、アルゴンガスであり得る。従って、酸素ガスである第１のガスと共にアルゴンガスである第２のガスを用いることによって、電極板のシリコンに対する酸化が効果的に行われ得る。
一実施形態において、反射防止膜は、酸化シリコンを含有し、工程ｃにおいて形成される酸化シリコン膜の膜厚は、工程ｄの後に工程ａが更に実施される場合に、工程ａにおいて酸化シリコン膜が除去される膜厚であり得る。工程ｃで形成され得る酸化シリコン膜の膜厚が、工程ｄのエッチング処理によって電極板が保護され得るに必要な膜厚以上となり、且つ、工程ｄの後に工程ａが更に行われる場合に工程ａにおいて除去され得る膜厚以下となるので、酸化シリコン膜の保護膜としての利用と、利用後の酸化シリコン膜の除去とが効率良く行え得る。
以上説明したように、シリコンを含有する膜のエッチングプロセスにおいて、シリコンを含有する上部電極が受ける影響を回避し上部電極の状態を維持できるプラズマ処理方法が実現できる。
図１は、一実施形態の方法を示す流れ図である。 図２は、（ａ）部、（ｂ）部、（ｃ）部、および（ｄ）部を含み、図２の（ａ）部は、図１に示す方法の適用対象である被処理体を例示する断面図であり、図２の（ｂ）部〜（ｄ）部は、図１に示す方法の各工程の実施後の被処理体の状態を示す断面図である。 図３は、図１に示す方法の実施に用いることが可能なプラズマ処理装置の一例を示す図である。 図４は、図１に示す方法の実施中における処理容器の一の状態を模式的に例示する図である。 図５は、図１に示す方法によって奏される効果を説明するための実験結果を示す図である。
以下、図面を参照して種々の実施形態について詳細に説明する。なお、図面において同一または相当の部分に対しては同一の符号を附すこととする。
図１は、一実施形態に係るプラズマ処理方法を示す流図である。図１に示す方法ＭＴは、プラズマ処理方法の一実施形態である。図２の（ａ）部は、図１に示す方法ＭＴの適用対象である被処理体（以下、ウエハＷという）を例示する断面図である。
まず、図２の（ａ）部を参照して、方法ＭＴの適用対象であるウエハＷの構成について説明する。図２の（ａ）部に示すウエハＷは、基板ＳＢ、被エッチング層ＥＬ、有機膜ＯＬ、反射防止膜ＡＬ、および、マスクＭＫ１（第１マスク）を有している。被エッチング層ＥＬは、基板ＳＢ上に設けられている。被エッチング層ＥＬは、シリコンを含有する層であり、例えば、アモルファスシリコン層または多結晶シリコン層であり得る。有機膜ＯＬは、有機材料から構成された膜であり、被エッチング層ＥＬ上に設けられている。反射防止膜ＡＬは、酸化シリコンを含有する反射防止膜であり、有機膜ＯＬ上に設けられている。マスクＭＫ１は、反射防止膜ＡＬ上に設けられている。マスクＭＫ１は、有機材料から構成されたマスクであり、例えば、レジストマスクである。マスクＭＫ１には、開口を提供するパターンがフォトリソグラフィによって形成されている。
次に、方法ＭＴの実施に用いることが可能なプラズマ処理装置の構成について説明する。方法ＭＴは、プラズマ処理装置によって実行される。図３は、図１に示す方法ＭＴの実施に用いることが可能なプラズマ処理装置の一例を示す図である。図３には、方法ＭＴの種々の実施形態で利用可能なプラズマ処理装置１０の断面構造が概略的に示されている。
図３に示すように、プラズマ処理装置１０は、平行平板の電極を備えるプラズマエッチング装置であり、処理容器１２を備えている。処理容器１２は、略円筒形状を有しており、処理空間Ｓｐを画定する。処理容器１２は、例えば、アルミニウムから構成されており、その内壁面には陽極酸化処理が施されている。処理容器１２は保安接地されている。
処理容器１２の底部上には、略円筒状の支持部１４が設けられている。支持部１４は、例えば、絶縁材料から構成されている。支持部１４を構成する絶縁材料は、石英のように酸素を含み得る。支持部１４は、処理容器１２内において、処理容器１２の底部から鉛直方向（処理容器１２内において処理容器１２の底部の上方）に延在している。処理容器１２内には、載置台ＰＤが設けられている。載置台ＰＤは、支持部１４によって支持されている。
載置台ＰＤは、載置台ＰＤの上面においてウエハＷを保持する。ウエハＷの主面ＦＷは、載置台ＰＤの上面に接触するウエハＷの裏面の反対側にあり、上部電極３０に向いている。載置台ＰＤは、下部電極ＬＥおよび静電チャックＥＳＣを有している。下部電極ＬＥは、第１プレート１８ａおよび第２プレート１８ｂを含んでいる。第１プレート１８ａおよび第２プレート１８ｂは、例えばアルミニウムといった金属から構成されており、略円盤形状をなしている。第２プレート１８ｂは、第１プレート１８ａ上に設けられており、第１プレート１８ａに電気的に接続されている。
第２プレート１８ｂ上には、静電チャックＥＳＣが設けられている。静電チャックＥＳＣは、導電膜である電極を、一対の絶縁層の間または一対の絶縁シートの間に配置した構造を有している。静電チャックＥＳＣの電極には、直流電源２２がスイッチ２３を介して電気的に接続されている。ウエハＷは、載置台ＰＤに載置されている場合に、静電チャックＥＳＣに接する。ウエハＷは、静電チャックＥＳＣに接する。静電チャックＥＳＣは、直流電源２２からの直流電圧により生じるクーロン力等の静電力によりウエハＷを吸着する。これにより、静電チャックＥＳＣは、ウエハＷを保持することができる。
第２プレート１８ｂの周縁部上には、ウエハＷのエッジおよび静電チャックＥＳＣを囲むようにフォーカスリングＦＲが配置されている。フォーカスリングＦＲは、エッチングの均一性を向上させるために設けられている。フォーカスリングＦＲは、エッチング対象の膜の材料によって適宜選択される材料から構成されており、例えば、石英から構成され得る。
第２プレート１８ｂの内部には、冷媒流路２４が設けられている。冷媒流路２４は、温調機構を構成している。冷媒流路２４には、処理容器１２の外部に設けられたチラーユニット（図示略）から配管２６ａを介して冷媒が供給される。冷媒流路２４に供給される冷媒は、配管２６ｂを介してチラーユニットに戻される。このように、冷媒流路２４には、冷媒が循環するように供給される。この冷媒の温度を制御することによって、静電チャックＥＳＣによって支持されたウエハＷの温度が制御され得る。
プラズマ処理装置１０には、ガス供給ライン２８が設けられている。ガス供給ライン２８は、伝熱ガス供給機構からの伝熱ガス、例えばＨｅガスを、静電チャックＥＳＣの上面とウエハＷの裏面との間に供給する。
プラズマ処理装置１０には、ウエハＷの温度を調節するヒータＨＴが設けられている。ヒータＨＴは、静電チャックＥＳＣに内蔵されている、または、第２プレート１８ｂ内に埋め込まれている。ヒータＨＴには、ヒータ電源ＨＰが接続されている。ヒータ電源ＨＰからヒータＨＴに電力が供給されることにより、静電チャックＥＳＣの温度が調整され、静電チャックＥＳＣ上に載置されるウエハＷの温度が調整されるようになっている。
プラズマ処理装置１０は、上部電極３０を備えている。上部電極３０は、処理容器１２内において載置台ＰＤの上方に載置台ＰＤと対向するように設けられている。下部電極ＬＥと上部電極３０とは、互いに略平行に設けられており、平行平板電極を構成する。上部電極３０と下部電極ＬＥとの間には、ウエハＷにプラズマ処理を行うための処理空間Ｓｐが提供されている。
上部電極３０は、絶縁性遮蔽部材３２を介して、処理容器１２の上部に支持されている。絶縁性遮蔽部材３２は、絶縁材料から構成されており、例えば、石英のように酸素を含み得る。上部電極３０は、電極板３４および電極支持体３６を含み得る。電極板３４は、処理空間Ｓｐに面しており、電極板３４には複数のガス吐出孔３４ａが設けられている。電極板３４は、一実施形態では、シリコンを含有する。
電極支持体３６は、電極板３４を着脱自在に支持するものであり、例えばアルミニウムといった導電性材料から構成され得る。電極支持体３６は、水冷構造を有し得る。電極支持体３６の内部には、ガス拡散室３６ａが設けられている。ガス拡散室３６ａからは、ガス吐出孔３４ａに連通する複数のガス通流孔３６ｂが下方（処理容器１２内において載置台ＰＤに向かう方向）に延びている。電極支持体３６には、ガス拡散室３６ａに処理ガスを導くガス導入口３６ｃが形成されており、ガス導入口３６ｃには、ガス供給管３８が接続されている。
ガス供給管３８には、バルブ群４２および流量制御器群４４を介して、ガスソース群４０が接続されている。ガスソース群４０は、複数のガスソースを有している。複数のガスソースは、フルオロカーボン系ガス（ＣｘＦｙガス（ｘ、ｙは１〜１０の整数））のソース、酸素ガスのソース、窒素ガスのソース、水素ガスのソース、ハロゲン含有ガスのソース、および、希ガスのソース、等を含み得る。ハロゲン含有ガスとしては、例えば、ＨＢｒガス、Ｃｌ２ガス、ＳＦ６ガス、ＢＣｌ３ガス、ＮＦ３ガス等が用いられ得る。希ガスとしては、例えば、アルゴン（Ａｒ）ガスが用いられ得る。
バルブ群４２は、複数のバルブを含んでおり、流量制御器群４４は、マスフローコントローラといった複数の流量制御器を含んでいる。ガスソース群４０の複数のガスソースのそれぞれは、バルブ群４２の対応のバルブ、および、流量制御器群４４の対応の流量制御器を介して、ガス供給管３８に接続されている。したがって、プラズマ処理装置１０は、ガスソース群４０の複数のガスソースのうち選択された一以上のガスソースからのガスを、個別に調整された流量で、処理容器１２内に供給することが可能である。
プラズマ処理装置１０では、処理容器１２の内壁に沿ってデポシールド４６が着脱自在に設けられている。デポシールド４６は、支持部１４の外周にも設けられている。デポシールド４６は、処理容器１２にエッチング副生物（デポ）が付着することを防止するものであり、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆することにより構成され得る。デポシールド４６は、Ｙ２Ｏ３の他に、例えば、石英のように酸素を含む材料から構成され得る。
処理容器１２の底部側、且つ、支持部１４と処理容器１２の側壁との間には排気プレート４８が設けられている。排気プレート４８は、例えば、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆することにより構成され得る。排気プレート４８の下方、且つ、処理容器１２には、排気口１２ｅが設けられている。排気口１２ｅには、排気管５２を介して排気装置５０が接続されている。排気装置５０は、ターボ分子ポンプなどの真空ポンプを有しており、処理容器１２内の空間を所望の真空度まで減圧することができる。処理容器１２の側壁にはウエハＷの搬入出口１２ｇが設けられており、搬入出口１２ｇはゲートバルブ５４により開閉可能となっている。
プラズマ処理装置１０は、第１の高周波電源６２および第２の高周波電源６４を更に備えている。第１の高周波電源６２は、プラズマ生成用の第１の高周波電力を発生する電源であり、２７〜１００［ＭＨｚ］の周波数、一例においては６０［ＭＨｚ］の高周波電力を発生する。また、第１の高周波電源６２は、パルス仕様を備えており、周波数５〜１０［ｋＨｚ］、Ｄｕｔｙ５０〜１００％で制御可能である。第１の高周波電源６２は、整合器６６を介して上部電極３０に接続されている。整合器６６は、第１の高周波電源６２の出力インピーダンスと負荷側（下部電極ＬＥ側）の入力インピーダンスとを整合させるための回路である。なお、第１の高周波電源６２は、整合器６６を介して下部電極ＬＥに接続されていてもよい。
第２の高周波電源６４は、ウエハＷにイオンを引き込むための第２の高周波電力、すなわち高周波バイアス電力を発生する電源であり、４００［ｋＨｚ］〜４０．６８［ＭＨｚ］の範囲内の周波数、一例においては１３．５６［ＭＨｚ］の周波数の高周波バイアス電力を発生する。また、第２の高周波電源６４は、パルス仕様を備えており、周波数５〜４０［ｋＨｚ］、Ｄｕｔｙ２０〜１００％で制御可能である。第２の高周波電源６４は、整合器６８を介して下部電極ＬＥに接続されている。整合器６８は、第２の高周波電源６４の出力インピーダンスと負荷側（下部電極ＬＥ側）の入力インピーダンスとを整合させるための回路である。
プラズマ処理装置１０は、電源７０を更に備えている。電源７０は、上部電極３０に接続されている。電源７０は、処理空間Ｓｐ内に存在する正イオンを電極板３４に引き込むための電圧を、上部電極３０に印加する。一例においては、電源７０は、負の直流電圧を発生する直流電源である。このような電圧が電源７０から上部電極３０に印加されると、処理空間Ｓｐに存在する正イオンが、電極板３４に衝突する。これにより、電極板３４から二次電子および／またはシリコンが放出され得る。
制御部Ｃｎｔは、プロセッサ、記憶部、入力装置、表示装置等を備えるコンピュータであり、プラズマ処理装置１０の各部を制御する。具体的に、制御部Ｃｎｔは、バルブ群４２、流量制御器群４５、排気装置５０、第１の高周波電源６２、整合器６６、第２の高周波電源６４、整合器６８、電源７０、ヒータ電源ＨＰ、およびチラーユニットに接続されている。
制御部Ｃｎｔは、入力されたレシピに基づくプログラムに従って動作し、制御信号を送出する。制御部Ｃｎｔからの制御信号によって、ガスソース群４０から供給されるガスの選択および流量と、排気装置５０の排気と、第１の高周波電源６２および第２の高周波電源６４からの電力供給と、電源７０からの電圧印加と、ヒータ電源ＨＰの電力供給と、チラーユニットからの冷媒流量および冷媒温度と、を制御することが可能である。なお、本明細書において開示されるプラズマ処理方法（方法ＭＴ）の各工程は、制御部Ｃｎｔによる制御によってプラズマ処理装置１０の各部を動作させることによって、実行され得る。
再び図１を参照し、方法ＭＴについて詳細に説明する。以下では、方法ＭＴの実施にプラズマ処理装置１０が用いられる例について説明を行う。また、以下の説明において、図２の（ａ）部と共に、図２の（ｂ）〜（ｄ）部、および図４を更に参照する。図２の（ｂ）部〜（ｄ）部は、図１に示す方法ＭＴの各工程の実施後のウエハＷの状態を示す断面図である。図４は、方法ＭＴの実施中における処理容器１２の一の状態を模式的に例示する図である。
工程ＳＴ１では、処理容器１２の内側に対するシーズニング処理の後に、図２の（ａ）部に示すウエハＷが準備され、ウエハＷがプラズマ処理装置１０の処理容器１２内に収容され、静電チャックＥＳＣ上に載置される。工程ＳＴ１において図３に示すウエハＷとして図２の（ａ）部に示す上記ウエハＷを準備した後に、工程ＳＴ２以降の各工程を実行する。
工程ＳＴ１に引き続く工程ＳＴ２では、ウエハＷに二次電子が照射される。具体的には、処理容器１２内に水素ガスおよび希ガスが供給され、第１の高周波電源６２から高周波電力が供給されることにより、プラズマが生成される。また、電源７０によって、上部電極３０に負の直流電圧が印加される。これにより、処理空間Ｓｐ中の正イオンが上部電極３０に引き込まれて、当該正イオンが上部電極３０に衝突する。正イオンが上部電極３０に衝突することにより、上部電極３０からは二次電子が放出される。放出された二次電子がウエハＷに照射されることにより、マスクＭＫ１が改質される。なお、上部電極３０に印加される負の直流電圧の絶対値のレベルが高い場合には、電極板３４に正イオンが衝突することにより、電極板３４の構成材料であるシリコンが、二次電子と共に放出される。放出されたシリコンは、プラズマに晒されたプラズマ処理装置１０の構成部品から放出される酸素と結合する。当該酸素は、例えば、支持部１４、絶縁性遮蔽部材３２、およびデポシールド４６といった部材から放出される。このようなシリコンと酸素の結合により、酸化シリコン化合物が生成され、当該酸化シリコン化合物がウエハＷ上に堆積してマスクＭＫ１を覆い保護する。これら改質と保護の効果により、後続の工程によるマスクＭＫ１の損傷が抑制され得る。なお、工程ＳＴ２では二次電子の照射による改質や保護膜の形成のため、第２の高周波電源６４のバイアス電力を最小限にして、シリコンの放出を抑制してもよい。
工程ＳＴ２に引き続く工程ＳＴ３では、処理容器１２内で発生させたプラズマとマスクＭＫ１とを用いて反射防止膜ＡＬをエッチングする。具体的には、ガスソース群４０の複数のガスソースのうち選択したガスソースから、フルオロカーボンガスを含む処理ガスを処理容器１２内に供給する。そして、第１の高周波電源６２から高周波電力を供給する。第２の高周波電源６４から高周波バイアス電力を供給する。排気装置５０を動作させることによって、処理容器１２内の圧力を所定の圧力に設定する。以上のようにして、フルオロカーボンガスのプラズマが処理容器１２の処理空間Ｓｐ内で生成される。生成されたプラズマ中のフッ素を含む活性種は、反射防止膜ＡＬの全領域のうちマスクＭＫ１から露出した領域をエッチングする。この反射防止膜ＡＬのエッチングによって、有機膜ＯＬに対するエッチングに用いられるマスクＡＬＭ（第２マスク）が反射防止膜ＡＬから形成される。マスクＡＬＭとマスクＭＫ１とは、マスクＭＫ２を成す。工程ＳＴ２で実施されるエッチングによって、反射防止膜ＡＬからマスクＭＫ２が形成される。
工程ＳＴ３に引き続く工程ＳＴ４では、処理容器１２内で発生させたプラズマとマスクＭＫ２とを用いて有機膜ＯＬをエッチングする。具体的には、ガスソース群４０の複数のガスソースのうち選択したガスソースから、窒素ガスと水素ガスとを含む処理ガスを処理容器１２内に供給する。そして、第１の高周波電源６２から高周波電力を供給する。第２の高周波電源６４から高周波バイアス電力を供給する。排気装置５０を動作させることによって、処理容器１２内の圧力を所定の圧力に設定する。以上のようにして、窒素ガスと水素ガスとを含む処理ガスのプラズマが処理容器１２の処理空間Ｓｐ内で生成される。生成されたプラズマ中の水素の活性種である水素ラジカルは、有機膜ＯＬの全領域のうち、工程ＳＴ２で反射防止膜ＡＬから形成されたマスクＭＫ２（マスクＡＬＭ）から露出した領域をエッチングする。この有機膜ＯＬのエッチングによって、被エッチング層ＥＬに対するエッチングに用いられるマスクＯＬＭ（第３マスク）が有機膜ＯＬから形成される。マスクＯＬＭとマスクＡＬＭとは、マスクＭＫ３を成す。工程ＳＴ３で実施されたエッチングによって、有機膜ＯＬからマスクＭＫ３が形成される。なお、工程ＳＴ４においては、窒素ガスと水素ガスとを含む処理ガスではなく、窒素ガスと酸素ガスとを含む処理ガスが用いられ得る。
工程ＳＴ４に引き続く工程ＳＴ５では、上部電極３０の電極板３４に酸化シリコン膜３４１を形成する。具体的には、ガスソース群４０の複数のガスソースのうち選択したガスソースから、第１のガス（酸素ガス）および第２のガス（アルゴンガス）を含む混合ガスを処理容器１２内に供給する。そして、第１の高周波電源６２から高周波電力を供給する。第２の高周波電源６４から高周波バイアス電力を供給する。電源７０によって、上部電極３０に負の直流電圧が印可される。排気装置５０を動作させることによって、処理容器１２内の圧力を所定の圧力に設定する。以上のようにして、処理容器１２内で第１のガスおよび第２のガスを含む混合ガスのプラズマが生成される。具体的には、酸素ガスのプラズマおよびアルゴンガスのプラズマが処理容器１２の処理空間Ｓｐ内で生成される。生成されたプラズマ中の酸素イオンは、上部電極３０に印加された直流電圧によってシリコンを含有する電極板３４に衝突し、電極板３４の表面に酸化シリコン膜３４１が形成される。このように工程ＳＴ５では、第１のガスのプラズマに含まれる酸素イオンを電極板３４に衝突させてシリコンを含有する電極板３４の表面に酸化シリコン膜３４１を形成する。
工程ＳＴ５において、電極板３４に対し必要且つ十分な膜厚の酸化シリコン膜３４１を形成すると共に、酸化シリコン膜３４１の形成に伴ってマスクＯＬＭ（マスクＭＫ３）の幅（形状）も十分に維持するためには、工程ＳＴ５における第１のガス（酸素ガス）の流量は、３〜１０［ｓｃｃｍ］の範囲（以下、範囲ＲＧ１という）であり得る。なお、酸化シリコン膜３４１の必要且つ十分な膜厚とは、工程ＳＴ６において実施されるエッチングによってシリコンの電極板３４が保護され得るに必要な膜厚（下限）以上であり、且つ、工程ＳＴ６の後に工程ＳＴ３が更に行われる場合（例えば、工程ＳＴ６の後に、別のウエハに対して工程ＳＴ１〜工程ＳＴ３が更に実施される場合）に工程ＳＴ３において酸化シリコン膜３４１が除去され得る膜厚（上限）以下である範囲（以下、範囲ＲＧ２という）である。なお、酸化シリコン膜３４１の除去については、より安定した量産を実現するために、酸化シリコン膜３４１を除去するためのクリーニング処理を行う工程を方法ＭＴに別途設けることも可能である。さらに、酸化シリコン膜３４１の膜厚の範囲ＲＧ２は、上部電極３０の挙動安定性が確保可能な範囲でもある。一実施形態では、工程ＳＴ５で電極板３４の表面に形成される酸化シリコン膜３４１の膜厚の範囲ＲＧ２は、例えば、５〜３０［ｎｍ］であり得る。
ここで図５を参照して、工程ＳＴ５における第１のガス（酸素ガス）の流量について説明する。図５は、方法ＭＴの奏する効果を説明するための実験結果を示す図である。図５に示す横軸は、第１のガスの流量［ｓｃｃｍ］を表し、図５に示す左側の縦軸は、工程ＳＴ５の実施の前後における図２の（ｃ）部に示すマスクＭＫ３の幅ＫＷの変化（ΔＣＤ［ｎｍ］）を表し、図５に示す右側の縦軸は、単位時間（例えば１秒）に形成される酸化シリコン膜３４１の膜厚［ｎｍ］を表している。なお、ΔＣＤ［ｎｍ］は、工程ＳＴ５の実施前における幅ＫＷの値から工程ＳＴ５の実施後における幅ＫＷの値を差し引いた値の平均値（ウエハＷ上の複数の箇所の平均値）であり、工程ＳＴ５の実施の前後におけるマスクＯＬＭの幅（形状）の変化を表している。
図５には、二種類の実験結果Ｇ１，Ｇ２が示されている。実験結果Ｇ１は、第１のガスの流量［ｓｃｃｍ］（図５に示す横軸の量）と、単位時間に形成される酸化シリコン膜３４１の膜厚［ｎｍ］（図５に示す右側の縦軸の量）との相関についての実験結果である。実験結果Ｇ２は、第１のガスの流量［ｓｃｍｍ］（図５に示す横軸の量）と、ΔＣＤ［ｎｍ］（図５に示す左側の縦軸の量）との相関についての実験結果である。実験結果Ｇ１に示すように、第１のガスの流量が少ないほど、単位時間に形成される酸化シリコン膜３４１の膜厚は増加する（負の相関）。実験結果Ｇ１に示されている負の相関が生じることの一因としては、例えば、第１のガスの流量が多いほど、第１のガスによってプラズマ密度が低下することが考えられ得る。また、実験結果Ｇ２に示すように、第１のガスの流量が少ないほど、ΔＣＤ［ｎｍ］は減少する（正の相関）。
図５に示すように、工程ＳＴ５における第１のガスの流量の範囲が範囲ＲＧ１の場合、ΔＣＤは、１［ｎｍ］を下回り、且つ、単位時間に形成される酸化シリコン膜３４１の膜厚は、１．６［ｎｍ］を上回る。従って、単位時間に形成される酸化シリコン膜３４１の膜厚が十分に大きく、且つ、ΔＣＤが十分に小さくなるような第１のガスの流量の範囲は、図５に示すように、範囲ＲＧ１であり得る。第１のガスの流量が範囲ＲＧ１内にある場合に、酸化シリコン膜３４１の膜厚が、範囲ＲＧ２内の値となり得る。
また工程ＳＴ５において、上部電極３０に印加される負の直流電圧が大きいほど、工程ＳＴ５において単位時間に形成される酸化シリコン膜３４１の膜厚は増加する（正の相関）ので、例えば−１５００［Ｖ］程度の比較的に高い負の直流電圧が上部電極３０に印加される。
図１に戻って説明する。工程ＳＴ５に引き続く工程ＳＴ６では、処理容器１２内で発生させたプラズマとマスクＭＫ３とを用いて被エッチング層ＥＬをエッチングする。具体的には、ガスソース群４０の複数のガスソースのうち選択したガスソースから、ハロゲンガスを含有する処理ガス（ハロゲン含有ガス）を処理容器１２内に供給する。この場合、ハロゲン含有ガスとしては、例えば、ＨＢｒガス、Ｃｌ２ガス、ＳＦ６ガス、ＢＣｌ３ガス、ＮＦ３ガス等から選択して用いることができる。そして、第１の高周波電源６２から高周波電力を供給する。第２の高周波電源６４から高周波バイアス電力を供給する。排気装置５０を動作させることによって、処理容器１２内の圧力を所定の圧力に設定する。これによって、プラズマが生成される。生成されたプラズマ中の活性種は、被エッチング層ＥＬの全領域のうち、工程ＳＴ４で形成されたマスクＭＫ３（マスクＯＬＭ）から露出した領域をエッチングする。工程ＳＴ６で実施されるエッチング処理において、工程ＳＴ５で形成された酸化シリコン膜３４１が受ける影響は、十分に抑制され得る。
上記した方法ＭＴによれば、反射防止膜ＡＬをエッチングする工程ＳＴ３から被エッチング層ＥＬをエッチングする工程ＳＴ６までの間に実施される工程ＳＴ５によって上部電極３０の電極板３４に酸化シリコン膜３４１が形成されるので、工程ＳＴ３の実行前に予め上部電極３０の電極板３４に酸化シリコン膜３４１を形成する工程を設ける必要がなく、工程ＳＴ３等の適用対象となるウエハＷとは別に上部電極３０の電極板３４に酸化シリコン膜３４１を形成するために用いる他のウエハを用意する必要がなく、更に、工程ＳＴ３の実行前に行うシーズニング処理が受け得る影響を回避し得る。また、シリコンを含有する電極板３４から印加される直流電圧に応じて酸素イオンが電極板３４に衝突するので、酸素イオンの供給が電極板３４に対し選択的に行え、よって、電極板３４以外の処理容器１２内の他の部品が酸素イオンから受ける影響を低減することができ、更に、電極板３４に形成される酸化シリコン膜３４１の膜厚のバラつきを低減し得る。
更に、上記した方法ＭＴによれば、第１のガスが３〜１０［ｓｃｃｍ］の範囲の流量の場合に、酸化シリコン膜３４１を電極板３４に比較的に厚く形成できると共に、第１のガスのプラズマによる酸素イオンがマスクＯＬＭ（有機膜）に及ぼす影響を低減できる。
更に、上記した方法ＭＴによれば、酸素ガスである第１のガスと共にアルゴンガスである第２のガスを用いることによって、電極板３４のシリコンに対する酸化が効果的に行われ得る。
更に、上記した方法ＭＴによれば、工程ＳＴ５で形成され得る酸化シリコン膜３４１の膜厚が、工程ＳＴ６のエッチング処理によって電極板３４が保護され得るに必要な膜厚以上となり、且つ、工程ＳＴ６の後に工程ＳＴ３が更に行われる場合に工程ＳＴ３において除去され得る膜厚以下となるので、酸化シリコン膜３４１の保護膜としての利用と、利用後の酸化シリコン膜３４１の除去とが効率良く行え得る。
以下、工程ＳＴ３および工程ＳＴ５のそれぞれのプロセス条件の実施例を示す。
＜工程ＳＴ３＞
・処理容器１２内の圧力の値［ｍＴｏｒｒ］：５０［ｍＴｏｒｒ］
・第１の高周波電源６２の高周波電力の値［Ｗ］：５００［Ｗ］
・第２の高周波電源６４の高周波電力の値［Ｗ］：３００［Ｗ］
・電源７０の直流電圧の値［Ｖ］：０［Ｖ］
・処理ガス：ＣＦ４ガス
・処理ガスの流量［ｓｃｃｍ］：６００［ｓｃｃｍ］
・処理時間［ｓ］：３０［ｓ］
＜工程ＳＴ５＞
・処理容器１２内の圧力の値［ｍＴｏｒｒ］：２０［ｍＴｏｒｒ］
・第１の高周波電源６２の高周波電力の値［Ｗ］：２００［Ｗ］
・第２の高周波電源６４の高周波電力の値［Ｗ］：０［Ｗ］
・電源７０の直流電圧の値［Ｖ］：−９００［Ｖ］
・処理ガス：Ｏ２／Ａｒガス
・処理ガスの流量［ｓｃｃｍ］：（Ｏ２ガス）５［ｓｃｃｍ］、（Ａｒガス）８００［ｓｃｃｍ］
・処理時間［ｓ］：１５［ｓ］
以上、好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
１０…プラズマ処理装置、１２…処理容器、１２ｅ…排気口、１２ｇ…搬入出口、１４…支持部、１８ａ…第１プレート、１８ｂ…第２プレート、２２…直流電源、２３…スイッチ、２４…冷媒流路、２６ａ…配管、２６ｂ…配管、２８…ガス供給ライン、３０…上部電極、３２…絶縁性遮蔽部材、３４…電極板、３４ａ…ガス吐出孔、３４１…酸化シリコン膜、３６…電極支持体、３６ａ…ガス拡散室、３６ｂ…ガス通流孔、３６ｃ…ガス導入口、３８…ガス供給管、４０…ガスソース群、４２…バルブ群、４４…流量制御器群、４６…デポシールド、４８…排気プレート、５０…排気装置、５２…排気管、５４…ゲートバルブ、６２…第１の高周波電源、６４…第２の高周波電源、６６…整合器、６８…整合器、７０…電源、ＡＬ…反射防止膜、ＡＬＭ…マスク、ＳＢ…基板、Ｃｎｔ…制御部、ＥＬ…被エッチング層、ＥＳＣ…静電チャック、ＦＲ…フォーカスリング、Ｇ１…実験結果、Ｇ２…実験結果、ＨＰ…ヒータ電源、ＨＴ…ヒータ、ＫＷ…幅、ＬＥ…下部電極、ＭＫ１…マスク、ＭＫ２…マスク、ＭＫ３…マスク、ＯＬ…有機膜、ＯＬＭ…マスク、ＰＤ…載置台、Ｓｐ…処理空間、Ｗ…ウエハ、ＭＴ…方法。

Claims (4)

  1. プラズマ処理装置を用いて被処理体を処理するプラズマ処理方法であって、該プラズマ処理装置は、処理容器を備え、該被処理体は、シリコンを含有する被エッチング層と、該被エッチング層の上に設けられる有機膜と、該有機膜の上に設けられる反射防止膜と、該反射防止膜の上に設けられる第１マスクとを備え、該方法は、
    前記処理容器内で発生させたプラズマと前記第１マスクとを用いて前記反射防止膜をエッチングする工程であって、該反射防止膜から第２マスクが形成される該工程と、
    前記処理容器内で発生させたプラズマと前記第２マスクとを用いて前記有機膜をエッチングする工程であって、該有機膜から第３マスクが形成される該工程と、
    前記処理容器内で第１のガスおよび第２のガスを含む混合ガスのプラズマを生成する工程と、
    前記処理容器内で発生させたプラズマと前記第３マスクとを用いて前記被エッチング層をエッチングする工程と、
    を備え、
    前記プラズマ処理装置は、上部電極を更に備え、
    前記上部電極は、前記処理容器内において前記被処理体を支持する載置台の上方に設けられ、
    前記上部電極の電極板は、シリコンを含有し、
    前記第１のガスは、酸素ガスであり、
    前記混合ガスのプラズマを生成する前記工程では、前記第１のガスのプラズマに含まれる酸素イオンを前記電極板に衝突させて該電極板の表面に酸化シリコン膜を形成する、
    方法。
  2. 前記混合ガスのプラズマを生成する前記工程において、前記第１のガスの流量は、３〜１０ｓｃｃｍの範囲である、
    請求項１に記載の方法。
  3. 前記第２のガスは、アルゴンガスである、
    請求項１または請求項２に記載の方法。
  4. 前記反射防止膜は、酸化シリコンを含有し、
    前記混合ガスのプラズマを生成する前記工程において形成される前記酸化シリコン膜の膜厚は、前記被エッチング層をエッチングする工程の後に前記反射防止膜をエッチングする前記工程が更に実施される場合に、該反射防止膜をエッチングする該工程において該酸化シリコン膜が除去される膜厚である、
    請求項１〜３の何れか一項に記載の方法。
JP2016105084A 2016-05-26 2016-05-26 プラズマ処理方法 Active JP6637838B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016105084A JP6637838B2 (ja) 2016-05-26 2016-05-26 プラズマ処理方法
TW106115930A TWI743123B (zh) 2016-05-26 2017-05-15 電漿處理方法
US15/605,531 US10192750B2 (en) 2016-05-26 2017-05-25 Plasma processing method
KR1020170064621A KR102428552B1 (ko) 2016-05-26 2017-05-25 플라즈마 처리 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016105084A JP6637838B2 (ja) 2016-05-26 2016-05-26 プラズマ処理方法

Publications (2)

Publication Number Publication Date
JP2017212357A true JP2017212357A (ja) 2017-11-30
JP6637838B2 JP6637838B2 (ja) 2020-01-29

Family

ID=60418982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016105084A Active JP6637838B2 (ja) 2016-05-26 2016-05-26 プラズマ処理方法

Country Status (4)

Country Link
US (1) US10192750B2 (ja)
JP (1) JP6637838B2 (ja)
KR (1) KR102428552B1 (ja)
TW (1) TWI743123B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020031731A1 (ja) * 2018-08-08 2020-02-13 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
WO2020125468A1 (zh) * 2018-12-18 2020-06-25 北京北方华创微电子装备有限公司 腔室进气结构以及反应腔室
JP2020141032A (ja) * 2019-02-27 2020-09-03 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6851217B2 (ja) * 2017-02-16 2021-03-31 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US11404245B2 (en) * 2018-02-28 2022-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. DC bias in plasma process
JP7158308B2 (ja) * 2019-02-14 2022-10-21 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011192718A (ja) * 2010-03-12 2011-09-29 Tokyo Electron Ltd プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
JP2012204668A (ja) * 2011-03-25 2012-10-22 Tokyo Electron Ltd プラズマエッチング方法および記憶媒体
JP2013042149A (ja) * 2004-10-29 2013-02-28 Lam Research Corporation シリコンまたはシリコンカーバイド電極表面をプラズマエッチング処理中の形態改質から保護する方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4288696B2 (ja) 2003-03-10 2009-07-01 セイコーエプソン株式会社 表面処理装置および表面処理方法
TWI670768B (zh) * 2014-10-30 2019-09-01 日商日本瑞翁股份有限公司 電漿蝕刻方法
US20160351799A1 (en) * 2015-05-30 2016-12-01 Applied Materials, Inc. Hard mask for patterning magnetic tunnel junctions

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013042149A (ja) * 2004-10-29 2013-02-28 Lam Research Corporation シリコンまたはシリコンカーバイド電極表面をプラズマエッチング処理中の形態改質から保護する方法
JP2011192718A (ja) * 2010-03-12 2011-09-29 Tokyo Electron Ltd プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
JP2012204668A (ja) * 2011-03-25 2012-10-22 Tokyo Electron Ltd プラズマエッチング方法および記憶媒体

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020031731A1 (ja) * 2018-08-08 2020-02-13 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP2020025035A (ja) * 2018-08-08 2020-02-13 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US11367590B2 (en) 2018-08-08 2022-06-21 Tokyo Electron Limited Plasma processing method and plasma processing apparatus
JP7203531B2 (ja) 2018-08-08 2023-01-13 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US11721522B2 (en) 2018-08-08 2023-08-08 Tokyo Electron Limited Plasma processing method and plasma processing apparatus
WO2020125468A1 (zh) * 2018-12-18 2020-06-25 北京北方华创微电子装备有限公司 腔室进气结构以及反应腔室
JP2020141032A (ja) * 2019-02-27 2020-09-03 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP7190938B2 (ja) 2019-02-27 2022-12-16 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置

Also Published As

Publication number Publication date
US10192750B2 (en) 2019-01-29
TWI743123B (zh) 2021-10-21
TW201806026A (zh) 2018-02-16
JP6637838B2 (ja) 2020-01-29
KR20170134245A (ko) 2017-12-06
US20170345666A1 (en) 2017-11-30
KR102428552B1 (ko) 2022-08-04

Similar Documents

Publication Publication Date Title
JP6689674B2 (ja) エッチング方法
KR102428552B1 (ko) 플라즈마 처리 방법
JP6382055B2 (ja) 被処理体を処理する方法
US20220051904A1 (en) Etching method
US11264246B2 (en) Plasma etching method for selectively etching silicon oxide with respect to silicon nitride
JP6521848B2 (ja) エッチング方法
KR102589406B1 (ko) 에칭 방법
CN109196624B (zh) 蚀刻方法
JP2016136606A (ja) エッチング方法
US9754797B2 (en) Etching method for selectively etching silicon oxide with respect to silicon nitride
KR102361775B1 (ko) 플라즈마 처리 방법
US9633864B2 (en) Etching method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180906

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190514

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191223

R150 Certificate of patent or registration of utility model

Ref document number: 6637838

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250