TWI670768B - 電漿蝕刻方法 - Google Patents

電漿蝕刻方法 Download PDF

Info

Publication number
TWI670768B
TWI670768B TW104134474A TW104134474A TWI670768B TW I670768 B TWI670768 B TW I670768B TW 104134474 A TW104134474 A TW 104134474A TW 104134474 A TW104134474 A TW 104134474A TW I670768 B TWI670768 B TW I670768B
Authority
TW
Taiwan
Prior art keywords
etching
silicon
film
plasma
silicon oxide
Prior art date
Application number
TW104134474A
Other languages
English (en)
Other versions
TW201620037A (zh
Inventor
松浦豪
Original Assignee
日商日本瑞翁股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日本瑞翁股份有限公司 filed Critical 日商日本瑞翁股份有限公司
Publication of TW201620037A publication Critical patent/TW201620037A/zh
Application granted granted Critical
Publication of TWI670768B publication Critical patent/TWI670768B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明係一種電漿蝕刻方法，其係於電漿條件下使用處理氣體之電漿蝕刻方法，其特徵為使用選自式(I)所示的氫氟醚之至少1種作為處理氣體。式(1)中，R表示氫原子或CnF2n+1所示的氟烷基；m、n表示滿足1≦m≦3、3≦(m+n)≦4之整數。依照本發明，可提供一種電漿蝕刻方法，其係於矽氧化物之蝕刻中，即使不用氧或氫，也可一邊得到充分高的蝕刻速度，一邊實現與矽氮化物或矽、有機材料的高蝕刻選擇性。
CmF2m+1-O-CH2-R (I)

Description

電漿蝕刻方法
本發明關於一種電漿蝕刻方法，其係於半導體裝置之製造步驟中，於電漿條件下使用處理氣體之電漿蝕刻方法，其中於同時蝕刻矽氧化物與選自包含矽氮化物、矽及有機膜之群組中的至少一種之際，選擇性地電漿蝕刻矽氧化物。
於半導體裝置之製造中，將矽化合物膜[例如SiO2膜、Si3N4(SiN)膜、SiC膜等]微細加工成所欲的形狀之際，有使用處理氣體進行電漿蝕刻之步驟。但於進行電漿蝕刻之際，重要的是加工對象的矽化合物膜與在同一基板上混合存在的不要加工(非加工對象)之矽化合物膜或有機膜之蝕刻選擇性。
以往，對於如此的加工對象與非加工對象之矽化合物的種類或組合，為了滿足蝕刻速度與蝕刻選擇比之要求，有提案各式各樣的電漿蝕刻用之處理氣體。例如，非專利文獻1或專利文獻1中記載於矽氧化膜的蝕刻中，使用C4F6、C4F8、C5F8等的氟碳化物、CH3F、C5HF7等的氫氟碳化物作為處理氣體之方法。
前述氟碳化物或氫氟碳化物通常在電漿蝕刻 之際，與氬等的稀有氣體或氧混合而使用。此係因為若僅使用氟碳化物或氫氟碳化物作為處理氣體，則在基板上形成厚的電漿聚合膜，而蝕刻不進行。
此處，稀有氣體之目的為用於稀釋氟碳化物或氫氟碳化物，氧係電漿聚合膜的前驅物，用於控制有助於蝕刻的活性物種中亦有的CFx(x為1~3之整數)之量。CFx之量若多，則在基板上發生聚合膜形成，於成為恰當量的階段時才開始進行蝕刻。
為了控制CFx之量，通常以混合的氧之流量來進行調整。例如，若一點一點地增加氧混合流量，則矽氧化物的聚合速度徐徐地降低，不久自聚合膜形成優先發生的氧混合流量範圍變化至矽氧化物被蝕刻的氧之流量範圍。於此流量範圍中，例如對於矽氮化物或矽、光阻等的有機膜，矽氧化物之蝕刻速度若充分地高，則選擇比良好的矽氧化物之蝕刻成為可能。
又，於矽氧化物之蝕刻中，例如欲對於矽實現選擇性蝕刻的情況，已知添加氫氣之方法。添加氫氣的理由係因為自氟碳化物氣體所生成的氟自由基會蝕刻矽，故添加氫氣使氟自由基成為HF之形式而進行捕捉，防止矽被蝕刻。
然而，在安全對策上，使用氫氣並不簡單，同時使用氫氣與氧氣又更不簡單。
作為解決如此的問題之方法，例如考慮於氣體的分子中使用含有氫原子的氫氟碳化物之方法
然而，與氟碳化物比較下，氫氟碳化物係容易聚合 ，若欲添加氧而控制蝕刻，則同時滿足充分的蝕刻速度與高的蝕刻選擇性之氣體的流量調整變得極困難。
又，於矽氧化物之蝕刻中，矽氮化物或矽、有機膜等之複數的非加工對象係混合存在於基板上，若選定對於任一材料皆保持高的選擇比之條件，則由於矽氧化膜的蝕刻速度會變低，蝕刻步驟的生產性變差而亦成為問題。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利第5440170號(US2010/0264116A1)
[非專利文獻]
[非專利文獻1]Nishi et al.,Handbook of Semiconductor Manufacturing Technology,Second Edition(2007)p21-p43
本發明係鑒於上述習知技術而完成者，其目的在於提供一種電漿蝕刻方法，其係在矽氧化物之蝕刻中，即使不使用氧或氫，也可一邊得到充分高的蝕刻速度，一邊實現與矽氮化物或矽、有機材料的高蝕刻選擇性。
本發明者為了解決上述問題，對於使用各種的化合物作為蝕刻氣體之矽氧化膜的電漿蝕刻方法，進行專心致力的檢討。結果發現作為電漿蝕刻用的處理氣體，若使用滿足某特定條件的氫氟醚，則同時得到充分的蝕刻速度，與對於選自矽氮化物、矽、有機膜的至少1種之非加工對象物的高蝕刻選擇比，終於完成本發明。
如此地依照本發明，可提供下述(1)~(4)之電漿蝕刻方法。
(1)一種電漿蝕刻方法，其係於電漿條件下使用處理氣體之電漿蝕刻方法，其特徵為使用選自式(I)所示的氫氟醚之至少1種作為處理氣體；CmF2m+1-O-CH2-R (I)
[式中，R表示氫原子或CnF2n+1所示的氟烷基；m、n表示滿足1≦m≦3、3≦(m+n)≦4之正整數)]。
(2)如(1)記載之電漿蝕刻方法，其中前述氫氟醚係選自包含1,1,2,2,3,3,3-七氟丙基甲基醚及七氟異丙基甲基醚之群組中的至少1種。
(3)如(1)記載之電漿蝕刻方法，其中作為前述處理氣體，使用前述式(I)所示的氫氟醚與稀有氣體，相對於前述式(I)所示的氫氟醚100容量份，含有20~3000容量份的稀有氣體。
(4)如(1)記載之電漿蝕刻方法，其中於同時蝕刻矽氧 化物與選自包含矽氮化物、矽及有機材料之群組中的至少一種之際，選擇性地電漿蝕刻矽氧化物。
藉由本發明之電漿蝕刻方法，於矽氧化物之蝕刻中，即使不使用氧或氫，也可一邊得到充分高的蝕刻速度，一邊實現與矽氮化物或矽、有機材料的高蝕刻選擇性。
[實施發明之形態]
以下，詳細說明本發明。
本發明係一種電漿蝕刻方法，其係於電漿條件下使用處理氣體之電漿蝕刻方法，其特徵為使用選自前述式(I)所示的氫氟醚之至少1種作為處理氣體。
本發明中所謂的「電漿蝕刻」，係指對處理氣體施加高頻的電場而引起輝光放電，使處理氣體分離成化學活性的離子、電子、中性種，利用此等的活性種與蝕刻對象材料之化學反應及物理衝撞所致的反應，進行蝕刻者。
本發明係使用選自下述式(I)所示的氫氟醚之至少1種(以下亦稱為「氫氟醚(I)」)作為處理氣體。
CmF2m+1-O-CH2-R (I)
[式中，R表示氫原子或CnF2n+1所示的氟烷基；m、n表示滿足1≦m≦3、3≦(m+n)≦4之正整數)]。
作為前述氫氟醚(I)之具體例，可舉出CF3-O-CH2-C2F5、CF3-O-CH2-n-C3F7、CF3-O-CH2-i-C3F7、C2F5-O-CH2-CF3、C2F5-O-CH2-C2F5、n-C3F7-O-CH3、i-C3F7-O-CH3。
於此等之中，在本發明中，從同時得到充分的蝕刻速度與對於非加工對象物的高蝕刻選擇比之觀點而言，作為前述氫氟醚(I)，較佳為選自包含n-C3F7-O-CH3、(1,1,2,2,3,3,3-七氟丙基甲基醚)及i-C3F7-O-CH3(七氟異丙基甲基醚)之群組中的至少1種。
本發明所用之氫氟醚係如上述之式(I)，特徵為在同一碳上不具有氟與氫兩者之元素。此係因為於同一碳上存在氟與氫時，在進行蝕刻的電漿環境中，氫比甲基(-CH3)或亞甲基(-CH2-)更難以自碳來解離，於電漿環境中無法捕捉所游離的氟。若無法捕捉所游離的氟，則對於矽氮化膜或光阻的蝕刻選擇比會降低。
又，氫氟醚分子中的碳數若少，則由於在矽氮化膜或光阻上的堆積膜之形成變得困難，蝕刻選擇比會降低。根據此觀點，碳數較佳為4以上，更佳為4以上5以下。碳數若超過5，則氫氟醚之沸點變高，變得難以用於蝕刻。
於本發明中，作為處理氣體，亦可使用在前述氫氟醚(I)中更混合有稀有氣體者。作為稀有氣體，可舉出選自包含氦、氬、氖、氪、氙之群組中的至少1種。 藉由混合稀有氣體而使用，可實現同時得到更充分的蝕刻速度、與對於非加工對象為更高的蝕刻選擇比之電漿蝕刻。
作為前述處理氣體，使用氫氟醚(I)與稀有氣體的混合氣體時，稀有氣體之混合比例，相對於100容量份的氫氟醚(I)，較佳為20~3000容量份，更佳為1000~2500容量份，尤佳為1800~2200容量份。
作為處理氣體使用的各氣體係各自獨立，通常填充於鋼瓶等的容器內而被搬運，並被連接、設置於乾蝕刻設備(乾蝕刻室)。然後，藉由打開該鋼瓶之閥，而將各氣體導入受到電漿的作用之乾蝕刻室內，電漿於各氣體中作用，進行乾蝕刻。
本發明之電漿蝕刻方法的特徵為在同時蝕刻矽氧化物、矽氮化物、矽及有機膜之際，對於矽氮化物、矽、有機膜各自，選擇性地蝕刻矽氧化物。
本發明中所謂的「矽氧化物」，例如係指SiO2、SiOC、SiOCH等之含有氧原子的矽化合物。
所謂的「矽氮化物」，係Si3N4(SiN)、SiCN等之含有氮原子的矽化合物。
又，所謂的「矽」，例如可舉出結晶矽或多結晶矽、非晶矽等。
所謂的「有機材料」，表示光阻或非晶碳等的碳系材料。
本發明之電漿蝕刻方法係可使用電漿蝕刻裝置來實施。作為所用的電漿蝕刻裝置，並沒有特別的限 定，可使用以往習知的電漿蝕刻裝置。例如，可舉出螺旋波方式、高頻感應方式、平行平板型、磁控方式及微波方式等之裝置。於本發明中，宜使用高密度範圍的電漿發生為容易之平行平板型、高頻感應方式及微波方式之裝置，惟不受此等所特別限定。
電漿蝕刻之條件係沒有特別的限定，可以以往習知的蝕刻條件進行，例如於使用平行平板型、上部電極為60MHz、下部電極為2MHz、且此等的電極間之距離為35mm的高頻電漿蝕刻裝置時，對上部電極的供給電力為200W~2000W，對下部電極的供給電力為0~600W之範圍，可自由地組合。
基板溫度較佳為使用氦氣與冷卻裝置進行控制，控制溫度係設定在-50℃~+60℃，更佳在-20℃~+40℃，尤佳在-10℃~+20℃之範圍。電漿蝕刻裝置之反應室內的壓力為1Pa~10Pa之範圍。
[實施例]
以下，藉由實施例及比較例，更詳細地說明本發明。惟，本發明完全不受以下的實施例所限定，於不脫離本發明的主旨之範圍內，可變更所用的處理氣體之種類、蝕刻條件等。
<實施例1>
將矽氧化膜(SiO2)、矽氮化膜(Si3N4)、多結晶矽膜、具有ArF準分子電射用的光阻塗布膜之矽基板片同時地導入電漿蝕刻裝置，進行電漿蝕刻。自蝕刻前後的各膜厚之變化來算出蝕刻速度。又，蝕刻不進行而生成聚合 膜的情況，對將該膜厚除以蝕刻時間者，附上負的符號，作為蝕刻速度表示。
蝕刻選擇比係將矽氧化膜的蝕刻速度除以作為選擇對象的各膜之蝕刻速度而求得。
作為蝕刻裝置，使用平行平板型者，以35mm之間隔設置60MHz的上部電極與2MHz的下部電極。
蝕刻係將上部電極之電力設為600W，將下部電極之電力設為240W，使室內壓力固定在2Pa，下部之冷卻係將冷卻單元設為0℃，將氦壓力設定在1000Pa，進行60秒鐘。
作為處理氣體，將1,1,2,2,3,3,3-七氟丙基甲基醚(C4H3F7O)以10sccm導入電漿裝置，將氬以200sccm導入電漿裝置。
蝕刻之結果係矽氧化膜的蝕刻速度為258nm/min，矽氮化膜的蝕刻速度為-118nm/min，多結晶矽膜的蝕刻速度為-45nm/min，光阻的蝕刻速度為9.6nm/min。
相對於矽氮化膜及多結晶矽，矽氧化膜之蝕刻選擇比為無限大(∞)，相對於光阻為27.0。
<實施例2>
除了將處理氣體自1,1,2,2,3,3,3-七氟丙基甲基醚(C4H3F7O)變更為七氟異丙基甲基醚(C4H3F7O)以外，以與實施例1相同的條件進行蝕刻。
蝕刻之結果，矽氧化膜的蝕刻速度為278nm/min，矽氮化膜的蝕刻速度為-116nm/min，多結晶矽膜的蝕刻速度為-61nm/min，光阻的蝕刻速度為-54nm/min。相對於 矽氮化膜、多結晶矽、光阻的任一者，矽氧化膜的蝕刻選擇比皆為無限大。
<比較例1>
除了將處理氣體自1,1,2,2,3,3,3-七氟丙基甲基醚(C4H3F7O)變更為1,1,2,2-四氟乙基甲基醚(C3H4F4O)以外，以與實施例1相同的條件進行蝕刻。
蝕刻之結果，矽氧化膜的蝕刻速度為225nm/min，矽氮化膜的蝕刻速度為266nm/min，多結晶矽膜的蝕刻速度為-39nm/min，光阻的蝕刻速度為-41nm/min。矽氧化膜的蝕刻選擇比，相對於矽氮化膜為0.8，相對於多結晶矽及光阻為無限大。
<比較例2>
除了將處理氣體自1,1,2,2,3,3,3-七氟丙基甲基醚(C4H3F7O)變更為(1,2,2,2-四氟乙基)二氟甲基醚(C3H2F6O)以外，以與實施例1相同的條件進行蝕刻。
蝕刻之結果，矽氧化膜的蝕刻速度為272nm/min，矽氮化膜的蝕刻速度為267nm/min，多結晶矽膜的蝕刻速度為10.4nm/min，光阻的蝕刻速度為40nm/min。
矽氧化膜的蝕刻選擇比，相對於矽氮化膜為1.0，相對於多結晶矽為26，相對於光阻為6.8。
<比較例3>
除了將處理氣體自1,1,2,2,3,3,3-七氟丙基甲基醚(C4H3F7O)變更為全氟(正丙基乙烯基醚)(C5F10O)以外，以與實施例1相同的條件進行蝕刻。
蝕刻之結果，矽氧化膜的蝕刻速度為423nm/min，矽 氮化膜的蝕刻速度為84nm/min，多結晶矽膜的蝕刻速度為62nm/min，光阻的蝕刻速度為202nm/min。
矽氧化膜之蝕刻選擇比，相對於矽氮化膜為5.0，相對於多結晶矽為6.9，相對於光阻為2.1。
<比較例4>
除了將處理氣體自1,1,2,2,3,3,3-七氟丙基甲基醚(C4H3F7O)變更為二氟甲基-2,2,2-三氟乙基醚(C3H3F5O)以外，以與實施例1相同的條件進行蝕刻。
蝕刻之結果，矽氧化膜的蝕刻速度為239nm/min，矽氮化膜的蝕刻速度為308nm/min，多結晶矽膜的蝕刻速度為-53nm/min，光阻的蝕刻速度為23nm/min。
矽氧化膜之蝕刻選擇比，相對於矽氮化膜為0.8，相對於多結晶矽為無限大，相對於光阻為10。
<比較例5>
除了將處理氣體自1,1,2,2,3,3,3-七氟丙基甲基醚(C4H3F7O)變更為1,1,2,2,2-五氟乙基甲基醚(C3H3F5O)以外，以與實施例1相同的條件進行蝕刻。
蝕刻之結果，矽氧化膜的蝕刻速度為227nm/min，矽氮化膜的蝕刻速度為293nm/min，多結晶矽膜的蝕刻速度為-46nm/min，光阻的蝕刻速度為-43nm/min。
矽氧化膜之蝕刻選擇比，相對於矽氮化膜為0.8，相對於多結晶矽及光阻任一者皆為無限大。
<比較例6>
除了將處理氣體自1,1,2,2,3,3,3-七氟丙基甲基醚(C4H3F7O)變更為六氟-1,3-丁二烯(C4F6)，以5sccm添加氧 以外，以與實施例1相同的條件進行蝕刻。
蝕刻之結果，矽氧化膜的蝕刻速度為83nm/min，矽氮化膜的蝕刻速度為-20nm/min，多結晶矽膜的蝕刻速度為8.6nm/min，光阻的蝕刻速度為2.5nm/min。
矽氧化膜之蝕刻選擇比，相對於矽氮化膜為無限大，相對於多結晶矽為9.6，相對於光阻為33。
<比較例7>
除了將處理氣體自六氟-1,3-丁二烯(C4F6)變更為八氟環戊烯(C5F8)以外，以與比較例6相同的條件進行蝕刻。
蝕刻之結果，矽氧化膜的蝕刻速度為80nm/min，矽氮化膜的蝕刻速度為-38nm/min，多結晶矽膜的蝕刻速度為29nm/min，光阻的蝕刻速度為-2.0nm/min。
矽氧化膜之蝕刻選擇比，相對於矽氮化膜為無限大，相對於多結晶矽為2.8，相對於光阻為無限大。
下述表1中彙總顯示本發明中的實施例及比較例。再者，比較例6、7係使用具代表性的氟化合物作為矽氧化膜的蝕刻氣體。又，由於此等化合物若不加氧則蝕刻不進行，故使氧流量變化，選定能取得最好的矽氮化物及矽之選擇比的條件。
表1中，作為處理氣體之成分使用的氟化合物係如以下。
A：CF3-CF2-CF2-O-CH3
B：CH3-O-CF(CF3)2
C：CHF2-CF2-O-CH3
D：CF3-CHF-O-CHF2
E：CF3-CF2-CF2-O-CF=CF2
F：CHF2-O-CH2-CF3
G：CH3-O-CF2-CF3
H：C4F6
I：C5F8
由表1可知以下者。
於實施例1、2中，可一邊將矽氧化物之蝕刻速度維持在200nm/min以上，一邊得到相對於矽氮化物、矽及光阻為無限大或者非常高的蝕刻選擇比。另一方面於比較例1~5中，雖然蝕刻速度充分高，但無法取得與矽氮化物或光阻之選擇比。又，於比較例6、7中，雖然得到高的蝕刻選擇比，但矽氧化物之蝕刻速度低。
依照本發明之實施例，由於即使相對於矽氮化物、矽、光阻，也皆可得到高的矽氧化物之蝕刻選擇 比，故例如，依照本發明，不僅在矽氧化膜與矽氮化膜混合存在的基板或矽氧化膜與矽混合存在的基板，而且在矽氧化膜、矽氮化膜、矽及光阻等之碳系材料混合存在的基板中，亦可選擇地蝕刻矽氧化物。

Claims (3)

  1. 一種電漿蝕刻方法，其係於電漿條件下使用處理氣體之電漿蝕刻方法，其特徵為使用選自包含1,1,2,2,3,3,3-七氟丙基甲基醚及七氟異丙基甲基醚之群組中的至少1種的氫氟醚作為處理氣體。
  2. 如請求項1之電漿蝕刻方法，其中作為該處理氣體，使用該氫氟醚與稀有氣體，相對於該氫氟醚100容量份，含有20~3000容量份的稀有氣體。
  3. 如請求項1之電漿蝕刻方法，其中於同時蝕刻矽氧化物與選自包含矽氮化物、矽及有機膜之群組中的至少一種之際，選擇性地蝕刻矽氧化物。
TW104134474A 2014-10-30 2015-10-21 電漿蝕刻方法 TWI670768B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-221423 2014-10-30
JP2014221423 2014-10-30

Publications (2)

Publication Number Publication Date
TW201620037A TW201620037A (zh) 2016-06-01
TWI670768B true TWI670768B (zh) 2019-09-01

Family

ID=55857343

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104134474A TWI670768B (zh) 2014-10-30 2015-10-21 電漿蝕刻方法

Country Status (8)

Country Link
US (1) US20170243756A1 (zh)
EP (1) EP3214640B1 (zh)
JP (1) JP6696429B2 (zh)
KR (1) KR102494959B1 (zh)
CN (1) CN107112232A (zh)
SG (1) SG11201703122PA (zh)
TW (1) TWI670768B (zh)
WO (1) WO2016068004A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3432345A4 (en) * 2016-03-16 2019-10-09 Zeon Corporation PLASMA ETCHING PROCESS
JP6637838B2 (ja) * 2016-05-26 2020-01-29 東京エレクトロン株式会社 プラズマ処理方法
JP2018046185A (ja) * 2016-09-15 2018-03-22 東京エレクトロン株式会社 酸化シリコン及び窒化シリコンを互いに選択的にエッチングする方法
US10305029B1 (en) 2017-11-10 2019-05-28 International Business Machines Corporation Image reversal process for tight pitch pillar arrays
US10304692B1 (en) * 2017-11-28 2019-05-28 International Business Machines Corporation Method of forming field effect transistor (FET) circuits, and forming integrated circuit (IC) chips with the FET circuits
KR102104240B1 (ko) 2018-08-13 2020-04-24 아주대학교 산학협력단 플라즈마 식각 방법
KR102327416B1 (ko) * 2019-08-20 2021-11-16 아주대학교산학협력단 플라즈마 식각 방법
KR102328590B1 (ko) * 2019-09-16 2021-11-17 아주대학교산학협력단 플라즈마 식각 방법
JP7387377B2 (ja) * 2019-10-18 2023-11-28 キオクシア株式会社 プラズマエッチング方法及びプラズマエッチング装置
KR102389081B1 (ko) * 2020-04-06 2022-04-20 아주대학교산학협력단 PIPVE(perfluoroisopropyl vinyl ether)를 이용한 플라즈마 식각 방법
KR20220008007A (ko) 2020-07-13 2022-01-20 (주)옵토레인 실리콘 기판의 금속촉매습식식각 방법
KR102441772B1 (ko) * 2020-11-13 2022-09-07 아주대학교산학협력단 플라즈마 식각 방법
WO2024029776A1 (ko) * 2022-08-05 2024-02-08 아주대학교산학협력단 헵타플루오로프로필 메틸 에테르와 헵타플루오로이소프로필 메틸 에테르를 이용한 플라즈마 식각 방법
KR20240093218A (ko) * 2022-12-15 2024-06-24 아주대학교산학협력단 플라즈마 식각 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6514425B1 (en) * 1996-11-05 2003-02-04 Agency Of Industrial Science And Technology Dry etching gas
US20060027249A1 (en) * 2004-07-23 2006-02-09 Johnson Andrew D Method for removing carbon-containing residues from a substrate
US20080050926A1 (en) * 2006-08-25 2008-02-28 Hideo Nakagawa Dry etching method
US20110067733A1 (en) * 2008-05-22 2011-03-24 Asahi Glass Company, Limited Method for cleaning with fluorine compound
WO2011047302A2 (en) * 2009-10-16 2011-04-21 Matheson Tri-Gas Chamber cleaning methods using fluorine containing cleaning compounds

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5440170B2 (zh) 1973-10-22 1979-12-01
US6121163A (en) * 1996-02-09 2000-09-19 Applied Materials, Inc. Method and apparatus for improving the film quality of plasma enhanced CVD films at the interface
JPH10223614A (ja) * 1997-02-12 1998-08-21 Daikin Ind Ltd エッチングガスおよびクリーニングガス
JP3400770B2 (ja) * 1999-11-16 2003-04-28 松下電器産業株式会社 エッチング方法、半導体装置及びその製造方法
US6455479B1 (en) * 2000-08-03 2002-09-24 Shipley Company, L.L.C. Stripping composition
KR20020017182A (ko) 2000-08-29 2002-03-07 윤종용 옥타플루오로부텐으로 이루어지는 식각 가스를 이용한반도체 소자의 제조방법
US7256134B2 (en) * 2003-08-01 2007-08-14 Applied Materials, Inc. Selective etching of carbon-doped low-k dielectrics
CN101015044A (zh) * 2004-05-31 2007-08-08 独立行政法人产业技术综合研究所 干式蚀刻气体及干式蚀刻方法
CN100461344C (zh) * 2004-07-23 2009-02-11 气体产品与化学公司 从基板上清除含碳的残余物的方法
US9028924B2 (en) * 2010-03-25 2015-05-12 Novellus Systems, Inc. In-situ deposition of film stacks

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6514425B1 (en) * 1996-11-05 2003-02-04 Agency Of Industrial Science And Technology Dry etching gas
US20060027249A1 (en) * 2004-07-23 2006-02-09 Johnson Andrew D Method for removing carbon-containing residues from a substrate
US20080050926A1 (en) * 2006-08-25 2008-02-28 Hideo Nakagawa Dry etching method
US20110067733A1 (en) * 2008-05-22 2011-03-24 Asahi Glass Company, Limited Method for cleaning with fluorine compound
WO2011047302A2 (en) * 2009-10-16 2011-04-21 Matheson Tri-Gas Chamber cleaning methods using fluorine containing cleaning compounds

Also Published As

Publication number Publication date
TW201620037A (zh) 2016-06-01
JPWO2016068004A1 (ja) 2017-08-10
CN107112232A (zh) 2017-08-29
EP3214640A4 (en) 2018-06-20
EP3214640B1 (en) 2020-01-15
KR102494959B1 (ko) 2023-02-01
WO2016068004A1 (ja) 2016-05-06
KR20170076737A (ko) 2017-07-04
JP6696429B2 (ja) 2020-05-20
US20170243756A1 (en) 2017-08-24
SG11201703122PA (en) 2017-06-29
EP3214640A1 (en) 2017-09-06

Similar Documents

Publication Publication Date Title
TWI670768B (zh) 電漿蝕刻方法
JP2021108391A (ja) 半導体構造物をエッチングするための窒素含有化合物
KR102153246B1 (ko) 규소-함유 필름의 에칭을 위한 방법 및 에칭 가스
JP4733214B1 (ja) マスクパターンの形成方法及び半導体装置の製造方法
JP5933694B2 (ja) ホウ素炭素膜をドライストリッピングする方法
CN108780749B (zh) 等离子体蚀刻方法
US10658194B2 (en) Silicon-based deposition for semiconductor processing
TWI621179B (zh) Dry etching method
JP5850043B2 (ja) エッチングガスおよびエッチング方法
KR20200018897A (ko) 플라즈마 식각 방법
CN109564868B (zh) 等离子体蚀刻方法
US11437244B2 (en) Dry etching gas composition and dry etching method
TW201801178A (zh) 電漿蝕刻方法
JP2017050413A (ja) プラズマエッチング方法
JP2012043869A (ja) エッチングガスおよびエッチング方法
CN101853807B (zh) 用于导线间电介质材料除去的方法
TW201735159A (zh) 電漿蝕刻方法
WO2023074511A1 (ja) エッチングガス及びそれを用いたエッチング方法
JP2018032667A (ja) プラズマエッチング方法
Antonelli et al. Designing Ultra Low-k Dielectric Materials for Ease of Patterning
JP2016051777A (ja) シリコン酸化膜のプラズマエッチング方法