KR20220008007A - 실리콘 기판의 금속촉매습식식각 방법 - Google Patents

실리콘 기판의 금속촉매습식식각 방법 Download PDF

Info

Publication number
KR20220008007A
KR20220008007A KR1020200086012A KR20200086012A KR20220008007A KR 20220008007 A KR20220008007 A KR 20220008007A KR 1020200086012 A KR1020200086012 A KR 1020200086012A KR 20200086012 A KR20200086012 A KR 20200086012A KR 20220008007 A KR20220008007 A KR 20220008007A
Authority
KR
South Korea
Prior art keywords
metal catalyst
silicon substrate
etching
wet etching
etching method
Prior art date
Application number
KR1020200086012A
Other languages
English (en)
Inventor
오일환
원준호
누르아이니 아나피
Original Assignee
(주)옵토레인
금오공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)옵토레인, 금오공과대학교 산학협력단 filed Critical (주)옵토레인
Priority to KR1020200086012A priority Critical patent/KR20220008007A/ko
Publication of KR20220008007A publication Critical patent/KR20220008007A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30608Anisotropic liquid etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)
  • Catalysts (AREA)

Abstract

본 발명은 실리콘 기판의 금속촉매습식식각 방법에 관한 것으로서, 보다 상세하게는 금속촉매가 증착된 실리콘 기판과 식각액의 산화환원반응에 의해 기판을 식각함으로써 고비용이면서 공정효율이 낮은 건식식각법에 비해 공정이 간편하고 경제적으로 고종횡비(high aspect ratio)나노구조를 형성할 수 있는 실리콘 기판의 금속촉매습식식각 방법에 관한 것이다.
본 발명에 따른 실리콘 기판의 금속촉매습식식각 방법은 실리콘 기판상에 금속촉매를 증착하는 증착단계(S100);와 금속촉매가 증착된 Si 기판을 식각액과 반응시켜 식각하는 식각단계(S200)를 포함한다.

Description

실리콘 기판의 금속촉매습식식각 방법{Metal-Assisted Chemical Etching Process for Silicon Substrate}
본 발명은 실리콘 기판의 금속촉매습식식각 방법에 관한 것으로서, 보다 상세하게는 금속촉매가 증착된 실리콘 기판과 식각액의 산화환원반응에 의해 기판을 식각함으로써 고비용이면서 공정효율이 낮은 건식식각법에 비해 공정이 간편하고 경제적으로 고종횡비(high aspect ratio)나노구조를 형성할 수 있는 실리콘 기판의 금속촉매습식식각 방법에 관한 것이다.
실리콘(Si)은 현대 산업에서 가장 널리 사용되는 반도체 물질로 마이크로 전자소자, 태양전지 등의 기반이 되는 물질이기 때문에 그 물리적, 화학적 성질이 반도체 재료 중 가장 광범위하게 연구되고 있다.
Si 공정은 결정 성장(crystal growth), 불순물 첨가(doping), 식각(etching) 등을 포 함한다. 이 중 식각 공정은 식각 매질의 상(phase)에 따라 습식 식각(wet etching)과 건식 식각(dry etching) 으로 구분된다.
건식 식각에서는 Deep reactive-ion etching(DRIE) 등 장비에서 직진성 플라즈마를 이용하므로 비등방성(anisotropic) 식각을 나타낸다. 즉, 수직 방향으로 선택적으로 식각되면서 종횡비(aspect ratio) 가 큰 나노 미터에서 마이크로 미터 크기를 갖는 구멍(hole), 메사(mesa), 선(wire) 등의 구조가 생성된다.
건식식각과 관련된 특허문헌으로는, 국내공개특허 제10-2017-0076737호(플라즈마 에칭 방법)은 실리콘 산화물과, 실리콘 질화물, 실리콘 및 유기막으로 이루어진 군에서 선택되는 적어도 일종을 동시에 에칭할 때, 실리콘 산화물을 선택적으로 플라즈마 에칭하는 방법을 제시하고 있다.
또한, 국내등록특허 10-2033979(에칭 처리 방법 및 에칭 처리 장치)에서는 고종횡비 에칭에서 발생되는 뎁스 로딩(Depth Loading)현상을 억제하며, 실리콘 산화막의 에칭 레이트를 높이기 위하여 배치대를 냉각하는 칠러의 온도를 -20℃ 이하로 제어하고, 제 1 고주파 전원으로부터 인가하는 제 1 고주파 전력에 의해, 가스 공급원이 공급하는 수소 함유 가스 및 불소 함유 가스로부터 플라즈마를 생성하고, 생성한 상기 플라즈마에 의해 상기 배치대 상의 기판의 실리콘 산화막을 에칭 처리하고, 상기 에칭 처리 후의 제전 처리에 있어서, 제 2 고주파 전원으로부터 제 1 고주파 전력의 주파수보다 낮은 주파수의 제 2 고주파 전력을 상기 배치대에 인가하는 에칭 처리 방법을 제시하고 있다.
하지만, 건식식각법은 고가의 장비와 청정실이 요구되며, 처리량이 낮고, 선택비가 낮은 한계가 있다.
습식 식각은 식각액 등을 이용하여 식각하는 방법으로 건식식각에 비해 경제적이다. 기판과 매질 사이의 식각 경계 (etching front)가 반구형으로 확장되는 등방성 식각 (isotropic etching)을 나타내며, 건식 식각에 비해 미세패턴의 형성이 어려운 한계가 있다.
이에, 건식식각과 습식식각의 한계를 극복하여 경제적이면서 높은 종횡비를 갖는 실리콘 기판의 식각방법이 요구된다.
국내공개특허 제10-2017-0076737호(플라즈마 에칭 방법) 국내등록특허 제10-2033979호(에칭 처리 방법 및 에칭 처리 장치)
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 금속촉매가 증착된 실리콘 기판과 식각액의 산화환원반응에 의해 기판을 식각함으로써 고비용이면서 공정효율이 낮은 건식식각법에 비해 공정이 간편하고 경제적으로 고종횡비(high aspect ratio)나노구조를 형성할 수 있는 실리콘 기판의 금속촉매습식식각 방법을 제공하는 것이다.
상기 과제를 해결하기 위한 본 발명의 실리콘 기판의 금속촉매습식식각 방법은 실리콘 기판상에 금속촉매를 증착하는 증착단계(S100);와 금속촉매가 증착된 Si 기판을 식각액과 반응시켜 식각하는 식각단계(S200)를 포함한다.
상기 식각액은 HF 과 H2O2을 혼합한 것임을 특징으로 한다.
상기 HF의 농도는 5 내지 8 M 인 것임을 특징으로 한다.
상기 H2O2의 농도는 0.2 내지 0.8 M 임을 특징으로 한다.
상기 금속촉매는 금, 은, 백금, 팔라듐, 백금 또는 이들의 조합 중 어느 하나를 포함하는 것을 특징으로 한다.
상기 증착단계(S100)에서 금속촉매는 열적 증착, 전자선 증착, 스퍼터링, 전기도금, 무전해 도금, 자기조립법 또는 이들의 조합 중 어느 하나의 방법을 이용하여 기판상에 증착되는 것임을 특징으로 한다.
상술한 바와 같이, 본 발명에 따른 실리콘 기판의 금속촉매습식식각 방법에 의하면, 금속촉매가 증착된 실리콘 기판과 식각액의 산화환원반응에 의해 기판을 식각함으로써 고비용이면서 공정효율이 낮은 건식식각법에 비해 공정이 간편하고 경제적으로 고종횡비(high aspect ratio)나노구조를 형성할 수 있는 효과가 있다.
도 1은 본 발명의 실리콘 기판의 금속촉매습식식각 방법을 보여주는 개략도.
도 2는 본 발명에 따른 실리콘 기판의 금속촉매습식식각 방법의 식각 원리.
본 발명의 구체적 특징 및 이점들은 이하에서 첨부도면을 참조하여 상세히 설명한다. 이에 앞서 본 발명에 관련된 기능 및 그 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 구체적인 설명을 생략하기로 한다.
본 발명은 실리콘 기판의 금속촉매습식식각 방법에 관한 것으로서, 보다 상세하게는 금속촉매가 증착된 실리콘 기판과 식각액의 산화환원반응에 의해 기판을 식각함으로써 고비용이면서 공정효율이 낮은 건식식각법에 비해 공정이 간편하고 경제적으로 고종횡비(high aspect ratio)나노구조를 형성할 수 있는 실리콘 기판의 금속촉매습식식각 방법에 관한 것이다.
도 1은 본 발명의 실리콘 기판의 금속촉매습식식각 방법을 보여주는 개략도이다.
본 발명에 따른 실리콘 기판상에 금속촉매를 증착하는 증착단계(S100)와 금속촉매가 증착된 Si 기판을 식각액과 반응시켜 식각하는 식각단계(S200)를 포함한다.
상기 증착단계(S100)에서는 실리콘 기판상에 금속촉매를 증착하는 단계로, 금속촉매를 증착하는 방법은 열적 증착(thermal evaporation), 전자선 증착(electron beam evaporation), 스퍼터링(sputtering), 전기 도금 (electrodeposition), 무전해 도금(electroless deposition), 자기조립법(self assembly) 또는 이들의 조합 중 어느 하나의 방법을 이용하여 기판상에 증착할 수 있으나 이에 한정하는 것은 아니다.
또한, 상기 금속촉매는 화학적 혹은 물리적으로 실리콘기판에 증착된 형태이거나 리소그래피 (lithogrphay) 등을 사용하여 원하는 패턴이 형성된 모양일 수도 있다. 리소그라피 방법은 포토리소그라피 공정, 스캐너(Scanner) 리소그라피 공정, 스텝퍼(Stepper) 리소그라피공정, 전자빔(E-beam) 리소그라피 공정 중 어느 하나 이상 포함하는 것이 바람직할 것이나 이에 한정된 것은 아니다.
상기 금속촉매는 금(Au), 은(Ag), 백금(Pt), 팔라듐(Pd) 또는 이들의 조합 중 어느 하나를 포함하는 것을 특징으로 하나 이에 한정하는 것은 아니다. 이때, 금속촉매는 일종의 주형(template)으로 작용하여 금속 촉매의 모양을 전자빔 리소그래피를 이용하여 정교하게 조절하면, 나노홀(nanohole), 나노선 (nanowire), 나사형(spiral) 혹은 나선형(helical) 모양의 3차원 구조도 제작이 가능하다.
이때, 상기 금속촉매의 입경은 0.1 내지 1000 ㎛로 갖는 것을 사용하며, 상기 금속촉매는 10 내지 100nm 의 두께로 증착된다.
상기 실리콘 기판은 n형 도펀트로 도핑된 실리콘 기판 또는 p형 도펀트로 도핑된 실리콘 기판 중 어느 하나를 사용할 수 있으며, 바람직하게는, 식각속도가 빠른 n형 실리콘 기판을 사용할 수 있다.
또한, 상기 실리콘 기판의 도핑농도는 0.1 내지 10 Ω cm 의 비저항을 갖도록 제어된 것을 사용할 수 있다.
도핑농도가 높을수록 높을수록 생성된 나노 구조의 표면이 거칠어지고, 기공성을 갖는 나노 구조체가 형성되는데, 보다 상세하게는, Si 내 도핑 농도가 커서 캐리어(carrier) 농도가 커지면 촉매/Si 지점에서 멀리 떨어진 기공 벽 면으로부터도 전자가 공급될 수 있어서 기공 벽면에 기공 생성을 촉진시키게 된다.
또한, 높게 도핑된 Si의 경우 결핍층(depletion layer)의 두께와 장벽 높이 (barrier height)가 상대적으로 작기 때문에 상대적으로 전자 전달 속도가 빠르며, 불순물 원자가 일종의 핵형성 위치(nucleation site)로 작용해 Si이 식각될 때 그 표면을 거칠게 만들게 되는 것이다.
식각단계(S200)에서는 금속촉매가 증착된 Si 기판을 식각액과 반응시켜 식각하여 나노구조를 형성하게 된다.
상기 식각액은 산화제와 산화물 제거제를 혼합한 것으로, 상기 산화제로는 H2O2를 사용하고, 상기 산화물 제거제로는 HF 을 사용한다.
H2O2는 산화제로서 역할을 수행하며, 반응에 직접 참여하지 않고 반응을 촉진하는 촉매역할만 하게 되므로, 반응 중 금속이 계속 잔존하는 상태로 유지되어 실리콘 기판 상의 금속촉매가 존재하는 영역에만 식각됨으로써 실리콘 수직 구조가 형성될 수 있다.
이때, 상기 식각액 내 HF의 농도는 5 내지 8M 인 것을 사용하는데, 상기 농도 범위 내에서 곧은 기둥모양을 나타낸다.
HF의 농도가 상기 농도 범위를 벗어날 경우 기공 벽면의 기울기가 수직에서 벗어나 기울어진 꼬깔 모양을 나타내거나 마이크로 크기의 웅덩이 모양을 나타내며, H2O2 의 환원속도가 증가하여 이에 필요한 전자가 촉매/Si 계면에서 뿐만 아니라 거리가 떨어진 기공 벽면에서도 공급되어 금속촉매 아래 뿐만 아니라 Si 기공 벽면도 식각되어 결과적으로 벽면이 기울어진 기공이 형성되기 때문에 바람직하지 못하다.
상기 H2O2의 농도는 0.2 내지 0.8 M 을 사용하는데, H2O2의 농도가 0.2 M 미만일 경우 산화제로서 역할을 수행하기 힘들며, H2O2의 농도가 0.8 M 을 초과할 경우 기공성을 가져 매끄러운 표면의 나노 구조체를 수득하기 힘들게 된다.
보다 상세하게는, 금속촉매 중 일부가 산화제에 의해 산화되어 이온의 형태로 녹아 나오게 되는데, 나노 기공을 따라 확산하는 중 기공 벽면의 Si 을 식각 및 재증착 후 다시 촉매로 작용하여 기공성 벽면을 만든다. H2O2의 농도가 높을수록 금속촉매의 이온농도 또한 증가하여 매끄러운 표면의 나노 구조체를 형성하기 힘들게 된다.
식각단계(S200)에서는 식각온도는 25 내지 50 ℃로 제어될 수 있으며, 식각시간은 요구되는 나노 구조의 수직 방향 길이에 따라 설계될 수 있으며 통상 10초 내지 5분 수행될 수 있으나, 이에 한정하는 것은 아니다.
도 2는 본 발명에 따른 실리콘 기판의 금속촉매습식식각 방법의 식각 원리를 보여주는 것으로, 금속 촉매가 덮이지 않은 bare Si 표면에서 산화제인 H2O2가 환원되는 속도는 매우 작다. 따라서 H2O2/HF 식각액 속 Si의 식각 속도는 무시할 만큼 작은 반면, Si 표면 상 에 Au, Ag, Pt 등의 금속 촉매가 존재하는 경우, 하기의 화학식 1과 같이 H2O2가 촉매표면에서 전자를 전달 받아 환원된다.
[화학식 1]
Figure pat00001
이때, 화학식 1과 같은 반응과 더불어 상대적으로 속도는 느리지만 화학식 2와 같은 수소환원반응이 진행된다.
[화학식 2]
Figure pat00002
환원반응과 동시에 금속촉매 바로 아래, 즉 금속촉매와 Si 사이계면에서 전자전달(electron transfer)이 일어나고 HF에 의해 Si이 SiF로 녹아 나가며 Si이 식각 된다(화학식 3).
[화학식 3]
Figure pat00003
결과적으로 MAC etch 과정은 환원반응과 산화반응이 동시에 쌍을 이루어 일어나는 일종의 마이크로 전지(micro galvanic cell)라고 볼 있으며, 이때, 금속촉매와 공간적으로 가까운 곳에 있는 Si 원자가 전자를 내어 산화되며 녹아나가기 때문에 Si의 국부 식각(localized etching)이 일어난다.
전자 전달에 수반 되는 물질 이동(mass transfer)이 일어나는데, 즉 촉매/Si 계면을 따라 벌크 용액(bulk solution) 속의 HF가 들어가고 식각 생성물인 SiF가 나오게 된다. 또한, 식각반응초기에는 금속촉매 바로 아래에 기공성(porous) Si 층이 생성되어 물질이동을 더욱 촉진시킨다.
Si 식각이 진행됨에 따라 금속 나노 입자가 Si 기판 속으로 파고 들어가는데, 이것이 비등방성 식각을 유도하는 근본 원인이다. 일정 시간 동안 비등방성 식각이 진행되면 높은 종횡비를 갖는 Si 나노 구조가 생성된다.
나노 구조의 수직 방향 길이는 식각시간으로 조절할 수 있으며, 최종적으로 사용된 금속촉매를 적절한 식각액으로 제거하면 Si 나노 구조가 완성된다.
본 발명에 따른 실리콘 기판의 금속촉매습식식각 방법에 의해 제조된 실리콘 나노 구조체(이하, '본 발명의 실리콘 나노 구조체'로 축약기재함.)는 나노선의 지름이 수 십~수백nm 정도이고, 또한 이러한 나노선이 수백nm 간격으로 촘촘한 배열(array)을 이루고 있다. 나노선 배열 간격이 가시광선의 파장과 비슷하기 때문에 입사된 빛의 산란을 촉진시켜 빛의 반사를 최소화 할 수 있어 태양 전지에 응용가능하다.
또한, 리튬 이온 배터리(lithium ion battery) 에서 Si 재료는 그 이론적 리튬 용량이 흑연(graphite)에 비해 약 10배 이상 되어 차세대 음극 재료로 주목 받고 있다. 그러나, Si에 Li 삽입될 때 300% 이상의 부피변화가 있어 균열(crack)과 분쇄(pulverization)가 생기는 심각 한 문제를 안고 있으며, 도핑되지 않은 Si의 낮은 전도도 문제도 Si 음극에 기반한 배터리의 성능을 저하시키는 요인이 된다.
하지만, 본 발명에 따른 실리콘 나노 구조체는 금속촉매습식식각 방법을 통해 3차원 나노기공 구조를 도입가능하며, 이렇게 제작된 기공성 Si 재료는 Li 충·방전시 기공이 부피 변화에 완충작용하여 배터리의 성능과 주기 수명(cycle life)가 향상시키며, 금속촉매로 Ag를 사용할 경우 Si 입자 내에서 전도도를 높이는 역할을 수행할 수 있다.
한편, 본 발명에 따른 실리콘 나노 구조체는 Si-공기 배터리에도 이용될 수 있으며, 통상의 Si 재료의 경우 쉽게 부동막(passivation layer)이 형성되어 출력전압이 급격히 감소하나 본 발명에 따른 실리콘 나노 구조체는 Si-공기 배터리의 음극으로 사용할 경우 Si 나노선의 표면적이 충분히 크기 때문에 알칼리 전해질에서 Si 전극이 산화되면서 생기는 Si(OH)4가 SiO2 로 부동화되기 전에 전해질로 녹아나가도록 하기 때문에 부동화에 따른 전압 감소가 없이 수십 시간 동안 방전이 가능한 효과가 있다.
이상과 같이 본 발명은 첨부된 도면을 참조하여 바람직한 실시예를 중심으로 설명하였지만 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 특허청구범위에 기재된 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 또는 변형하여 실시할 수 있다. 따라서 본 발명의 범주는 이러한 많은 변형의 예들을 포함하도록 기술된 청구범위에 의해서 해석되어야 한다.
10 : 실리콘 기판
20 : 금속촉매

Claims (6)

  1. 실리콘 기판상에 금속촉매를 증착하는 증착단계(S100);와
    금속촉매가 증착된 Si 기판을 식각액과 반응시켜 식각하는 식각단계(S200)를 포함하는 것을 특징으로 하는
    실리콘 기판의 금속촉매습식식각 방법.
  2. 제1항에 있어서,
    상기 식각액은
    HF 과 H2O2을 혼합한 것임을 특징으로 하는
    실리콘 기판의 금속촉매습식식각 방법.
  3. 제 2항에 있어서,
    상기 HF의 농도는 5 내지 8 M인 것임을 특징으로 하는
    실리콘 기판의 금속촉매습식식각 방법.
  4. 제 2항에 있어서,
    상기 H2O2의 농도는 0.2 내지 0.8 M 임을 특징으로 하는
    실리콘 기판의 금속촉매습식식각 방법.
  5. 제 1항에 있어서,
    상기 금속촉매는
    금, 은, 백금, 팔라듐, 백금 또는 이들의 조합 중 어느 하나를 포함하는 것을 특징으로 하는
    실리콘 기판의 금속촉매습식식각 방법.
  6. 제 1항에 있어서,
    상기 증착단계(S100)에서
    금속촉매는 열적 증착, 전자선 증착, 스퍼터링, 전기도금, 무전해 도금, 자기조립법 또는 이들의 조합 중 어느 하나의 방법을 이용하여 기판상에 증착되는 것임을 특징으로 하는
    실리콘 기판의 금속촉매습식식각 방법.

KR1020200086012A 2020-07-13 2020-07-13 실리콘 기판의 금속촉매습식식각 방법 KR20220008007A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200086012A KR20220008007A (ko) 2020-07-13 2020-07-13 실리콘 기판의 금속촉매습식식각 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200086012A KR20220008007A (ko) 2020-07-13 2020-07-13 실리콘 기판의 금속촉매습식식각 방법

Publications (1)

Publication Number Publication Date
KR20220008007A true KR20220008007A (ko) 2022-01-20

Family

ID=80052868

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200086012A KR20220008007A (ko) 2020-07-13 2020-07-13 실리콘 기판의 금속촉매습식식각 방법

Country Status (1)

Country Link
KR (1) KR20220008007A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240043564A (ko) 2022-09-27 2024-04-03 울산과학기술원 다공성 모놀리틱 AgAu 촉매 층 및 이를 이용한 반투명 실리콘의 금속 촉매 화학 식각 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170076737A (ko) 2014-10-30 2017-07-04 니폰 제온 가부시키가이샤 플라즈마 에칭 방법
KR102033979B1 (ko) 2014-12-25 2019-10-18 도쿄엘렉트론가부시키가이샤 에칭 처리 방법 및 에칭 처리 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170076737A (ko) 2014-10-30 2017-07-04 니폰 제온 가부시키가이샤 플라즈마 에칭 방법
KR102033979B1 (ko) 2014-12-25 2019-10-18 도쿄엘렉트론가부시키가이샤 에칭 처리 방법 및 에칭 처리 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240043564A (ko) 2022-09-27 2024-04-03 울산과학기술원 다공성 모놀리틱 AgAu 촉매 층 및 이를 이용한 반투명 실리콘의 금속 촉매 화학 식각 방법

Similar Documents

Publication Publication Date Title
Lee et al. Pore formation in silicon by wet etching using micrometre-sized metal particles as catalysts
JP5270639B2 (ja) 単結晶基板
Lu et al. Nanopore-type black silicon anti-reflection layers fabricated by a one-step silver-assisted chemical etching
Qu et al. Porous silicon nanowires
JP2694731B2 (ja) n型ドープ・シリコンの層又は基板に孔又は溝を形成する方法
US20120168713A1 (en) Method for manufacturing a silicon nanowire array using a porous metal film
US8852981B2 (en) Electrical contacts to nanostructured areas
US10134634B2 (en) Metal-assisted chemical etching of a semiconductive substrate with high aspect ratio, high geometic uniformity, and controlled 3D profiles
US10269995B2 (en) Screen printing electrical contacts to nanostructured areas
KR20220008007A (ko) 실리콘 기판의 금속촉매습식식각 방법
Rezvani et al. Rapid formation of single crystalline Ge nanowires by anodic metal assisted etching
Van Den Meerakker et al. Anodic silicon etching; the formation of uniform arrays of macropores or nanowires
Burham et al. Self-adjusting electrochemical etching technique for producing nanoporous silicon membrane
Magagna et al. On the mechanism ruling the morphology of silicon nanowires obtained by one-pot metal-assisted chemical etching
CN102856434B (zh) 一种正方形硅纳米孔阵列的制备方法
US8945794B2 (en) Process for forming silver films on silicon
JP2020059632A (ja) 表面孔を有するシリコン微粒子の製造方法、及びシリコン微粒子
WO2002059937A2 (en) Process for etching buried cavities within silicon wafers
CN102650069B (zh) 一种制备大尺寸硅孔阵列的方法
CN113270314A (zh) 一种锥形纳米结构的ⅲ族氮化物及其制备方法
Yu et al. Template-free fabrication of silicon micropillar structures by a one-step masking/MACE composite method
Hildreth et al. Nano-metal-assisted chemical etching for fabricating semiconductor and optoelectronic devices
JP2020059631A (ja) 微細突起を有するシリコン微粒子の製造方法、及びシリコン微粒子
Barua et al. Nanowire texturisation of Multi Crystalline Silicon using Silver Assisted Chemical Etching
Kim Metal-assisted chemical etching of semiconductor nanostructures for electronic applications