JP2694731B2 - ｎ型ドープ・シリコンの層又は基板に孔又は溝を形成する方法 - Google Patents
ｎ型ドープ・シリコンの層又は基板に孔又は溝を形成する方法Info
- Publication number
- JP2694731B2 JP2694731B2 JP63126908A JP12690888A JP2694731B2 JP 2694731 B2 JP2694731 B2 JP 2694731B2 JP 63126908 A JP63126908 A JP 63126908A JP 12690888 A JP12690888 A JP 12690888A JP 2694731 B2 JP2694731 B2 JP 2694731B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- substrate
- groove
- electrolytic
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910052710 silicon Inorganic materials 0.000 title claims description 43
- 239000010703 silicon Substances 0.000 title claims description 43
- 238000000034 method Methods 0.000 title claims description 38
- 239000000758 substrate Substances 0.000 title claims description 25
- 238000005530 etching Methods 0.000 claims description 59
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 41
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 22
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 claims description 18
- 238000000866 electrolytic etching Methods 0.000 claims description 14
- 239000003792 electrolyte Substances 0.000 claims description 9
- WSFSSNUMVMOOMR-UHFFFAOYSA-N Formaldehyde Chemical compound O=C WSFSSNUMVMOOMR-UHFFFAOYSA-N 0.000 claims description 6
- 238000003486 chemical etching Methods 0.000 claims description 6
- 230000001965 increasing effect Effects 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- 239000007864 aqueous solution Substances 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 239000000080 wetting agent Substances 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 239000002019 doping agent Substances 0.000 claims 1
- 238000000926 separation method Methods 0.000 claims 1
- 239000013078 crystal Substances 0.000 description 11
- 239000010410 layer Substances 0.000 description 9
- 239000000969 carrier Substances 0.000 description 6
- 239000011148 porous material Substances 0.000 description 4
- 238000004090 dissolution Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910021426 porous silicon Inorganic materials 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 241001663154 Electron Species 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 239000008151 electrolyte solution Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000004335 scaling law Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- FQFKTKUFHWNTBN-UHFFFAOYSA-N trifluoro-$l^{3}-bromane Chemical compound FBr(F)F FQFKTKUFHWNTBN-UHFFFAOYSA-N 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3063—Electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1012—Base regions of thyristors
- H01L29/102—Cathode base regions of thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1066—Gate region of field-effect devices with PN junction gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
- H01L29/7392—Gated diode structures with PN junction gate, e.g. field controlled thyristors (FCTh), static induction thyristors (SITh)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/93—Variable capacitance diodes, e.g. varactors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Weting (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体デバイス、特に高密度集積半導体
回路に使用されるｎ型ドープ・シリコンの層又は基板に
孔又は溝をマスク・エッチングによって形成する方法に
関するものである。
回路に使用されるｎ型ドープ・シリコンの層又は基板に
孔又は溝をマスク・エッチングによって形成する方法に
関するものである。
シリコンはマイクロエレクトロニクスの最重要材料と
してその表面構造化に対して独特の適切な方法が要求さ
れる。この場合シリコン表面に溝や孔を形成することが
中心の技術課題となる。
してその表面構造化に対して独特の適切な方法が要求さ
れる。この場合シリコン表面に溝や孔を形成することが
中心の技術課題となる。
孔又は溝の形の構造化に対しては従来化学エッチング
又はプラズマ・エッチングが採用されているが、これに
は次の難点がある。
又はプラズマ・エッチングが採用されているが、これに
は次の難点がある。
（ａ） 等方性化学エッチングの場合、第７図に示すよ
うにアンダーカットエッチング10が起こり、可能なエッ
チング形状の範囲が著しく限定される。
うにアンダーカットエッチング10が起こり、可能なエッ
チング形状の範囲が著しく限定される。
（ｂ） 異方性化学エッチングの場合、第８図に示すよ
うに結晶面（111）および（100）のためエッチング形状
の範囲が著しく限定される。
うに結晶面（111）および（100）のためエッチング形状
の範囲が著しく限定される。
（ｃ） 例えばメガビット・メモリの溝セルの実現のた
めに採用されるプラズマ・エッチングの場合、第９図に
示すように１μｍ以下の寸法と10以上の深さ対幅比T/B
の達成は極めて困難である（文献「アイ・イー・イー・
イー・エレクトロン・デバイス・レターズ（IEEE Elect
ron Device Letters）」EDL−４、11（1983）411−414
頁参照）。この場合矩形の溝断面形状は反応ガス（トリ
フルオルブロム・メタン）のガス圧に強く依存する。
めに採用されるプラズマ・エッチングの場合、第９図に
示すように１μｍ以下の寸法と10以上の深さ対幅比T/B
の達成は極めて困難である（文献「アイ・イー・イー・
イー・エレクトロン・デバイス・レターズ（IEEE Elect
ron Device Letters）」EDL−４、11（1983）411−414
頁参照）。この場合矩形の溝断面形状は反応ガス（トリ
フルオルブロム・メタン）のガス圧に強く依存する。
この発明の目的は、孔と溝の形態をエッチング・プロ
セスによりコントロールしながらできるだけ簡単に形成
する方法として、マイクロエレクトロニクス用のシリコ
ン基板ならびに電力デバイス用のシリコン基板に任意の
断面形状の孔と溝を作ることができるものを提供するこ
とである。更にドーピング物質を収容する微細孔（パー
ポレーション）をシリコン板に作ることもこの発明の目
的である。
セスによりコントロールしながらできるだけ簡単に形成
する方法として、マイクロエレクトロニクス用のシリコ
ン基板ならびに電力デバイス用のシリコン基板に任意の
断面形状の孔と溝を作ることができるものを提供するこ
とである。更にドーピング物質を収容する微細孔（パー
ポレーション）をシリコン板に作ることもこの発明の目
的である。
これらの目的を達成するため、本発明によれば、半導
体デバイスの製作に際して使用されるｎ型ドープ・シリ
コンの層又は基板にマスク・エッチングによって孔又は
溝を形成する方法において、フッ化水素酸を含む電解質
中で一定電位又は時間的に変化する電位を印加して電解
エッチングが実施され、その際シリコンの層又は基板が
電解セルの正電位電極として接続され、基板はエッチン
グ用マスクが設けられる側と反対側から光照射される。
体デバイスの製作に際して使用されるｎ型ドープ・シリ
コンの層又は基板にマスク・エッチングによって孔又は
溝を形成する方法において、フッ化水素酸を含む電解質
中で一定電位又は時間的に変化する電位を印加して電解
エッチングが実施され、その際シリコンの層又は基板が
電解セルの正電位電極として接続され、基板はエッチン
グ用マスクが設けられる側と反対側から光照射される。
シリコン基板のエッチング用マスクが設けられる側と
反対側からの光の照射については、電解過程を励起して
少数キャリアの発生によりエッチング電流を制御するた
め光照射を一定に保つか時間と共に変化させることがで
きる。
反対側からの光の照射については、電解過程を励起して
少数キャリアの発生によりエッチング電流を制御するた
め光照射を一定に保つか時間と共に変化させることがで
きる。
電解エッチングの前又は後又はその前後において化学
エッチング特に水酸化カリウム水溶液中の化学エッチン
グを追加すると有利であることが確かめられた。このエ
ッチングは湿潤剤を加えて行うことができる。
エッチング特に水酸化カリウム水溶液中の化学エッチン
グを追加すると有利であることが確かめられた。このエ
ッチングは湿潤剤を加えて行うことができる。
シリコン基板に電解エッチングに必要な電圧を加える
ための接触、例えばオーム接触を設けることができる。
ための接触、例えばオーム接触を設けることができる。
ｎ型ドープ・シリコン板に電解エッチングによって孔
をあける場合を例にとって、この発明の方法の物理を更
に詳細に説明する。
をあける場合を例にとって、この発明の方法の物理を更
に詳細に説明する。
第10図にフッ化水素酸電解質−ｎ型シリコン接触のＩ
−Ｕ特性曲線を示す。斜線を引いた区域では、陽極反応
としてシリコンの二価の溶解（Ｉ＜IPSL）が四価の溶解
区域（Ｉ＞IPSL）に生ずるような電解研磨性の表面層を
形成することなく起こる。このことは印加電圧の全部が
空間電荷領域に加えられることを示している。ここでPS
Lは多孔質シリコン層を指しているが、この層はｐ型な
らびにｎ型シリコン表面上のフッ化水素酸の陽極区域に
形成される。電流は少数キャリヤ（正孔）が存在すると
きに限って流れる。この少数キャリアは光照射によって
発生するから、電流は入射光強度の関数となる。ｎ型シ
リコン電極のこの特殊な特性に基づき、電流密度が余り
大きくないとき理想的な平滑面からの僅かな偏差が増幅
される。従ってエッチングによる最小の孔又は溝が空間
電荷領域の電場を曲げて近くにある総ての正孔がこの孔
に集まるようにして、孔の底部でエッチングを増強す
る。第11図に示したように直径Ｄの孔はその周囲の直径
Ｄ＋2dの区域から正孔を集める。この過程によりある時
間の後に近接した微細孔から成る系が形成される。この
微細的な蜂の巣状表面は光を強く吸収して巨視的に暗黒
面とする。
−Ｕ特性曲線を示す。斜線を引いた区域では、陽極反応
としてシリコンの二価の溶解（Ｉ＜IPSL）が四価の溶解
区域（Ｉ＞IPSL）に生ずるような電解研磨性の表面層を
形成することなく起こる。このことは印加電圧の全部が
空間電荷領域に加えられることを示している。ここでPS
Lは多孔質シリコン層を指しているが、この層はｐ型な
らびにｎ型シリコン表面上のフッ化水素酸の陽極区域に
形成される。電流は少数キャリヤ（正孔）が存在すると
きに限って流れる。この少数キャリアは光照射によって
発生するから、電流は入射光強度の関数となる。ｎ型シ
リコン電極のこの特殊な特性に基づき、電流密度が余り
大きくないとき理想的な平滑面からの僅かな偏差が増幅
される。従ってエッチングによる最小の孔又は溝が空間
電荷領域の電場を曲げて近くにある総ての正孔がこの孔
に集まるようにして、孔の底部でエッチングを増強す
る。第11図に示したように直径Ｄの孔はその周囲の直径
Ｄ＋2dの区域から正孔を集める。この過程によりある時
間の後に近接した微細孔から成る系が形成される。この
微細的な蜂の巣状表面は光を強く吸収して巨視的に暗黒
面とする。
適当なマスクを使用し例えば水酸化カリウム水溶液中
で予備エッチングを行うことにより上記の僅かな偏差を
作り、それによって孔を局所に限定することができる。
個々の孔は空間電荷領域の特殊な形状により分岐して樹
枝状の孔構造を作るが、孔が一様な分布であると相互間
の干渉により成長方向は厳格に垂直となる。孔の形と寸
法は次のパラメータに関係して広い範囲で変化可能であ
る。
で予備エッチングを行うことにより上記の僅かな偏差を
作り、それによって孔を局所に限定することができる。
個々の孔は空間電荷領域の特殊な形状により分岐して樹
枝状の孔構造を作るが、孔が一様な分布であると相互間
の干渉により成長方向は厳格に垂直となる。孔の形と寸
法は次のパラメータに関係して広い範囲で変化可能であ
る。
（１） マスクによる孔の配置は空間電荷領域に及ぼす
作用を通して分岐や直線性等の孔の形状を決定する。
作用を通して分岐や直線性等の孔の形状を決定する。
（２） 水酸化カリウム水溶液中の予備エッチングはマ
スクによって与えられた理想平滑面からの僅かな偏差だ
けを改善し、孔の上方の縁端の形だけに作用する。
スクによって与えられた理想平滑面からの僅かな偏差だ
けを改善し、孔の上方の縁端の形だけに作用する。
（３） シリコンと規準電極の間に印加された電圧は空
間電荷領域の電場を通して孔の壁面のあらさを決定する
（破壊電圧領域の電圧では孔が細くとがり、孔の壁面は
先端放電による細い溝によって荒らされる）。
間電荷領域の電場を通して孔の壁面のあらさを決定する
（破壊電圧領域の電圧では孔が細くとがり、孔の壁面は
先端放電による細い溝によって荒らされる）。
（４） 試料表面を流れるエッチング電流は入射光強度
の関数であって主として孔の広さを決定するが、破壊放
電の機構にも影響を及ぼす。
の関数であって主として孔の広さを決定するが、破壊放
電の機構にも影響を及ぼす。
（５） 孔の深さは近似的にエッチング時間に比例す
る。
る。
（６） 基板のドーピングは空間電荷領域の拡がりと電
場を決定する。ドーピングの多重化に際して孔の幾何学
的寸法が約２倍に拡大されることは、スケーリング則か
ら導くことができる。
場を決定する。ドーピングの多重化に際して孔の幾何学
的寸法が約２倍に拡大されることは、スケーリング則か
ら導くことができる。
（７） フッ化水素酸濃度と温度の影響はまた充分深く
調べられていないが、従来よりも僅かであると推定され
る。
調べられていないが、従来よりも僅かであると推定され
る。
（８） 例えば水酸化カリウム水溶液中の後エッチング
は、過程に応じて形成された多孔質シリコン層（第４図
のPSI）を除去すると共に、微細構造のチャネルを結合
して例えば溝の形の粗大構造とする。
は、過程に応じて形成された多孔質シリコン層（第４図
のPSI）を除去すると共に、微細構造のチャネルを結合
して例えば溝の形の粗大構造とする。
５つの実施例と第１図ないし第６図についてこの発明
とその応用情況を更に詳細に説明する。
とその応用情況を更に詳細に説明する。
第１図に電解セル中で行われるエッチング過程で使用
される試料ホルダの断面を示す。１はｎ型ドープ・シリ
コン結晶板であり、その一方の表面にマスク層が設けら
れ、そこに孔、溝等の構造が作られる。このシリコン結
晶板１はテフロン製の試料ホルダ２に固定される。この
ホルダはフッ化水素酸溶液の電解質３がその内部に密封
されるように形成されている。シリコン結晶板１はオー
ム接触４を通して電源の正極５に結ばれる。負極７に結
ばれる対電極６はフッ化水素酸に侵されない材料例えば
白金で作られる。必要な電流密度を達成するためシリコ
ン結晶板１は背後から、即ちシリコン結晶板１のエッチ
ング用マスクが設けられる側と反対側から、適当な強度
の光８で照射される。これらの条件の下で電圧を印加す
ると、マスク層で覆われていないシリコン結晶板表面に
陽極溶解が起こる。その際形成される溝又は孔の深さは
主としてエッチング時間によって調整される。
される試料ホルダの断面を示す。１はｎ型ドープ・シリ
コン結晶板であり、その一方の表面にマスク層が設けら
れ、そこに孔、溝等の構造が作られる。このシリコン結
晶板１はテフロン製の試料ホルダ２に固定される。この
ホルダはフッ化水素酸溶液の電解質３がその内部に密封
されるように形成されている。シリコン結晶板１はオー
ム接触４を通して電源の正極５に結ばれる。負極７に結
ばれる対電極６はフッ化水素酸に侵されない材料例えば
白金で作られる。必要な電流密度を達成するためシリコ
ン結晶板１は背後から、即ちシリコン結晶板１のエッチ
ング用マスクが設けられる側と反対側から、適当な強度
の光８で照射される。これらの条件の下で電圧を印加す
ると、マスク層で覆われていないシリコン結晶板表面に
陽極溶解が起こる。その際形成される溝又は孔の深さは
主としてエッチング時間によって調整される。
第１実施例： これは例えばトレンチ・セル等のメモリ・デバイスに
第２図に示すような孔を作る実施例である。
第２図に示すような孔を作る実施例である。
ｎ型シリコンにDRAMのバラクタと選択トランジスタを
収容する直径１μｍ、深さ10μｍの孔を作るものとす
る。第１工程段では従来の技術により例えば窒化シリコ
ンのマスクがｎ型ドープ・シリコン結晶板の表面に設け
られる。このマスクによって与えられた位置に例えば10
％の水酸化カリウム水溶液を使用する10分間のアルカリ
エッチングにより第８図に示すような孔が予備エッチさ
れる。続く処理過程においてはシリコン結晶板が第１図
に示されているホルダ又は生産用として改善されたホル
ダに固定される。
収容する直径１μｍ、深さ10μｍの孔を作るものとす
る。第１工程段では従来の技術により例えば窒化シリコ
ンのマスクがｎ型ドープ・シリコン結晶板の表面に設け
られる。このマスクによって与えられた位置に例えば10
％の水酸化カリウム水溶液を使用する10分間のアルカリ
エッチングにより第８図に示すような孔が予備エッチさ
れる。続く処理過程においてはシリコン結晶板が第１図
に示されているホルダ又は生産用として改善されたホル
ダに固定される。
ホルムアルデヒド系の湿潤剤を１リットル当たり３滴
加えられた2.5重量％フッ化水素酸溶液中の電解エッチ
ングが次のパラメータをもって実施される（ただしこれ
らの実施例において採用されているパラメータの値は大
まかな目安に過ぎず、実施に際しては目的に応じて最適
化し又時間変化を行なわなければならない）。
加えられた2.5重量％フッ化水素酸溶液中の電解エッチ
ングが次のパラメータをもって実施される（ただしこれ
らの実施例において採用されているパラメータの値は大
まかな目安に過ぎず、実施に際しては目的に応じて最適
化し又時間変化を行なわなければならない）。
規準電極と試料のオーム接触の間の電位差Ｕは、試料
を正極として1Vに設定される（Ｕ＝1V）。
を正極として1Vに設定される（Ｕ＝1V）。
エッチング電流は孔１つ当たり0.1nAであり、これは
波長が例えば800nmの光で背後から照射することにより
調整される。電流Ｉは一定とするかあるいは形成する孔
の形状に対応して減少させる。
波長が例えば800nmの光で背後から照射することにより
調整される。電流Ｉは一定とするかあるいは形成する孔
の形状に対応して減少させる。
エッチング時間ｔは20分である。ｎ型ドープ基板は抵
抗率１Ωcmにドープされ、（100）面カットである。
抗率１Ωcmにドープされ、（100）面カットである。
エッチングは室温で行われる。
最後にエッチングに際して形成された多孔質シリコン
層（第10図にPSLとして示されている）を除去するた
め、１％水酸化カリウム水溶液中の後エッチングが実施
される。
層（第10図にPSLとして示されている）を除去するた
め、１％水酸化カリウム水溶液中の後エッチングが実施
される。
第２実施例： 時にはシリコン結晶板の厚さの全体を貫通する垂直方
向の深いドーピングを僅かな水平方向ドーピングをもっ
て実現する。これは大面積のコンデンサ又はpn接合を小
さい体積内に作ることを可能にするものである。
向の深いドーピングを僅かな水平方向ドーピングをもっ
て実現する。これは大面積のコンデンサ又はpn接合を小
さい体積内に作ることを可能にするものである。
水酸化カリウム水溶液中の前処理と後処理は第１実施
例と同様に行われる。電解質の濃度と光照射に関しても
同様な値が採用される。
例と同様に行われる。電解質の濃度と光照射に関しても
同様な値が採用される。
規準電極と試料のオーム接触間の電位差Ｕは2Vに、エ
ッチング電流Ｉは1nAに、エッチング時間ｔは100分に、
ドーピング濃度Nnは0.1ないし１Ωcmの抵抗率に調整さ
れる。
ッチング電流Ｉは1nAに、エッチング時間ｔは100分に、
ドーピング濃度Nnは0.1ないし１Ωcmの抵抗率に調整さ
れる。
続いて行われるドーピング（第３図に点線で示す）は
公知の技術による。
公知の技術による。
第３実施例： 第４図に示すように、領域ＡとＢを電気的に分離する
ための深くて狭い溝をSi基板に掘る。
ための深くて狭い溝をSi基板に掘る。
ここで採用されるパラメータは次のものを除いて第１
実施例および第２実施例と同様である。
実施例および第２実施例と同様である。
規準電極と試料のオーム接触間の電位差Ｕは２ないし
20Vに、エッチング電流Ｉは1nAに、エッチング時間は10
0分に調整される。ドーピング濃度Nnは１ないし100Ωcm
の抵抗率となるように選定される。
20Vに、エッチング電流Ｉは1nAに、エッチング時間は10
0分に調整される。ドーピング濃度Nnは１ないし100Ωcm
の抵抗率となるように選定される。
マスクによって決められた位置に掘られた個々の孔が
１つの連続した溝を形成するように、水酸化カリウム水
溶液中の後エッチングが増強される。これはエッチング
時間を長くするか、電解濃度を高めるか、電解液温度を
高くすることによって実現する。
１つの連続した溝を形成するように、水酸化カリウム水
溶液中の後エッチングが増強される。これはエッチング
時間を長くするか、電解濃度を高めるか、電解液温度を
高くすることによって実現する。
第４実施例： 例えばGTOサイリスタにおいてキャリアを迅速に排除
するため、第５図に示すように深部にある層に接触を作
る。
するため、第５図に示すように深部にある層に接触を作
る。
パラメータは次のものを除き前記の実施例と同じであ
る。
る。
規準電極と試料のオーム接触の間の電位差Ｕは2Vに、
エッチング電流Ｉは１ないし100nAに、エッチング時間
ｔは100分に調整される。ドーピング濃度Nnは１から100
Ωcmの範囲内の抵抗率となるように選定される。ｐ型領
域に存在する少数キャリアはエッチングによって作ら
れ、必要に応じて金属化されたチャネルを通して排除さ
れる。
エッチング電流Ｉは１ないし100nAに、エッチング時間
ｔは100分に調整される。ドーピング濃度Nnは１から100
Ωcmの範囲内の抵抗率となるように選定される。ｐ型領
域に存在する少数キャリアはエッチングによって作ら
れ、必要に応じて金属化されたチャネルを通して排除さ
れる。
第５図のＡ、ＫおよびＧはそれぞれサイリスタの陽
極、陰極およびゲートである。
極、陰極およびゲートである。
第５実施例： 第６図は電圧制御サイリスタの製作を示すものであ
る。
る。
次のものを除いて実施例第１ないし第４と同じパラメ
ータが使用される。
ータが使用される。
規準電極とオーム接触の間の電位差Ｕは2Vに、エッチ
ング時間は100分に、ドーピング濃度は10ないし100Ωcm
の抵抗率となるように調整される。エッチング時間の2/
3が経過したとき、１から100nA範囲のエッチング電流が
２ないし10倍に高められ、孔が拡げられる。
ング時間は100分に、ドーピング濃度は10ないし100Ωcm
の抵抗率となるように調整される。エッチング時間の2/
3が経過したとき、１から100nA範囲のエッチング電流が
２ないし10倍に高められ、孔が拡げられる。
孔を取り囲む空間電荷領域を電圧に関係して拡大する
ことにより、デバイスの陽極Ａと陰極Ｋの間の電流が制
御される。Ｇはゲート接続端である。
ことにより、デバイスの陽極Ａと陰極Ｋの間の電流が制
御される。Ｇはゲート接続端である。
第１図はこの発明により電解セル内で行われるエッチン
グ過程を図式的に示し、第２図ないし第６図にはエッチ
ングによって作られた構造の断面を示し、第７図ないし
第９図は従来の方法により種々のエッチング過程によっ
て作られる孔の形態を示し、第10図はフッ化水素酸電解
質・ｎ型ドープ・シリコン接触のＩ−Ｕ特性曲線であ
り、第11図は小さな凹凸があるｎ型ドープ・シリコン電
極とフッ化水素酸電解質との接触に電圧を印加したとき
シリコン電極内の少数キャリアが電極の孔に集められる
情況を示す。 1:n型ドープ・シリコン結晶板 ２……試料ホルダ ３……電解質 ４……オーム接触 ５……電源の正極 ６……対向電極 ８……照射光
グ過程を図式的に示し、第２図ないし第６図にはエッチ
ングによって作られた構造の断面を示し、第７図ないし
第９図は従来の方法により種々のエッチング過程によっ
て作られる孔の形態を示し、第10図はフッ化水素酸電解
質・ｎ型ドープ・シリコン接触のＩ−Ｕ特性曲線であ
り、第11図は小さな凹凸があるｎ型ドープ・シリコン電
極とフッ化水素酸電解質との接触に電圧を印加したとき
シリコン電極内の少数キャリアが電極の孔に集められる
情況を示す。 1:n型ドープ・シリコン結晶板 ２……試料ホルダ ３……電解質 ４……オーム接触 ５……電源の正極 ６……対向電極 ８……照射光
フロントページの続き (56)参考文献 特開 昭60−160129（ＪＰ，Ａ) 特開 昭61−152022（ＪＰ，Ａ) 特開 昭59−56482（ＪＰ，Ａ) 特開 昭60−245161（ＪＰ，Ａ) 特開 昭60−68650（ＪＰ，Ａ) 特開 昭60−229342（ＪＰ，Ａ) 特開 昭52−65672（ＪＰ，Ａ) 特開 昭62−66661（ＪＰ，Ａ)
Claims (19)
- 【請求項１】半導体デバイスの製作に際して使用される
ｎ型ドープ・シリコンの層又は基板にマスク・エッチン
グによって孔又は溝を形成する方法において、フッ化水
素酸を含む電解質（３）中で一定電位又は時間的に変化
する電位を印加して電解エッチングが実施され、その際
シリコンの層又は基板（１）が電解セルの正電位電極
（５）として接続され、基板（１）はエッチング用マス
クが設けられる側と反対側から光照射されることを特徴
とするｎ型ドープ・シリコンの層又は基板に孔又は溝を
形成する方法。 - 【請求項２】エッチング・マスクとして窒化シリコン層
が使用されることを特徴とする請求項１記載の方法。 - 【請求項３】電解エッチングの前又はその後で化学エッ
チングが追加実施されることを特徴とする請求項１又は
２記載の方法。 - 【請求項４】電解質（３）に湿潤剤が加えられることを
特徴とする請求項１ないし３のいずれか１つに記載の方
法。 - 【請求項５】ホルムアルデヒドをベースとする湿潤剤が
使用されることを特徴とする請求項４記載の方法。 - 【請求項６】エッチング電流を制御するため光照射
（８）が一定に保持されるか時間的に変化して続けられ
ることを特徴とする請求項１ないし５のいずれか１つに
記載の方法。 - 【請求項７】電解質（３）中のフッ化水素酸濃度が約2.
5重量％に調整されることを特徴とする請求項１ないし
６のいずれか１つに記載の方法。 - 【請求項８】エッチングに際してシリコン基板に電解エ
ッチングに必要な電圧を加えるための接触（４）が設け
られることを特徴とする１ないし７のいずれか１つに記
載の方法。 - 【請求項９】接触（４）としてオーム接触が使用される
ことを特徴とする請求項８記載の方法。 - 【請求項１０】抵抗率１Ωcm程度のｎ型ドープ・シリコ
ン基板に直径約１μｍ、深さ約10μｍの孔をあけるた
め、エッチング電流は孔あたり0.1nAに、シリコン基板
と電解エッチング用規準電極との間に加えられる電圧は
1Vに、エッチング時間は20分に設定されることを特徴と
する請求項１ないし９のいずれか１つに記載の方法。 - 【請求項１１】抵抗率が0.1ないし1.0Ωcm領域のｎ型ド
ープ・シリコン基板にドーパントを収容する微細孔形の
溝を作り、また大面積のコンデンサ又はpn接合を小体積
内に作るため、エッチング電流は1nAに、シリコン基板
と電解エッチング用規準電極との間に加えられる電圧は
2Vに、エッチング時間は100分に設定されることを特徴
とする請求項１ないし９のいずれか１つに記載の方法。 - 【請求項１２】抵抗率が１ないし100Ωcm領域のｎ型ド
ープ・シリコン基板に絶縁物を収容する直径５μｍ程
度、深さ約20μｍの溝を作るため、エッチング電流は1n
Aに、シリコン基板と電解エッチング用規準電極との間
に加えられる電圧は２ないし20V領域に、エッチング時
間は100分に設定されることを特徴とする請求項１ない
し９のいずれか１つに記載の方法。 - 【請求項１３】電解エッチングの後に行われるエッチン
グが１ないし10重量％濃度の水酸化カリウム水溶液中で
10分間行われることを特徴とする請求項３ないし12のい
ずれか１つに記載の方法。 - 【請求項１４】電解エッチングの前に行われるエッチン
グが10重量％の水酸化カリウム水溶液中で10分間行われ
ることを特徴とする請求項３ないし13のいずれか１つに
記載の方法。 - 【請求項１５】溝がサブミクロン領域のメモリデバイス
用の溝セルコンデンサ（トレンチセル）を収容するため
の溝であることを特徴とする請求項１ないし14のいずれ
か１つに記載の方法。 - 【請求項１６】溝が高密度集積半導体回路の絶縁分離溝
であることを特徴とする請求項１ないし14のいずれか１
つに記載の方法。 - 【請求項１７】孔が制御可能のコンデンサ（バリキャッ
プ）を形成するための孔であることを特徴とする請求項
１ないし14のいずれか１つに記載の方法。 - 【請求項１８】孔がターンオフ可能のサイリスタに使用
されるシリコン基板の深部に置かれている層に形成され
る接触孔であり、その際エッチング電流は１ないし100n
Aの範囲にあり、シリコン基板と電解エッチング用規準
電極との間に加えられる電圧は2V、エッチング時間は10
0分であることを特徴とする請求項１ないし14のいずれ
か１つに記載の方法。 - 【請求項１９】孔が電圧制御のサイリスタに形成される
接触孔であり、その際孔の拡大のためエッチング電流が
エッチング時間の３分の２が経過したとき２倍から10倍
に高められることを特徴とする請求項18記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3717851.2 | 1987-05-27 | ||
| DE3717851 | 1987-05-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63310122A JPS63310122A (ja) | 1988-12-19 |
| JP2694731B2 true JP2694731B2 (ja) | 1997-12-24 |
Family
ID=6328522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63126908A Expired - Fee Related JP2694731B2 (ja) | 1987-05-27 | 1988-05-24 | ｎ型ドープ・シリコンの層又は基板に孔又は溝を形成する方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4874484A (ja) |
| EP (1) | EP0296348B1 (ja) |
| JP (1) | JP2694731B2 (ja) |
| DE (1) | DE3879771D1 (ja) |
Families Citing this family (72)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0400387B1 (de) * | 1989-05-31 | 1996-02-21 | Siemens Aktiengesellschaft | Verfahren zum grossflächigen elektrischen Kontaktieren eines Halbleiterkristallkörpers mit Hilfe von Elektrolyten |
| RU2082258C1 (ru) * | 1991-08-14 | 1997-06-20 | Сименс АГ | Схемная структура с по меньшей мере одним конденсатором и способ ее изготовления |
| US5277769A (en) * | 1991-11-27 | 1994-01-11 | The United States Of America As Represented By The Department Of Energy | Electrochemical thinning of silicon |
| DE4202454C1 (ja) * | 1992-01-29 | 1993-07-29 | Siemens Ag, 8000 Muenchen, De | |
| DE4202455C1 (ja) * | 1992-01-29 | 1993-08-19 | Siemens Ag, 8000 Muenchen, De | |
| US6033534A (en) * | 1992-05-20 | 2000-03-07 | Siemens Aktiengesellschaft | Method for producing an Al-containing layer with a planar surface on a substrate having hole structures with a high aspect ratio in the surface |
| DE4219031C2 (de) * | 1992-06-10 | 1994-11-10 | Siemens Ag | Multi-Chip-Modul mit Kondensator, der auf dem Träger aus Silizium (monokristalines Substrat) realisiert ist |
| US5318676A (en) * | 1992-06-22 | 1994-06-07 | The Regents Of The University Of California | Photolithographic fabrication of luminescent images on porous silicon structures |
| US5338415A (en) * | 1992-06-22 | 1994-08-16 | The Regents Of The University Of California | Method for detection of chemicals by reversible quenching of silicon photoluminescence |
| DE4304846A1 (de) * | 1993-02-17 | 1994-08-18 | Fraunhofer Ges Forschung | Verfahren und Anordnung zur Plasma-Erzeugung |
| DE4310205C1 (de) * | 1993-03-29 | 1994-06-16 | Siemens Ag | Verfahren zur Herstellung einer Lochstruktur in einem Substrat aus Silizium |
| DE4310206C2 (de) * | 1993-03-29 | 1995-03-09 | Siemens Ag | Verfahren zur Herstellung einer Solarzelle aus einer Substratscheibe |
| EP0630058A3 (de) * | 1993-05-19 | 1995-03-15 | Siemens Ag | Verfahren zur Herstellung einer Pyrodetektoranordnung durch elektronisches Ätzen eines Silizium Substrats. |
| US5421958A (en) * | 1993-06-07 | 1995-06-06 | The United States Of America As Represented By The Administrator Of The United States National Aeronautics And Space Administration | Selective formation of porous silicon |
| DE4331798B4 (de) * | 1993-09-18 | 2004-08-26 | Robert Bosch Gmbh | Verfahren zur Herstellung von mikromechanischen Bauelementen |
| US5798042A (en) * | 1994-03-07 | 1998-08-25 | Regents Of The University Of California | Microfabricated filter with specially constructed channel walls, and containment well and capsule constructed with such filters |
| US5985164A (en) * | 1994-03-07 | 1999-11-16 | Regents Of The University Of California | Method for forming a filter |
| US5770076A (en) * | 1994-03-07 | 1998-06-23 | The Regents Of The University Of California | Micromachined capsules having porous membranes and bulk supports |
| US5651900A (en) * | 1994-03-07 | 1997-07-29 | The Regents Of The University Of California | Microfabricated particle filter |
| US5645684A (en) * | 1994-03-07 | 1997-07-08 | The Regents Of The University Of California | Multilayer high vertical aspect ratio thin film structures |
| US5660680A (en) * | 1994-03-07 | 1997-08-26 | The Regents Of The University Of California | Method for fabrication of high vertical aspect ratio thin film structures |
| US5985328A (en) * | 1994-03-07 | 1999-11-16 | Regents Of The University Of California | Micromachined porous membranes with bulk support |
| DE19600782C1 (de) * | 1996-01-11 | 1997-03-06 | Itt Ind Gmbh Deutsche | Verfahren zum Herstellen von nebeneinanderliegenden Gräben oder Löchern in einem elektrisch nichtisolierenden Substrat, insbesondere einem Halbleitersubstrat |
| WO1997040527A1 (de) * | 1996-04-22 | 1997-10-30 | Siemens Aktiengesellschaft | Verfahren zur herstellung eines dotierten gebietes in einem halbleitersubstrat |
| US5773369A (en) * | 1996-04-30 | 1998-06-30 | The Regents Of The University Of California | Photoelectrochemical wet etching of group III nitrides |
| US6767840B1 (en) * | 1997-02-21 | 2004-07-27 | Canon Kabushiki Kaisha | Wafer processing apparatus, wafer processing method, and semiconductor substrate fabrication method |
| US5938923A (en) * | 1997-04-15 | 1999-08-17 | The Regents Of The University Of California | Microfabricated filter and capsule using a substrate sandwich |
| US5997713A (en) * | 1997-05-08 | 1999-12-07 | Nanosciences Corporation | Silicon etching process for making microchannel plates |
| US6121552A (en) * | 1997-06-13 | 2000-09-19 | The Regents Of The University Of Caliofornia | Microfabricated high aspect ratio device with an electrical isolation trench |
| DE19732250A1 (de) * | 1997-07-26 | 1999-01-28 | Bosch Gmbh Robert | Verfahren zur Herstellung metallischer Mikrostrukturen |
| DE59803645D1 (de) | 1997-07-28 | 2002-05-08 | Nft Nano Filtertechnik Gmbh | Verfahren zur herstellung eines filters |
| US5965005A (en) * | 1997-09-22 | 1999-10-12 | National Science Council | Mask for porous silicon formation |
| DE19756603C1 (de) * | 1997-12-18 | 1999-06-24 | Siemens Ag | Integrierte Schaltungsanordnung mit einem Kondensator und einem Zündelement sowie Verwendung einer solchen Schaltungsanordnung |
| KR100265289B1 (ko) * | 1998-01-26 | 2000-09-15 | 윤종용 | 플라즈마식각장치의 캐소우드 제조방법 및 이에 따라 제조되는 캐소우드 |
| US6228734B1 (en) | 1999-01-12 | 2001-05-08 | Semiconductor Components Industries Llc | Method of manufacturing a capacitance semi-conductor device |
| EP1063688A1 (en) | 1999-01-13 | 2000-12-27 | Mitsubishi Denki Kabushiki Kaisha | Method of producing silicon device |
| DE19919903A1 (de) * | 1999-04-30 | 2000-11-02 | Nft Nano Filtertechnik Gmbh | Verfahren zur Herstellung eines Filters |
| US6954613B1 (en) * | 1999-09-10 | 2005-10-11 | Virtual Geosatellite Holdings, Inc. | Fixed satellite constellation system employing non-geostationary satellites in sub-geosynchronous elliptical orbits with common ground tracks |
| KR100468252B1 (ko) * | 2000-05-24 | 2005-01-27 | 미쓰비시덴키 가부시키가이샤 | 광 조사식 전기 화학 에칭 장치 및 그 방법 |
| US7470546B2 (en) | 2000-05-31 | 2008-12-30 | Infineon Technologies Ag | Method and arrangement for taking up a first medium, which is present in a first phase, into a capillary device |
| JP2004510145A (ja) * | 2000-09-20 | 2004-04-02 | モレキュラー・リフレクションズ | 共鳴センサーとして使用するための微細加工された超音波アレイ |
| US6750153B2 (en) | 2000-10-24 | 2004-06-15 | Nanosciences Corporation | Process for producing macroscopic cavities beneath the surface of a silicon wafer |
| DE10055712B4 (de) * | 2000-11-10 | 2006-07-13 | Infineon Technologies Ag | Verfahren zur Herstellung von Grabenkondensatoren für hochintegrierte Halbleiterspeicher |
| DE10055711B4 (de) * | 2000-11-10 | 2008-04-30 | Qimonda Ag | Verfahren zur Herstellung von Grabenkondensatoren |
| CA2369204A1 (en) * | 2001-01-26 | 2002-07-26 | Ebara Corporation | Solar cell and method of manufacturing same |
| CA2370731A1 (en) * | 2001-02-07 | 2002-08-07 | Ebara Corporation | Solar cell and method of manufacturing same |
| DE10117363A1 (de) * | 2001-04-06 | 2002-10-17 | Infineon Technologies Ag | Verfahren zum Herstellen einer porösen Si0¶2¶-Scheibe |
| DE10127950B4 (de) | 2001-06-08 | 2007-04-12 | Infineon Technologies Ag | Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement |
| DE10133688A1 (de) * | 2001-07-11 | 2002-09-26 | Infineon Technologies Ag | Verfahren zur Herstellung der unteren Kondensatorelektrode eines Grabenkondensators |
| CN100349314C (zh) * | 2002-01-03 | 2007-11-14 | 尼电源系统公司 | 其上具有共形导电层的多孔燃料电池电极结构 |
| DE10210626A1 (de) * | 2002-03-11 | 2003-09-25 | Transmit Technologietransfer | Verfahren zur Herstellung von Hohlfasern |
| DE10217569A1 (de) * | 2002-04-19 | 2003-11-13 | Infineon Technologies Ag | Vorrichtung auf Basis von partiell oxidiertem porösen Silizium |
| WO2003102633A2 (en) | 2002-06-04 | 2003-12-11 | Lake Shore Cryotronics, Inc. | Spectral filter for green and shorter wavelengths and method of manufacturing same |
| WO2004036265A2 (en) * | 2002-10-16 | 2004-04-29 | Lake Shore Cryotronics, Inc. | Spectral filter for green and longer wavelengths |
| DE10345573A1 (de) * | 2003-09-29 | 2005-04-21 | Univ Muenster Wilhelms | Ortsaufgelöstes Verfahren zur Permeabilitätsanalyse an Zellschichten und Grenzflächengeweben |
| US7560018B2 (en) * | 2004-01-21 | 2009-07-14 | Lake Shore Cryotronics, Inc. | Semiconductor electrochemical etching processes employing closed loop control |
| DE102005008798A1 (de) * | 2005-02-25 | 2006-09-07 | Infineon Technologies Ag | Miniaturisierter Detektionsspulenkörper zur NMR-Spektroskopie |
| US20060256428A1 (en) * | 2005-05-16 | 2006-11-16 | Lake Shore Cryotronics, Inc. | Long wave pass infrared filter based on porous semiconductor material and the method of manufacturing the same |
| DE102005033254B4 (de) * | 2005-07-15 | 2008-03-27 | Qimonda Ag | Verfahren zur Herstellung eines Chip-Trägersubstrats aus Silizium mit durchgehenden Kontakten |
| US7705342B2 (en) | 2005-09-16 | 2010-04-27 | University Of Cincinnati | Porous semiconductor-based evaporator having porous and non-porous regions, the porous regions having through-holes |
| DE102005046711B4 (de) * | 2005-09-29 | 2007-12-27 | Infineon Technologies Austria Ag | Verfahren zur Herstellung eines vertikalen MOS-Halbleiterbauelementes mit dünner Dielektrikumsschicht und tiefreichenden vertikalen Abschnitten |
| US20070131860A1 (en) * | 2005-12-12 | 2007-06-14 | Freeouf John L | Quadrupole mass spectrometry chemical sensor technology |
| DE102006047244B4 (de) * | 2006-10-04 | 2018-01-18 | Infineon Technologies Austria Ag | Halbleiterbauelement mit einem monokristallinen Halbleiterkörper und Verfahren zur Herstellung desselben |
| DE102006049562A1 (de) * | 2006-10-20 | 2008-04-24 | Qimonda Ag | Substrat mit Durchführung und Verfahren zur Herstellung desselben |
| DE102007019552B4 (de) * | 2007-04-25 | 2009-12-17 | Infineon Technologies Ag | Verfahren zur Herstellung eines Substrats mit Durchführung sowie Substrat und Halbleitermodul mit Durchführung |
| US7977798B2 (en) | 2007-07-26 | 2011-07-12 | Infineon Technologies Ag | Integrated circuit having a semiconductor substrate with a barrier layer |
| DE102008012479B3 (de) * | 2008-03-04 | 2009-05-07 | Christian-Albrechts-Universität Zu Kiel | Verfahren zur schnellen Makroporen-Ätzung in n-Typ Silizium |
| US8188595B2 (en) | 2008-08-13 | 2012-05-29 | Progressive Cooling Solutions, Inc. | Two-phase cooling for light-emitting devices |
| US20100132404A1 (en) * | 2008-12-03 | 2010-06-03 | Progressive Cooling Solutions, Inc. | Bonds and method for forming bonds for a two-phase cooling apparatus |
| DE102009042321A1 (de) | 2009-09-21 | 2011-03-31 | Martin-Luther-Universität Halle-Wittenberg | Poren aufweisender n-dotierter Siliziumkörper sowie Verfahren zu seiner Herstellung |
| DE102013201479A1 (de) * | 2013-01-30 | 2014-08-14 | Siemens Aktiengesellschaft | Verfahren zur Durchkontaktierung eines Halbleitersubstrats und Halbleitersubstrat |
| US9679774B2 (en) | 2014-03-18 | 2017-06-13 | Infineon Technologies Ag | Method for removing crystal originated particles from a crystalline silicon body |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USB161573I5 (ja) * | 1961-12-22 | |||
| US3471922A (en) * | 1966-06-02 | 1969-10-14 | Raytheon Co | Monolithic integrated circuitry with dielectric isolated functional regions |
| NL144778B (nl) * | 1966-12-20 | 1975-01-15 | Western Electric Co | Werkwijze voor het vervaardigen van een halfgeleiderinrichting door anisotroop etsen alsmede aldus vervaardigde inrichting. |
| CH469362A (de) * | 1968-01-16 | 1969-02-28 | Bbc Brown Boveri & Cie | Verfahren und Einrichtung zur Einstellung des Zündstromes eines steuerbaren Halbleiterelementes auf einen gewünschten Wert |
| US3661741A (en) * | 1970-10-07 | 1972-05-09 | Bell Telephone Labor Inc | Fabrication of integrated semiconductor devices by electrochemical etching |
| JPS5013153B1 (ja) * | 1970-12-04 | 1975-05-17 | ||
| US3801390A (en) * | 1970-12-28 | 1974-04-02 | Bell Telephone Labor Inc | Preparation of high resolution shadow masks |
| US3962713A (en) * | 1972-06-02 | 1976-06-08 | Texas Instruments Incorporated | Large value capacitor |
| DE2359511A1 (de) * | 1973-11-29 | 1975-06-05 | Siemens Ag | Verfahren zum lokalisierten aetzen von siliciumkristallen |
| US3962052A (en) * | 1975-04-14 | 1976-06-08 | International Business Machines Corporation | Process for forming apertures in silicon bodies |
| JPS5265672A (en) * | 1975-11-28 | 1977-05-31 | Hitachi Ltd | Formation of grrove in semiconductor wafer |
| FR2339953A1 (fr) * | 1976-01-29 | 1977-08-26 | Anvar | Procede d'obtention de films minces en silicium de type n, de diodes a barriere de surface comportant de tels films, et detecteurs de particules comportant de telles diodes |
| US4180439A (en) * | 1976-03-15 | 1979-12-25 | International Business Machines Corporation | Anodic etching method for the detection of electrically active defects in silicon |
| DE3068851D1 (en) * | 1979-05-02 | 1984-09-13 | Ibm | Apparatus and process for selective electrochemical etching |
| DE3029792A1 (de) * | 1980-08-06 | 1982-03-11 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum zerteilen eines halbleiterkristalls in scheiben |
| JPS5956482A (ja) * | 1982-08-30 | 1984-03-31 | Daikin Ind Ltd | エツチング剤組成物 |
| US4689125A (en) * | 1982-09-10 | 1987-08-25 | American Telephone & Telegraph Co., At&T Bell Labs | Fabrication of cleaved semiconductor lasers |
| US4414066A (en) * | 1982-09-10 | 1983-11-08 | Bell Telephone Laboratories, Incorporated | Electrochemical photoetching of compound semiconductors |
| US4482443A (en) * | 1983-12-30 | 1984-11-13 | At&T Technologies | Photoelectrochemical etching of n-type silicon |
| JPS60229342A (ja) * | 1984-04-27 | 1985-11-14 | Sord Comput Corp | 貫通孔を有するｎ形シリコンウエハ及びその製造方法 |
| JPS60245161A (ja) * | 1984-05-18 | 1985-12-04 | Matsushita Electric Ind Co Ltd | 半導体メモリ及びその製造方法 |
| JPS6068650A (ja) * | 1984-08-27 | 1985-04-19 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| DE3586735D1 (de) * | 1984-10-19 | 1992-11-12 | Bbc Brown Boveri & Cie | Abschaltbares leistungshalbleiterbauelement. |
| US4628591A (en) * | 1984-10-31 | 1986-12-16 | Texas Instruments Incorporated | Method for obtaining full oxide isolation of epitaxial islands in silicon utilizing selective oxidation of porous silicon |
| JPS61152022A (ja) * | 1984-12-25 | 1986-07-10 | Yokogawa Electric Corp | 丸形シリコンダイアフラムの製造方法 |
| JPS6266661A (ja) * | 1985-09-19 | 1987-03-26 | Oki Electric Ind Co Ltd | 大容量メモリセルの形成方法 |
-
1988
- 1988-05-10 DE DE8888107530T patent/DE3879771D1/de not_active Expired - Fee Related
- 1988-05-10 EP EP88107530A patent/EP0296348B1/de not_active Expired - Lifetime
- 1988-05-13 US US07/193,760 patent/US4874484A/en not_active Expired - Lifetime
- 1988-05-24 JP JP63126908A patent/JP2694731B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63310122A (ja) | 1988-12-19 |
| EP0296348A1 (de) | 1988-12-28 |
| US4874484A (en) | 1989-10-17 |
| DE3879771D1 (de) | 1993-05-06 |
| EP0296348B1 (de) | 1993-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2694731B2 (ja) | ｎ型ドープ・シリコンの層又は基板に孔又は溝を形成する方法 | |
| US5759903A (en) | Circuit structure having at least one capacitor and a method for the manufacture thereof | |
| US9558907B2 (en) | Cold field electron emitters based on silicon carbide structures | |
| Tjerkstra et al. | Multi-walled microchannels: free-standing porous silicon membranes for use in/spl mu/TAS | |
| JPH05160342A (ja) | 半導体装置及びその製造方法 | |
| Algün et al. | An investigation of electrical properties of porous silicon | |
| Shor et al. | Dopant-selective etch stops in 6H and 3C SiC | |
| EP0231274B1 (en) | Forming thick dielectric at the bottoms of trenches utilized in integrated-circuit devices | |
| US6358861B1 (en) | Manufacturing method of silicon device | |
| Roozeboom et al. | High-value MOS capacitor arrays in ultradeep trenches in silicon | |
| JPH06326077A (ja) | シリコン基板内に孔構造を形成する方法 | |
| US6750153B2 (en) | Process for producing macroscopic cavities beneath the surface of a silicon wafer | |
| Müller et al. | High aspect ratio microstructures based on anisotropic porous materials | |
| JP3187885B2 (ja) | シリコンを非等方エッチングする電気化学的な方法およびその装置 | |
| Al-Heuseen et al. | The mechanism of charge flow and electric current in porous GaN thin films during photo electrochemical etching | |
| KR20220008007A (ko) | 실리콘 기판의 금속촉매습식식각 방법 | |
| KR100305686B1 (ko) | 단결정 선구조의 soi웨이퍼 및 그 제조방법 | |
| Wang et al. | Influence of voltage on photo-electrochemical etching of n-type macroporous silicon arrays | |
| Ha et al. | OPS/Si interface morphology dependent on HF%, resistivity, & current density (for OPS optical micro-lens) | |
| EP3540762B1 (en) | Method for the fabrication of a porous semiconductor with controlled pores distribution | |
| Dehu et al. | P wells made of porous silicon for power devices: determination of the formation steps | |
| TW522566B (en) | Vertical field-effect-transistor and its production method | |
| Pagonis et al. | Implantation masking technology for selective porous silicon formation | |
| Gay et al. | A Novel Tool Layout and Process for Single Side Wet Electrochemical Processing of Porous Silicon Carbide Layers without Edge Exclusion | |
| KR100925136B1 (ko) | 다공성 Ｓｉ 엔지니어링에 의한 패터닝된실리콘-온-인슐레이터(ＳＯＩ)/실리콘-온-낫싱 (ＳＯＮ)복합 구조물의 형성 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |