DE10133688A1 - Verfahren zur Herstellung der unteren Kondensatorelektrode eines Grabenkondensators - Google Patents
Verfahren zur Herstellung der unteren Kondensatorelektrode eines GrabenkondensatorsInfo
- Publication number
- DE10133688A1 DE10133688A1 DE10133688A DE10133688A DE10133688A1 DE 10133688 A1 DE10133688 A1 DE 10133688A1 DE 10133688 A DE10133688 A DE 10133688A DE 10133688 A DE10133688 A DE 10133688A DE 10133688 A1 DE10133688 A1 DE 10133688A1
- Authority
- DE
- Germany
- Prior art keywords
- substrate
- layer
- etching
- trench
- ohmic contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 121
- 238000005530 etching Methods 0.000 title claims abstract description 72
- 239000003990 capacitor Substances 0.000 title claims abstract description 60
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 45
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 44
- 239000010703 silicon Substances 0.000 claims abstract description 44
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 176
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 60
- 238000000034 method Methods 0.000 claims description 52
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 22
- 239000011241 protective layer Substances 0.000 claims description 18
- 238000009413 insulation Methods 0.000 claims description 17
- 239000000126 substance Substances 0.000 claims description 12
- 239000002019 doping agent Substances 0.000 claims description 9
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 6
- 238000011068 loading method Methods 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 36
- 229920005591 polysilicon Polymers 0.000 description 36
- 210000004027 cell Anatomy 0.000 description 29
- 230000008569 process Effects 0.000 description 27
- 238000003860 storage Methods 0.000 description 18
- 238000000151 deposition Methods 0.000 description 17
- 229910052751 metal Inorganic materials 0.000 description 16
- 239000002184 metal Substances 0.000 description 16
- 238000011049 filling Methods 0.000 description 15
- 230000003647 oxidation Effects 0.000 description 12
- 238000007254 oxidation reaction Methods 0.000 description 12
- 239000003792 electrolyte Substances 0.000 description 11
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 10
- 230000008021 deposition Effects 0.000 description 10
- 238000002513 implantation Methods 0.000 description 10
- 229910052785 arsenic Inorganic materials 0.000 description 9
- 239000011521 glass Substances 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000005498 polishing Methods 0.000 description 6
- 239000011148 porous material Substances 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 5
- 229910021342 tungsten silicide Inorganic materials 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000011065 in-situ storage Methods 0.000 description 4
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 238000003631 wet chemical etching Methods 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910017855 NH 4 F Inorganic materials 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 238000010923 batch production Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000000866 electrolytic etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 210000000352 storage cell Anatomy 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- 239000004408 titanium dioxide Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 235000010678 Paulownia tomentosa Nutrition 0.000 description 1
- 240000002834 Paulownia tomentosa Species 0.000 description 1
- 241000158147 Sator Species 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000001994 activation Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000006056 electrooxidation reaction Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-M hydroxide Chemical compound [OH-] XLYOFNOQVPJJNP-UHFFFAOYSA-M 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 239000004922 lacquer Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000010327 methods by industry Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3063—Electrolytic etching
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0387—Making the trench
-
- H01L28/84—
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung der unteren Kondensatorelektrode eines Grabenkondensators zur Verwendung in einer DRAM-Speicherzelle, bei dem die Kondensatoroberfläche und damit die Kondensatorkapazität durch Mesoporen vergrößert wird. DOLLAR A Dabei werden die Mesoporen (20) nach der Bildung des Grabens (5) in den n-dotierten Grabenbereich durch elektrochemisches Ätzen gebildet. Gemäß der vorliegenden Erfindung können beliebig dotierte Substrate sowie SOI(silicon-on-insulator)-Substrate verwendet werden.
Description
Die vorliegende Erfindung betrifft ein Verfahren zur Herstel
lung der unteren Kondensatorelektrode eines Grabenkondensa
tors zur Verwendung in einer dynamischen Speicherzelle, bei
dem die Kondensatoroberfläche und damit die Kondensatorkapa
zität durch Mesoporen vergrößert wird.
In Speicherzellenanordnungen mit wahlfreien Zugriff werden
fast ausschließlich sogenannte Eintransistor-Speicherzellen
eingesetzt. Eine Eintransistor-Speicherzelle umfaßt einen
Auslesetransistor und einen Speicherkondensator. In dem Spei
cherkondensator ist die Information in Form einer elektri
schen Ladung gespeichert, die eine logische Größe, 0 oder 1,
darstellt. Durch Ansteuerung des Auslesetransistors über eine
Wortleitung kann diese Information über eine Bitleitung aus
gelesen werden. Zur sicheren Speicherung der Ladung und
gleichzeitigen Unterscheidbarkeit der ausgelesenen Informati
on muß der Speicherkondensator eine Mindestkapazität aufwei
sen. Die untere Grenze für die Kapazität des Speicherkonden
sators wird derzeit bei 25 fF gesehen. Solche Speicherzellen
werden als dynamische Speicherzellen bezeichnet, da der La
dungsinhalt der Speicherzelle wegen Leckströmen abgebaut
wird. Die Ladung muß daher wiederaufgefrischt werden.
Da von Speichergeneration zu Speichergeneration die Speicher
dichte zunimmt, muß die benötigte Fläche der Eintransistor-
Speicherzelle von Generation zu Generation reduziert werden.
Gleichzeitig muß die Mindestkapazität des Speicherkondensa
tors erhalten bleiben.
Bis zur 1 Mbit-Generation wurden sowohl der Auslesetransistor
als auch der Speicherkondensator als planare Bauelemente rea
lisiert. Ab der 4 Mbit-Speichergeneration wurde eine weitere
Flächenreduzierung der Speicherzelle durch eine dreidimensio
nale Anordnung von Auslesetransistor und Speicherkondensator
erzielt. Eine Möglichkeit besteht darin, den Speicherkonden
sator in einem Graben zu realisieren (siehe z. B. K. Yamada et
al., Proc. Intern. Electronic Devices and Materials IEDM 85,
S. 702 ff). Als Elektroden des Speicherkondensators wirken in
diesem Fall ein an die Wand des Grabens angrenzendes Diffusi
onsgebiet sowie eine dotierte Polysiliziumfüllung, die sich
im Graben befindet. Die Elektroden des Speicherkondensators
sind somit entlang der Oberfläche des Grabens angeordnet. Da
durch wird die effektive Fläche des Speicherkondensators, von
der die Kapazität abhängt, gegenüber dem Platzbedarf für den
Speicherkondensator an der Oberfläche des Substrats, der dem
Querschnitt des Grabens entspricht, vergrößert. Durch Reduk
tion des Querschnitts des Grabens läßt sich die Packungsdich
te weiter erhöhen. Der Vergrößerung der Tiefe des Grabens
sind dabei aus technologischen Gründen jedoch Grenzen ge
setzt.
Die effektive Fläche des Speicherkondensators und damit die
Kondensatorkapazität kann durch oberflächenvergrößernde Maß
nahmen wie beispielsweise Ätzen von Mesoporen oder das HSG-
Verfahren (Aufrauhung der Siliziumoberfläche, "hemispherical
graining") vergrößert werden, ohne daß dessen Platzbedarf da
durch erhöht wird.
In der US-Patentschrift US-6,025,225 wird die anodische Ät
zung von Mesoporen als oberflächenvergrößernde Maßnahme bei
der Herstellung von Grabenkondensatoren in DRAM-
Speicherzellen vorgeschlagen. Dabei werden die Mesoporen an
odisch in p-dotiertes Silizium bzw. in n-dotiertes Silizium
nur unter Lichteinwirkung geätzt. Des weiteren fehlen in die
ser Patentschrift konkrete Angaben zur Integration der Ätzung
von Mesoporen in den Prozeßablauf.
In V. Lehmann et al.: "Materials Science and Engineering",
B69-70 (2000), S. 11-22, wird überdies die elektrochemische
Mesoporenbildung in n-dotiertem Silizium ohne Lichteinstrah
lung beschrieben. Allerdings fehlen auch hier genaue Angaben
zur Integration der Ätzung von Mesoporen in den Prozeßablauf
zur Herstellung einer DRAM-Speicherzelle.
Der vorliegenden Erfindung liegt somit die Aufgabe zugrunde,
ein Verfahren anzugeben, mit dem die Ätzung von Mesoporen als
oberflächenvergrößernde Maßnahme für den Grabenkondensator
prozeßtechnisch möglichst einfach in den gegenwärtig verwen
deten Prozeßablauf integriert wird.
Gemäß der vorliegenden Erfindung wird die Aufgabe durch ein
Verfahren zur Herstellung der unteren Kondensatorelektrode
eines Grabenkondensators zur Verwendung in einer dynamischen
Speicherzelle mit den Schritten zum Bereitstellen eines Halb
leiter-Substrats mit einem Graben in einer ersten Hauptfläche
des Substrats und einem flächigen ohmschen Kontakt auf der
von der ersten Hauptfläche abgewandten Seite des Grabens, wo
bei an den Graben ein Bereich mit einer für eine elektroche
mische Mesoporenätzung geeigneten Dotierung angrenzt und ein
Bereich, in dem keine Mesoporen zu bilden sind, durch minde
stens eine Isolationsschicht von dem ohmschen Kontakt elek
trisch isoliert ist oder/und mit einer Isolationsschicht be
deckt ist, zum Bereitstellen eines elektrischen Anschlusses
an den ohmschen Kontakt, und zum elektrochemischen Ätzen von
Mesoporen an einem freiliegenden Oberflächenbereich des Halb
leitersubstrats, der mit dem ohmschen Kontakt elektrisch ver
bunden sind, wobei der ohmsche Kontakt als Anode wirkt, ge
löst.
Die besonderen Vorteile der Erfindung liegen darin, daß Ver
fahrensschritte angegeben werden, die in Kombination eine
prozeßtechnische Integration der Mesoporen-Ätzung ermöglichen
und diese besonders einfach machen.
Insbesondere dadurch, daß gemäß der vorliegenden Erfindung
ein Halbleiter-Substrat bereitgestellt wird, bei dem die Be
reiche, in denen keine Mesoporen zu bilden sind, durch Isola
tionsschichten von dem ohmschen Kontakt oder/und der Außen
seite des Substrats elektrisch isoliert sind, wird erreicht,
daß beim elektrochemischen Ätzen der Mesoporen der Ätzstrom
derart geleitet wird, daß die Mesoporen an den vorgesehenen
Stellen des Grabens gebildet werden. Die p- oder (schwach)
n-dotierten Bereiche werden entweder von dem ohmschen Kontakt
auf der Substrat-Rückseite oder/und von dem Elektrolyten
elektrisch isoliert, so daß der Strom nicht über die p- oder
n-dotierten Bereiche, sondern über die n-dotierten Bereiche
fließt und somit die Mesoporen an den n-dotierten Grabenbe
reichen gebildet werden.
Das erfindungsgemäße Verfahren umfaßt die folgenden Verfah
rensschritte:
- a) Bereitstellen eines Halbleiter-Substrats mit einem Graben in einer ersten Hauptfläche des Substrats und einem flächi gen, vorzugsweise ganzflächigen ohmschen Kontakt auf der von der ersten Hauptfläche abgewandten Seite des Grabens, wobei an den Graben ein Bereich mit einer geeigneten Dotierung an grenzt und die Bereiche, in denen keine Mesoporen zu bilden sind, durch Isolationsschichten von dem ohmschen Kontakt oder/und der Außenseite des Substrats elektrisch isoliert sind.
Dieser Schritt kann folgendermaßen realisiert werden
Gemäß der vorliegenden Erfindung kann ein beliebig dotiertes
Silizium-Substrat oder ein SOI-Substrat verwendet werden, wo
bei das SOI-Substrat geeigneterweise aus Schichtstapel aus
einem n-dotierten Substrat, einer Isolationsschicht, vorzugs
weise einer SiO2-Schicht, sowie einer daraufliegenden p-
dotierten Siliziumschicht realisiert ist.
Durch diesen Schritt wird eine Siliziumelektrode realisiert,
durch die ermöglicht wird, mit Hilfe eines Elektrolyt-
Vorderseitenkontaktes gleichmäßig elektrochemisch zu ätzen.
Dazu muß die Rückseitenkontaktierung einen möglichst homoge
nen Potenzialverlauf über die Waferrückseite sicherstellen.
Dieser kann insbesondere durch eine hochleitfähige Schicht
auf der Rückseite gewährleistet werden. Die hochleitfähige
Schicht kann beispielsweise durch Implantation eines p-
Dotierstoffs wie B, Al, In, Ga, Tl mit anschließender Akti
vierung, wobei die Implantation direkt an der Oberfläche er
folgt, oder aber, wenn eine zusätzliche Schicht wie bei
spielsweise ein Pad-Oxid oder ein Pad-Nitrid auf der Oberflä
che aufgebracht ist, durch diese hindurch erfolgen.
Bei der Implantation wird die Ionenenergie vorzugsweise so
eingestellt, daß das Konzentrations-Maximum direkt an der Si-
Grenzfläche liegt. Die Ionenenergie hängt somit von der Dicke
der Pad-Nitridschicht ab. Die Dosis sollte möglichst hoch
sein. Übliche Ionendosen betragen mehr als 1.1015/cm2.
Gemäß einem alternativen Verfahren zur Rückseitendotierung
wird Borsilikatglas abgeschieden und anschließend ein Tempe
raturbehandlungsschritt bei einer Temperatur, die typischer
weise größer als 700°C ist, durchgeführt, bei dem die Bor-
Atome in das Substrat übergehen. Dabei kann das Borsilikat
glas entweder in einer Einzelscheibenanlage einseitig oder
bei einem Batch-Prozeß beidseitig aufgebracht werden. Bei
beidseitiger Auftragung muß die vorderseitige Borsilikatglas
schicht nachfolgend entfernt werden.
Ebenso kann der Rückseitenkontakt durch Aufbringen einer me
tallischen Schicht realisiert werden. Dabei muß sicherge
stellt werden, daß der Übergang Metall/Substrat einen ohm
schen Kontakt bildet, da sonst dort wieder starke Potenzial-
Fluktuationen entstehen. Wird der Rückseitenkontakt durch ei
ne metallische Schicht realisiert, so kann der elektrische
Anschluß eine Spannungsquelle, der beispielsweise durch me
tallische Kontaktspitzen oder durch einen Elektrolytkontakt
realisiert wird, lokal beschränkt bleiben. Das heißt, die me
tallischen Kontaktspitzen können in sehr großem Abstand von
einander an der Rückseite angebracht werden, was den elektri
schen Anschluß sehr einfach macht und somit besonders vor
teilhaft ist.
Als Metall für die Bildung der metallischen Schicht ist ins
besondere Wolframsilizid vorteilhaft, da in diesem Fall eine
Diffusion der Metallatome in die Substratbereiche, in denen
später der Transistor zu bilden ist, weitgehend vermieden
werden kann.
In einem darauf folgenden Schritt werden auf der Substrato
berfläche die Kondensatorgräben durch bekannte Verfahren ge
ätzt.
Die Realisierung dieses Schritts hängt davon ab, welcher Art
das verwendete Substrat ist.
Wenn ein beliebig dotiertes Substrat verwendet wird, in dem
durch Dotierung die geeignet dotierten Grabenbereiche erzeugt
werden, so werden in diesem Schritt die Bereiche, auf denen
keine Mesoporen-Ätzung stattfinden soll, abgedeckt. Diese Ab
deckung bewirkt zum einen, daß im nächsten Schritt zum Be
reitstellen eines geeignet dotierten Bereichs in dem Graben
die Bereiche abgedeckt werden, die beispielsweise nicht ent
sprechend dotiert werden sollen. Zum anderen bewirkt sie, daß
im nachfolgenden Schritt zur Mesoporen-Ätzung die Bereiche,
auf denen keine Mesoporen-Ätzung stattfinden soll, elektrisch
vom Elektrolyten getrennt sind. Insbesondere ist es hier
wichtig, daß der p-dotierte Bereich des Kondensatorgrabens
abgedeckt wird, um zu verhindern, daß der Ätzstrom über die
sen Bereich fließt, während der Ätzstrom über den n-dotierten
Bereich vernachlässigbar klein wird.
Dies wird vorteilhafterweise durch Abscheiden einer passivie
renden Schicht aus beispielsweise SiO2 oder Si3N4, beispiels
weise durch Spacer-Technik, erreicht. Diese elektrische Pas
sivierungsschicht kann eine Opferschicht darstellen, die im
Laufe der Prozeßführung wieder entfernt wird. Das abgeschie
dene SiO2 kann aber auch später im Prozeßablauf als Isolati
onskragen dienen.
Wird ein geeignet n-dotiertes Substrat verwendet, auf dem
nach dem Schritt zur Mesoporen-Ätzung p-dotiertes Silizium
durch Wafer-Bonden oder gegebenenfalls Epitaxie aufgebracht
wird, so wird durch Aufbringen von beispielsweise einer SiO2-
oder Si3N4-Schicht die Substrat-Oberfläche geschützt.
Wird hingegen ein SOI-Substrat mit dem vorstehen beschriebe
nen Aufbau verwendet, so ist die Isolationsschicht bereits
durch die zwischen p- und n-dotiertem Bereich liegende SiO2-
Schicht realisiert und der hier aufgeführte Schritt kann ent
fallen.
Gemäß der vorliegenden Erfindung wird in dem Graben ein Be
reich mit einer geeigneten Dotierstoffkonzentration erzeugt.
Geeignete Dotierstoffkonzentrationen liegen dabei in einem
Bereich zwischen 5.1016 und 1.1020/cm3, wobei die geeignete Do
tierstoffkonzentration von den jeweils verwendeten Verfahren
sparametern zum Ätzen der Mesoporen abhängt. Dieser Bereich
ist zur Bildung eines Speicherkondensators vorteilhafterweise
n-dotiert. Durch eine geeignete Einstellung der Dotierkonzen
tration wird der Bereich der Mesoporen-Bildung sowie ihre
Größe festgelegt.
Ist in dem Grabenkondensator ein Isolationskragen zum Ab
schalten des parasitären vertikalen Transistors, der sich
sonst an dieser Stelle in der fertigen Speicherzelle bilden
würde, vorgesehen, so muß dieser Kragenbereich aus elektri
schen Gründen p-dotiert bleiben.
Eine Schicht mit der geeigneten Dotierstoffkonzentration in
dem Kondensatorgraben kann nun auf verschiedene Weisen be
reitgestellt werden.
Üblicherweise kann ein beliebig dotiertes Substrat verwendet
werden, bei dem in dem Graben an den entsprechenden Stellen,
an denen Mesoporen gebildet werden sollen, ein mit dem ent
sprechenden Dotierstoff versehenes SiO2 abgeschieden wird.
Anschließend wird ein sogenannter drive-in-Schritt durchge
führt, bei dem eine Temperaturbehandlung stattfindet, durch
die die Dotieratome in das Substrat eindiffundieren. In die
sem Fall ist eine Abdeckung der Bereiche, die nicht dotiert
werden sollen, also insbesondere des Kragenbereichs, durch
die unter a3) beschriebene Schutzschicht sinnvoll.
Ebenso kann der Grabenbereich durch eine Dotierung aus der
Gasphase dotiert werden. Dabei muß der Bereich des Isolati
onskragens durch eine Abdeckschicht geschützt werden, um zu
vermeiden, daß der Isolationskragen dotiert wird.
Alternativ kann auch ein beliebig dotiertes Substrat verwen
det werden, in dem der Bereich, in dem die Mesoporen geätzt
werden sollen, freigeätzt wird und anschließend Silizium ab
geschieden wird, das entweder insitu oder nachfolgend n-
dotiert wird.
Es kann aber auch ein n-dotiertes Substrat verwendet werden,
das geeignet für die Mesoporen-Bildung dotiert ist. Auf die
sem wird p-dotiertes Silizium in einer geeigneten Dicke, die
üblicherweise etwa 1 µm beträgt, beispielsweise epitaktisch
aufgebracht. Es ist prinzipiell auch möglich, eine derartige
p-dotierte Siliziumschicht nach Durchführung der Mesoporen-
Ätzung durch Wafer-Bonding aufzubringen.
Alternativ kann auch ein hoch n-dotiertes Substrat verwendet
werden, das in dem entsprechenden Bereich, in dem Mesoporen
geätzt werden sollen, gegendotiert wird.
Es ist auch möglich, ein SOI-Substrat zu verwenden, bei dem
zwischen p- und n-dotiertem Gebiet eine SiO2-Schicht vorgese
hen ist. Diese Variante ist insbesondere dahingehend vorteil
haft, daß auf den Isolationskragen zum Abschalten eines para
sitären Transistors, der sich sonst in der fertigen Speicher
zelle an dieser Stelle bilden würde, verzichtet werden kann.
Des weiteren bietet ein SOI-Substrat den Vorteil, daß der p-
Bereich vom n-Bereich elektrisch getrennt ist, so daß beim
elektrochemischen Ätzen der Mesoporen der p-Bereich elek
trisch von dem Rückseitenkontakt isoliert ist. Ein weiterer
Vorteil ergibt sich, wenn der Rückseitenkontakt als metalli
sche Schicht realisiert wird, da in diesem Fall die SiO2-
Schicht als Diffusionsbarriere wirkt und verhindert, daß Me
tallatome die Eigenschaften des Auswahltransistors der Spei
cherzelle beeinträchtigen.
Nach Durchführung von Schritt a) ist in der Regel die
hochleitfähige Schicht auf der Substratrückseite von einer
oder mehreren isolierenden Schichten bedeckt. Um einen elek
trischen Kontakt zwischen der Substratrückseite und einer an
zuschließenden Spannungsquelle zu ermöglichen, muß daher ge
gebenenfalls die Rückseite beziehungsweise ein Teil der Sub
stratrückseite freigelegt werden.
Ist der Rückseitenkontakt als metallischer Rückseitenkontakt
realisiert, so ist es möglich, mit Kontaktierungsnadeln durch
die darüber liegenden isolierenden Schichten zu stoßen, so
daß ein elektrischer Kontakt ohne Entfernen der isolierenden
Schichten realisiert werden kann.
Alternativ oder bei Verwendung einer hochdotierten Schicht
als hochleitfähiger Schicht ist es aber auch möglich, die
isolierenden Schichten teilweise, beispielsweise am Wafer
rand, naßchemisch zu entfernen.
Die isolierenden Schichten können aber auch ganzflächig durch
naßchemisches oder Trockenätzen entfernt werden. Werden die
isolierenden Schichten durch Trockenätzen entfernt, so muß
die Substrat-Vorderseite durch eine Schutzschicht abgedeckt
werden. Dies kann beispielsweise durch eine einseitige SiO2-
Abscheidung oder eine Abdeckung mit Fotolack erfolgen. Die
Schutzschicht muß nach Beendigung des Trockenätzprozesses
wieder entfernt werden.
Dazu wird die Substratrückseite elektrisch leitend mit dem
positiven Ausgang einer Spannungsquelle verbunden, während
eine ebenfalls mit der Spannungsquelle verbundene Kathode in
den Elektrolyten plaziert wird, welcher mit der Substratober
fläche in Kontakt steht. Diese Gegenelektrode befindet sich
in einem Elektrolyten, welcher mit der zu ätzenden Wafer-
Oberfläche in direktem Kontakt steht. Die Gegenelektrode kann
dabei als Festkörper, beispielsweise eine Platinelektrode, in
der Flüssigkeit realisiert sein.
Der Elektrolyt kann beispielsweise eine 0,5%ige bis 6%ige
wäßrige Flußsäure oder eine Mischung, die Tetramethylammoni
umhydroxid und Flußsäure enthält, sein.
Gemäß der vorliegenden Erfindung werden die Mesoporen vor
zugsweise in einem n-dotierten Gebiet elektrochemisch geätzt.
Zur Mesoporen-Bildung in n-dotiertem Silizium werden im Prin
zip sehr ähnliche Parameter wie bei der Mesoporen-Bildung in
p-dotiertem Silizium verwendet, wobei bei Verwendung eines
Substrats mit p- und n-dotierten Bereichen darauf zu achten
ist, daß die p-dotierten Bereiche entweder durch Aufbringen
eines Abdeckmaterials oder durch andere geeignete Maßnahmen
elektrisch von dem Elektrolyten oder dem Rückseitenkontakt
isoliert sind. Bei der Verwendung eines SOI-Substrats wird
dies beispielsweise dadurch erreicht, daß p- und n-dotierte
Bereiche durch die Oxidschicht elektrisch voneinander iso
liert sind.
Das Verfahren zum elektrochemischen Ätzen von Mesoporen in n
dotiertem Silizium ist detailliert in V. Lehmann et al., Ma
terials Science and Engineering B69-70 (2000) S. 11 bis 22
beschrieben.
Durch Einschalten der Spannungsquelle wird eine Spannung zwi
schen Substrat-Vorder- und Rückseite bewirkt, welche einen
Ätzstrom hervorruft. Genauer gesagt, werden die Elektronen
zur Substrat-Rückseite gesaugt. Durch die gleichzeitige Anwe
senheit des Elektrolyten werden an der Substratvorderseite
vereinzelt Silizium-Atome herausgelöst, wodurch letztendlich
die Ätzung von Mesoporen bewirkt wird.
Bei Verwendung einer maßgeschneiderten Ätzchemie, die bei
spielsweise auf Tetramethylammoniumhydroxid und Flußsäure
oder demgegenüber alternativ nur auf Flußsäure basiert, kann
der Mesoporen-Zieldurchmesser geeignet eingestellt werden, so
daß man Mesoporen mit einem gewünschten Durchmesser erhält.
Gegebenenfalls kann es an dieser Stelle sinnvoll sein, die
Rückseite wieder zu passivieren, um eine mögliche Kontamina
tion in nachfolgenden Prozessen zu vermeiden.
Eine derartige Passivierung ist nicht notwendig, wenn sich in
der weiteren Prozeßfolge bereits eine ausreichende Passivie
rung der Substratrückseite bildet, oder, wenn in Schritt d)
die isolierenden Schichten gar nicht oder nur partiell ent
fernt wurden und sich durch die nur partielle Öffnung keine
Kontaminationsgefahr ergibt.
Wurde in Schritt a2) die hochleitfähige Schicht als eine hoch
p-dotierte Schicht realisiert, so kann die Passivierung durch
eine rückseitige, beispielsweise eine naß-chemische, Ätzung
dieser Schicht bewirkt werden.
Alternativ kann durch einen Schritt zur Oxidation und eine
anschließende Oxidätzung, die nur an der Substratvorderseite
durchgeführt wird, eine Oxidschicht gebildet werden, die als
Barriere ausreicht, um nachfolgende Prozesse nicht mehr zu
gefährden.
Als weitere Alternative kann in einem Batch-Prozeß SiO2 vor
der- und rückseitig abgeschieden werden, welches dann vorder
seitig durch naßchemisches oder trocken-chemisches Ätzen'
wieder entfernt wird.
Wurden in Schritt c) die Mesoporen nicht mit einem gewünsch
ten Durchmesser geätzt, so kann es sinnvoll sein, an dieser
Stelle die Mesoporen auf den gewünschten Durchmesser aufzu
weiten. Es ist zu bemerken, daß Schritt e) auch vor Schritt
d) ausgeführt werden kann.
Der gewünschte Durchmesser ergibt sich dabei aus der Notwen
digkeit, daß in den Mesoporen zusätzlich die dielektrische
Schicht sowie die Gegenelektrode für den Kondensator abge
schieden werden müssen. Das heißt, Porendurchmesser von 12
bis 30 nm sind anzustreben, während bei üblichen Porenätzver
fahren lediglich Porendurchmesser von 5 bis 10 nm erzielt
werden.
Das Aufweiten der Mesoporen kann beispielsweise durch naß
chemisches, isotropes oder anisotropes Ätzen erfolgen. Dabei
muß allerdings auf die Ätzraten der Schutzschicht für den
Kragenbereich geachtet werden. Dieses Problem ist vor allem
bei flußsäurehaltigen Ätzchemikalien relevant. Bei basischem
Elektrolyt wird eine passivierende Schicht aus beispielsweise
SiO2 oder Si3N4 im Kragenbereich nur vernachlässigbar ange
griffen, weshalb die Verwendung eines basischen Ätzmittels
besonders vorteilhaft ist. Eine anschließende Verrundung von
Ecken durch Oxidation und anschließendem Eintauchen in Fluß
säure ist möglich, um die Leckstromdichte zu verringern.
Alternativ ist es auch möglich, die Poren zu oxidieren und
einen anschließenden Schritt zum Oxid-Ätzen durchzuführen,
wodurch die Poren ebenfalls geweitet werden. Durch diesen
Schritt wird eine Verrundung der Oberflächen gewährleistet.
Die Oxidation kann dabei trocken, naß oder elektrochemisch
erfolgen. Die elektrochemische Oxidation ist insbesondere da
hingehend vorteilhaft, daß nur an genau den Bereichen, an de
nen vorher elektrochemisch geätzt wurde, eine Oxidschicht ge
bildet wird. Insbesondere wird hier ein alkalisches Ätzmit
tel, insbesondere NH4OH verwendet.
Gegebenenfalls kann an dieser Stelle noch ein Schritt zum
Nachdotieren des Silizium-Substrats, um eine hinreichende
elektrische Leitfähigkeit der buried plate (vergrabene Plat
te) zu erreichen und eine Verringerung der Verarmungszone der
unteren Kondensatorelektrode zu erreichen, notwendig sein.
Die Nachdotierung kann durch Abscheidung von SiO2, welchem
ein geeigneter Dotierstoff beigefügt ist, an den entsprechen
den Stellen und einen darauffolgenden drive-in-Schritt, bei
dem die Dotieratome in das Substrat eindiffundieren, erfol
gen.
Alternativ kann eine Gasphasendotierung durchgeführt werden.
Dabei ist es wichtig, daß der Kragenbereich des Kondensator
grabens durch eine Schutzschicht geschützt ist, um eine Do
tierung des Grabenbereichs zu vermeiden. Gemäß der beschrie
benen Schrittabfolge ist die in Schritt a3) abgeschiedene
Schutzschicht noch nicht entfernt worden, so daß auch in die
sem Schritt ein ausreichender Schutz des Grabenbereichs ge
währleistet ist. Bei stark inhomogenem Dotierprofil dient ge
gebenenfalls ein anschließender drive-in-Schritt zur Diffusi
on der Dotieratome und zur Glättung.
Wurde, wie in Schritt a4) beschrieben, ein hoch n-dotiertes
Substrat verwendet und in dem Grabenbereich anschließend n-
dotiertes Silizium mit einer geeigneten Dotierstoffkonzentra
tion abgeschieden, in welches darauffolgend die Mesoporen ge
ätzt wurden, so ist eine Rückdiffusion aus dem hoch n
dotierten Substrat in die Porenwände möglich. Diese Rückdif
fusion ist notwendig, um eine Verkleinerung der Verarmungszo
ne an der unteren Kondensatorelektrode sicherzustellen.
Es ist aber auch als weitere Alternative möglich, die untere
Kondensatorelektrode als metallische Elektrode, beispielswei
se aus einem Metallsilizid wie Wolframsilizid, zu realisie
ren. Dazu kann insbesondere nach Bildung und Aufweitung der
Mesoporen entweder eine metallische Verbindung wie beispiels
weise Metallsilizid durch ein CVD-Verfahren abgeschieden und
geeignet strukturiert werden. Es ist aber auch möglich, die
freiliegenden Siliziumbereiche, auf denen kein Metallsilizid
gebildet werden soll, entsprechend abzudecken und Metallsili
zid durch selbstjustierte Verfahren wie beispielsweise
selbstjustierte Abscheidung von Metallsilizid aus der Gaspha
se auf den freiliegenden Siliziumbereichen oder Abscheiden
eines Metalls, Durchführen einer Temperaturbehandlung und
Entfernen des nicht zu Metallsilizid umgesetzten Metalls zu
erzeugen. Wird die untere Kondensatorelektrode als metalli
sche Elektrode realisiert, so kann auf die Nachdotierung des
Substrats zur Bildung der buried plate verzichtet werden.
An dieser Stelle wird die in Schritt a3) aufgebrachte Schutz
schicht zum Schutz der p-dotierten Bereiche wieder durch be
kannte Verfahren entfernt, sofern sie nicht in der fertigen
Speicherzelle als Isolationskragen wirkt.
Die vorliegende Erfindung wird im folgenden unter Bezugnahme
auf die begleitenden Zeichnungen näher erläutert:
Fig. 1 bis Fig. 8 zeigen die Schritte zur Herstellung des
Grabenkondensators einer Speicherzelle gemäß einer
ersten Ausführungsform der vorliegenden Erfindung;
Fig. 9 zeigt den Aufbau einer durch das erfindungsgemäße
Verfahren hergestellten Speicherzelle;
Fig. 10 zeigt das Layout in einer 8F2-Zellarchitektur; und
Fig. 11 bis Fig. 13 zeigen die Schritte zur Herstellung des
Grabenkondensators einer Speicherzelle gemäß einer
zweiten Ausführungsform der vorliegenden Erfindung.
Bei dem beschriebenen ersten Ausführungsbeispiel wird ein p-
dotiertes Siliziumsubstrat verwendet, bei dem die n-dotierten
Grabenbereiche durch Abscheiden einer mit Arsen dotierten
SiO2-Schicht und Ausdiffundieren der Dotieratome erzeugt wer
den.
Fig. 1A zeigt ein p-dotiertes Siliziumsubstrat 1 mit einer
ersten Hauptfläche 2 (Vorderseite) und einer zweiten
Hauptfläche 12 (Rückseite). Das Siliziumsubstrat 1 ist beid
seitig mit einer 8 nm dicken SiO2-Schicht 3, einer 220 nm
dicken Si3N4-Schicht 4 beschichtet. Des weiteren ist eine 600 nm
nm dicke BSG-Schicht 13 einseitig aufgebracht. Diese BSG-
Schicht 13 dient dazu, die Vorderseite vor Verunreinigungen
und Kratzern bei den nachfolgenden Prozeßschritten zu schüt
zen.
Fig. 1B zeigt den Schichtaufbau auf der Rückseite 12 des
Substrats 1.
Zunächst wird Schritt a2) zur Bildung eines ganzflächigen
ohmschen Kontakts 22 auf der Rückseite 12 des Substrats 1
durchgeführt. Bei dem beschriebenen Ausführungsbeispiel er
folgt dies durch eine Rückseitendotierung mit Implantation
durch die Pad-Nitridschicht 4 und die Pad-Oxidschicht 3 hin
durch. Dabei wird mit Bor-Ionen in einer Dosis von 1.1016/cm2,
einer Energie von 80 bis 160 keV, vorzugsweise 120 keV und
einem Implantationswinkel von 0° implantiert, wie in Fig. 1A
durch die Pfeile schematisch veranschaulicht. Nachfolgend
wird durch einseitiges Ätzen die BSG-Schicht 13 von der Vor
derseite des Substrats entfernt.
Sodann wird der Kondensatorgraben erzeugt. Zunächst wird eine
neue BSG-Schicht (nicht gezeigt) als Hartmaskenmaterial in
einer Dicke von etwa 1000 nm aufgebracht. Unter Verwendung
einer photolithographisch erzeugten Maske (nicht dargestellt)
werden die BSG-Schicht, die Si3N4-Schicht 4 und die SiO2-
Schicht 3 in einem Plasma-Ätzprozeß mit CF4/CHF3 struktu
riert, so daß eine Hartmaske gebildet wird. Nach Entfernung
der photolithographisch erzeugten Maske werden unter Verwen
dung der Hartmaske als Ätzmaske in einem weiteren Plasma-
Ätzprozeß mit HBr/NF3 Gräben 5 in die erste Hauptfläche 1 ge
ätzt. Anschließend wird die BSG-Schicht beispielsweise durch
Naßätzen mit H2SO4/HF wieder entfernt.
Die Gräben 5 weisen beispielsweise eine Tiefe von 5 µm, eine
Weite von 100 × 250 nm und einen gegenseitigen Abstand von
100 nm auf.
Nachfolgend wird durch ein LPCVD-Verfahren eine etwa 25 nm
dicke SiO2-Schicht 6 abgeschieden. Dazu wird zunächst eine
etwa 15 nm dicke SiO2-Schicht, die mit Arsen dotiert ist (Ar
senglas), und eine 10 nm dicke SiO2-Schicht aus TEOS als Ab
deckschicht gebildet. Die abgeschiedene SiO2-Schicht 6 be
deckt mindestens die Wände der Gräben 5. Der sich ergebende
Schichtaufbau ist in den Fig. 2A und 2B veranschaulicht,
wobei Fig. 2A einen Querschnitt durch die Oberfläche 2 des
Substrats 1 zeigt und Fig. 2B den Schichtaufbau auf der
Rückseite 12 des Substrats veranschaulicht.
Durch Abscheidung einer 300 nm dicken Polysiliziumschicht,
chemisch-mechanisches Polieren bis zur Oberfläche der SiO2-
Schicht 6 und Zurückätzen der Polysiliziumschicht mit SF6
wird in den Gräben 5 jeweils eine Polysiliziumfüllung 7 er
zeugt, deren Oberfläche etwa 1200 bis 1400 nm unterhalb der
Oberfläche des Schichtstapels angeordnet ist. Das chemisch
mechanische Polieren kann dabei gegebenenfalls entfallen.
Darauf folgend wird die SiO2-Schicht 6 auf den Wänden der
Gräben 5 isotrop geätzt, so daß die Oberfläche der SiO2-
Schicht 6 etwa 1500 nm unterhalb der ersten Hauptfläche 2 an
geordnet ist. Die Oberfläche der SiO2-Schicht 6 muß, wie in
Fig. 3A, welche einen Querschnitt durch die Oberfläche 2 des
Substrats 1 zeigt, zu sehen ist, unter der Oberfläche der Po
ly-Siliziumfüllung liegen, da mit der Höhe der Oberfläche der
SiO2-Schicht 6 der Bereich für die Dotierung festgelegt wird,
in der dann später die Mesoporen geätzt werden. Fig. 3B ver
anschaulicht den sich ergebenden Schichtaufbau auf der Rück
seite 12 des Substrats.
Anschließend wird in einem LPCVD-Verfahren eine etwa 35 nm
dicke Schutzschicht 19 aus Si3N4 abgeschieden. Diese Schutz
schicht 19 dient als passivierende Schutzschicht zum Schutz
des p-dotierten Kragenbereichs, wie in Fig. 4A, die einen
Querschnitt durch die Oberfläche 2 des Substrats 1 zeigt, zu
sehen ist. Die SiO2-Schicht 6, die Poly-Siliziumschicht 7 und
die Schutzschicht 9 werden auch auf der Substratrückseite 12
abgeschieden, wie in Fig. 4B, die den sich ergebenden
Schichtaufbau auf der Rückseite 12 des Substrats veranschau
licht, gezeigt ist.
Als nächstes erfolgt ein Temperaturbehandlungsschritt, bei
spielsweise bei 900 bis 1100°C, vorzugsweise 1000°C ein so
genannter Drive-in-Schritt, um die Dotieratome einzutreiben.
Dabei wird einerseits der Bereich des Grabens, in dem Mesopo
ren gebildet werden sollen, dotiert. Andererseits werden die
in die Substratrückseite diffundierten Dotieratome aktiviert.
Mit SF6 wird nachfolgend Polysilizium selektiv zu Si3N4 und
SiO2 geätzt. Dabei wird die Polysiliziumfüllung 7 jeweils
vollständig aus dem Graben 5 entfernt. Durch eine Ätzung mit
NH4F/HF wird der nunmehr freiliegende Teil der SiO2-Schicht 6
entfernt, wie in Fig. 5A, die einen Querschnitt durch die
Oberfläche 2 des Substrats 1 zeigt, zu sehen ist. Fig. 5B
veranschaulicht den sich ergebenden Schichtaufbau auf der
Rückseite 12 des Substrats.
Anschließend werden die SiO2-Schicht 3, die Si3N4-Schicht 4,
die SiO2-Schicht 6, die Polysiliziumschicht 7 und die Si3N4-
Schicht 9 von der Rückseite durch einseitiges Ätzen unter
Verwendung allgemein verwendeter Chemikalien naßchemisch ent
fernt. Fig. 6B veranschaulicht den sich ergebenden Schicht
aufbau auf der Rückseite 12 des Substrats. Dadurch kann ein
elektrischer Anschluß 23 an den ohmschen Rückseitenkontakt 22
angeschlossen werden.
Als nächstes erfolgt der unter c) beschriebene Schritt zum
elektrolytischen Ätzen von Mesoporen an den freiliegenden
Halbleiter-Bereichen, die nicht mit der Schutzschicht bedeckt
sind, wobei der ohmsche Kontakt 22 auf der Rückseite des Sub
strats als Anode wirkt. Vorzugsweise wird eine 3%ige wäßrige
Flußsäure verwendet. Dies ist in Fig. 6A, die einen Quer
schnitt durch die Oberfläche 2 des Substrats 1 zeigt, veran
schaulicht. Fig. 6C veranschaulicht schematisch die Vorrich
tung zum elektrochemischen Ätzen der Mesoporen. Eine Span
nungsquelle 24 ist über den elektrischen Anschluß 23 mit dem
ohmschen Rückseitenkontakt 22 elektrisch leitend verbunden.
Eine mit der Spannungsquelle 24 verbundene Kathode 25 ist in
dem Elektrolyten 26 angeordnet.
Darauf folgend wird von der Substratrückseite ungefähr 1 µm
Silizium entfernt, so daß, wie unter d) beschrieben, die hoch
B-dotierte Siliziumschicht entfernt wird und die ohmsche Kon
taktschicht 22 beseitigt wird. Danach werden, wie unter e)
beschrieben, die Mesoporen aufgeweitet, was durch einen modi
fizierten sogenannten Wet-Bottle-Prozeß, bei dem Silizium
anisotrop unter Verwendung alkalischer Ätzmittel wie bei
spielsweise NH4OH geätzt wird, oder durch Oxidation und an
schließendes Oxid-Ätzen erreicht wird.
Anschließend erfolgt die Nachdotierung des Silizium-
Substrats, wie unter f) beschrieben. Dies kann beispielsweise
durch eine Gasphasendotierung oder durch die Abscheidung ei
ner SiO2-Schicht 21, die eine SiO2-Schicht, die mit Arsen do
tiert ist (Arsenglas), sowie eine Schicht, die aus TEOS ge
wonnen wurde, umfaßt, erfolgen. Die Gesamtschichtdicke der
SiO2-Schicht beträgt 25 nm. Danach wird ein Temperaturbehand
lungsschritt durchgeführt, entweder, um das Dotierprofil zu
glätten (bei Gasphasendotierung), oder, um die Dotieratome in
das Silizium-Substrat einzutreiben. Wurde eine SiO2-Schicht
21 abgeschieden, so wird diese in einem darauf folgenden
Schritt wieder von der Substratoberfläche 2 entfernt. In
Fig. 7A, die einen Querschnitt durch die Oberfläche 2 des Sub
strats 1 zeigt, bezeichnet Bezugszeichen 11 das durch die
Nachdotierung erzeugte n+-dotierte Gebiet. Fig. 7B veran
schaulicht den Schichtaufbau auf der Rückseite 12 des Sub
strats.
Nachfolgend wird als Kondensatordielektrikum eine 5 nm dicke
dielektrische Schicht 14 abgeschieden, die SiO2 und Si3N4 so
wie gegebenenfalls Siliziumoxynitrid enthält. Diese Schicht
abfolge kann durch Schritte zur Nitridabscheidung und zur
thermischen Oxidation, bei der Defekte in der darunterliegen
den Schicht ausgeheilt werden, realisiert werden. Alternativ
enthält die dielektrische Schicht 14 Al2O3 (Aluminiumoxid),
TiO2 (Titandioxid), Ta2O5 (Tantaloxid). Anschließend wird eine
300 nm dicke in-situ dotierte Polysiliziumschicht 15 abge
schieden. Durch chemisch-mechanisches Polieren wird die Poly
siliziumschicht 15 bis auf die Oberfläche der Si3N4-Schicht 4
entfernt und anschließend durch Ätzen mit SF6 auf 1300 nm un
terhalb der Oberfläche Si3N4-Schicht 4 zurückgeätzt.
Anschließend wird die Schutzschicht 19 entfernt. Der sich er
gebende Aufbau ist in den Fig. 8A und 8B gezeigt, wobei
Fig. 8A einen Querschnitt durch die Oberfläche 2 des Sub
strats 1 zeigt und Fig. 8B den Schichtaufbau auf der Rück
seite 12 des Substrats veranschaulicht.
Danach wird eine Spacerschicht 9, die in der fertigen Spei
cherzelle als Isolationskragen wirkt, abgeschieden. Dazu wird
beispielsweise eine 20 bis 50 nm dicke SiO2-Schicht konform
abgeschieden und anschließend anisotrop geätzt, so daß der
Isolationskragen lediglich auf den Grabenwänden verbleibt.
Darauf folgend wird der standardmäßige DRAM-Prozeß durchge
führt, durch den die obere Kondensatorelektrode geeignet
strukturiert und an das Source-/Drain-Gebiet eines Auswahl
transistors angeschlossen wird.
Dies kann beispielsweise durch Abscheiden einer n+-dotierten
Polysilizium-Schicht geschehen, die darauffolgend zur Vorbe
reitung der buried-Kontakte auf etwa 100 nm unterhalb der
Oberfläche des vorliegenden Schichtstapels zurückgeätzt wird.
Sodann wird die SiO2-Schicht im oberen Bereich geätzt, um die
Buried-Kontaktflächen freizulegen. Nach einer Sacrifical oxi
dation zur Bildung eines Streuoxids (nicht dargestellt) wird
eine Implantation durchgeführt, bei der ein n+-dotiertes Ge
biet 16 in der Seitenwand jedes Grabens 5 im Bereich der
Hauptfläche 2 gebildet wird. Wie in Fig. 9 gezeigt ist, wird
oberhalb der Polysiliziumfüllung 15 verbliebener Freiraum in
dem jeweiligen Graben 5 durch Abscheidung von insitu
dotiertem Polysilizium und Rückätzen des Polysiliziums mit
SF6 mit einer Polysiliziumfüllung 10 aufgefüllt. Die Polysi
liziumfüllung 15 wirkt im fertigen Speicherkondensator als
obere Kondensatorelektrode. Die Polysiliziumfüllung 10 wirkt
als Anschlußstruktur zwischen dem n+-dotierten Gebiet 16 und
der als obere Kondensatorelektrode wirkenden Polysiliziumfül
lung 15.
Nachfolgend werden Isolationsstrukturen 8 erzeugt, die die
aktiven Gebiete umgeben und damit definieren. Dazu wird eine
Maske gebildet, die die aktiven Gebiete definiert (nicht dar
gestellt). Durch nicht-selektives Plasma-Ätzen von Silizium,
SiO2 und Polysilizium mit Hilfe von CHF3/N2/NF3, wobei die
Ätzdauer so eingestellt wird, daß 200 nm Polysilizium geätzt
werden, durch Entfernen der dabei verwendeten Lackmaske mit
O2/N2, durch naßchemisches Ätzen von 3 nm dielektrischer
Schicht, durch Oxidation und Abscheidung einer 5 nm dicken
Si3N4-Schicht und durch Abscheidung einer 250 nm dicken SiO2-
Schicht in einem TEOS-Verfahren und anschließendes chemisch-
mechanisches Polieren werden die Isolationsstrukturen 8 fer
tiggestellt. Durch Ätzen in heißer H3PO4 wird nachfolgend die
Si3N4-Schicht 4 und durch Ätzen in verdünnter Flußsäure die
SiO2-Schicht 3 entfernt.
Durch eine Sacrifical oxidation wird nachfolgend ein
Streuoxid gebildet. Es werden photolithographisch erzeugte
Masken und Implantationen eingesetzt zur Bildung von n-
dotierten Wannen, p-dotierten Wannen und zur Durchführung von
Einsatzspannungsimplantationen im Bereich der Peripherie und
der Auswahltransistoren des Zellenfelds. Ferner wird eine
hochenergetische Ionenimplantation zur Dotierung des Sub
stratbereichs, welcher von der Hauptfläche 2 abgewandt ist,
durchgeführt. Dadurch wird ein n+-dotiertes Gebiet, das be
nachbarte untere Kondensatorelektroden miteinander verbindet,
gebildet (sogenannter "buried-well implant").
Nachfolgend wird durch allgemein bekannte Verfahrensschritte
der Transistor fertiggestellt, indem jeweils das Gateoxid so
wie die Gate-Elektroden 18, entsprechende Leiterbahnen, und
die Source- und Drain-Elektrode 17 definiert werden.
Der beispielhafte Aufbau der Speicherzelle ist in Fig. 9 ge
zeigt.
Danach wird die Speicherzelle in bekannter Weise durch die
Bildung weiterer Verdrahtungsebenen fertiggestellt.
Die Speicherzellenanordnung, deren Layout für eine 8-F2-
Zellarchitektur beispielhaft in Fig. 10 dargestellt ist,
weist je Speicherzelle einen in einem der Gräben 5 angeordne
ten Speicherkondensator und einen planaren Auswahltransistor
auf. Pro Speicherzelle ist ein Platzbedarf von 8F2 erforder
lich, wobei F die kleinste herstellbare Strukturgröße in der
jeweiligen Technologie ist. Die Bitleitungen BL verlaufen
streifenförmig und parallel zueinander, wobei die Breite der
Bitleitung BL jeweils F und ihr gegenseitige Abstand eben
falls F beträgt. Senkrecht dazu verlaufen die Wortleitungen
WL, die ebenfalls eine Breite von F und einen gegenseitigen
Abstand von F aufweisen. Unterhalb der Bitleitungen BL sind
aktive Gebiete A angeordnet, wobei oberhalb jedes aktiven Ge
bietes zwei Wortleitungen WL kreuzen. Die aktiven Gebiete A
sind unterhalb benachbarter Bitleitungen BL jeweils versetzt
gegeneinander angeordnet. In der Mitte der aktiven Gebiete A
ist ein Bitleitungskontakt BLK angeordnet, der eine elektri
sche Verbindung zwischen der jeweiligen Bitleitung BL und dem
aktiven Gebiet A ermöglicht. Die Gräben 5 sind unterhalb der
Wortleitung WL angeordnet. Innerhalb der aktiven Gebiete ist
am Kreuzungspunkt zwischen einer der Bitleitungen BL und ei
ner der Wortleitungen WL jeweils die Gateelektrode 26 des zu
gehörigen Auswahltransistor angeordnet.
Die aktiven Gebiete A erstrecken sich jeweils zwischen zwei
Gräben 5. Sie umfassen zwei Auswahltransistoren, die über ei
nen gemeinsamen Bitleitungskontakt BLK mit der zugehörigen
Bitleitung BL verbunden sind. Je nach dem, welche der Wort
leitungen WL angesteuert wird, wird die Information aus dem
Speicherkondensator, der in einem oder dem anderen der Gräben
5 angeordnet ist, ausgelesen.
Gemäß einem zweiten, in den Fig. 11 ff. dargestellten Aus
führungsbeispiel wird, wie in Fig. 11 dargestellt, ein SOI-
Substrat 41, das heißt, ein Siliziumsubstrat mit einer ver
grabenen SiO2-Schicht 46 verwendet (SOI: Silicon on insula
tor). Dabei umfaßt das SOI-Substrat 41 einen Stapel aus einem
ca. 500 µm dicken n-dotierten Siliziumbereich 48, einer etwa
200 nm dicken SiO2-Schicht 46 und einer ca. 100 nm dicken ak
tiven p-dotierten Siliziumschicht 47. Bezugszeichen 42 und 64
bezeichnen jeweils eine erste Hauptfläche (Vorderseite) und
zweite Hauptfläche (Rückseite) des Substrats.
Das Siliziumsubstrat 41 ist beidseitig mit einer 8 nm dicken
SiO2-Schicht 43 und einer 220 nm dicken Si3N4-Schicht 44 be
schichtet. Des weiteren ist eine 600 nm dicke BSG-Schicht
(nicht gezeigt) einseitig aufgebracht. Diese BSG-Schicht
dient dazu, die Vorderseite vor Verunreinigungen und Kratzern
bei den nachfolgenden Prozeßschritten zu schützen. Alternativ
kann zum Schutz der Vorderseite auch eine Photolackschicht
aufgebracht werden.
Sodann wird die Si3N4-Schicht durch einseitiges Ätzen von der
Substrat-Rückseite 64 wieder entfernt. Gegebenenfalls kann an
dieser Stelle die Substrat-Rückseite 64 zur Verbesserung des
ohmschen Kontakts 49 p-dotiert werden. Anschließend wird eine
Metallschicht wird durch allgemein verwendete Verfahren auf
gebracht. Beispielsweise kann als Metallschicht eine Wolfram
silizidschicht aufgebracht werden, die insbesondere dahinge
hend vorteilhaft ist, daß, da in diesem Fall auch die vergra
bene SiO2-Schicht 46 als Diffusionsbarriere wirkt, keine Me
tallatome in den Bereich des zu bildenden Transistors diffun
dieren. Anschließend wird die Schicht zum Schutz der Sub
strat-Vorderseite 42 wieder entfernt, beispielsweise durch
kurzes Eintauchen in HF, oder, wenn ein Photolack als Schutz
schicht verwendet wurde, durch kurzzeitiges Trockenätzen mit
O2.
Anschließend wird auf die Substratvorderseite 42 eine BSG-
Schicht 60 in einer Dicke von 1000 nm, eine Si3N4-Schicht 61
in einer Dicke von 200 nm und eine SiO2-Schicht 62 in einer
Dicke von 200 nm jeweils als Hartmaskenmaterial abgeschieden.
Ferner wird eine Polysiliziumschicht 63 als Hartmaskenmateri
al abgeschieden. Mit Hilfe einer photolithographisch struktu
rierten Maske (nicht dargestellt), die die Anordnung der
Speicherkondensatoren definiert, werden durch Plasma-Ätzen
die Polysiliziumschicht 63, die SiO2-Schicht 62, die Silizi
umnitridschicht 61, die BSG-Schicht 60, die Nitridschicht 44
und die SiO2-Schicht 43 geätzt. (Siehe Fig. 11)
Sodann werden die aktive Si-Schicht 47 durch Plasma-Ätzen mit
HBr/NF3 und die vergrabene Oxidschicht 46 durch Plasma-Ätzen
mit CHF3/O2 geätzt. Bei dieser Ätzung wirkt die Si3N4-Schicht
61 als Hartmaske. Die Parameter dieses Ätzschritts sind der
art bemessen, daß die Gräben nur bis zum unteren Ende der
vergrabenen Oxidschicht 46 geätzt werden.
Sodann werden die Kondensatorgräben 45 bis zu einer Tiefe von
5 µm durch Plasma-Ätzen mit HBr/NF3 geätzt, wie in Fig. 12
veranschaulicht ist.
Anschließend wird die BSG-Hartmaskenschicht 60 und die auf
der Substratrückseite 64 abgeschiedene Polysiliziumschicht
sowie die Schichten 44 und 43 entfernt.
Als nächstes erfolgt der unter c) beschriebene Schritt zum
elektrolytischen Ätzen von Mesoporen in dem Graben an dem n
dotierten Bereich 48, wobei der ohmsche Kontakt auf der Rück
seite des Substrats als Anode wirkt. Vorzugsweise wird eine
3%ige wäßrige Flußsäure verwendet. Da die aktive, d. h. die in
späteren Herstellungsschritten mit Transistoren versehene
Schicht 47 durch die SiO2-Schicht 46 elektrisch von dem Rück
seitenkontakt getrennt ist, fließt der Ätzstrom über den n-
dotierten Bereich, und die Mesoporen werden ausschließlich in
dem n-dotierten Grabenbereich 48 geätzt.
Gegebenenfalls wird an dieser Stelle des Prozeßablaufs die
metallische Schicht von der Substratrückseite entfernt. Wird
als Metall Wolframsilizid verwendet, so kann dieses jedoch
auch auf der Substratrückseite verbleiben, da einerseits der
aktive Bereich 47 durch die SiO2-Schicht 46 vor diffundieren
den Metallatomen geschützt ist, andererseits bei Wolframsili
zid eine derartige Diffusion kein ernsthaftes Problem dar
stellt.
Danach werden, wie unter e) beschrieben, die Mesoporen aufge
weitet, was durch einen modifizierten sogenannten Wet-Bottle-
Prozeß, bei dem Silizium anisotrop unter Verwendung alkali
scher Ätzmittel wie beispielsweise NH4OH geätzt wird, oder
durch Oxidation und anschließendes Oxid-Ätzen erreicht wird.
Optional erfolgt an dieser Stelle die Nachdotierung des Sili
zium-Substrats, wie unter f) beschrieben, falls die n-
Dotierung des n-dotierten Bereichs 48 nicht ausreichend ist.
Genauer gesagt, kann der vorstehend beschriebene Schritt zur
elektrochemischen Ätzung von Mesoporen auf einem hoch n-
dotierten Bereich 48 oder auf einem weniger hoch n-dotierten
Bereich 48 durchgeführt werden. Wurde die Mesoporen-Ätzung
auf einem weniger hoch n-dotierten Bereich durchgeführt, so
muß an dieser Stelle noch eine Nachdotierung des Substrats
zur Bildung der buried plate erfolgen.
Dies kann beispielsweise durch die ganzflächige Abscheidung
einer mit Arsen dotierten SiO2-Schicht (Arsenglas) erfolgen.
Sodann wird ein Photolack aufgebracht, der daraufhin derart
wieder entfernt wird, daß lediglich das Arsenglas in den Grä
ben von Lack bedeckt bleibt. Anschließend wird das Arsenglas
an den freiliegenden Bereichen, d. h. allen Bereichen außer
dem unteren Bereich der Kondensatorgräben entfernt, der Pho
tolack wird entfernt, und als Ergebnis verbleibt lediglich
die Arsenglasschicht im unteren Grabenbereich, d. h. an den
Stellen unterhalb der SiO2-Schicht 46. Sodann wird eine TEOS-
SiO2-Schicht ganzflächig abgeschieden. Danach wird ein drive-
in-Schritt bei etwa 900 bis 1100°C, vorzugsweise 1000°C zum
Eintreiben der Arsen-Atome in das n-dotierte Substrat 48
durchgeführt, und das n-dotierte Gebiet 58 entsteht.
Anschließend werden die SiO2-Schichten wieder von der Sub
stratoberfläche 42 entfernt.
Nachfolgend wird als Kondensatordielektrikum eine 5 nm dicke
dielektrische Schicht 51 abgeschieden, die SiO2 und Si3N4 so
wie gegebenenfalls Siliziumoxynitrid enthält. Alternativ ent
hält die dielektrische Schicht 51 Al2O3 (Aluminiumoxid), TiO2
(Titandioxid), Ta2O5 (Tantaloxid). Anschließend wird eine 200 nm
dicke in-situ dotierte Polysiliziumschicht 52 abgeschie
den. Durch chemisch-mechanisches Polieren wird die Polysili
ziumschicht 52 bis auf die Oberfläche der Si3N4-Schicht 44
entfernt.
Darauf folgend wird der standardmäßige DRAM-Prozeß durchge
führt, durch den die obere Kondensatorelektrode geeignet
strukturiert und an die Source- oder Drain-Elektrode 56 eines
Auswahltransistors angeschlossen wird. Zur Funktion der be
schriebenen Speicherzellenvariante auf einem SOI-Substrat ist
es wichtig, daß dieser Auswahltransistor derartig realisiert
ist, daß sogenannte floating-body-Effekte weitgehend unter
drückt werden können.
Beispielsweise kann als nächstes ein Schritt zum Ätzen der
Polysiliziumfüllung 52 auf etwa 100 nm unterhalb der
Hauptfläche 42 erfolgen. Es folgt eine Si3N4-Ätzung mit
HF/Ethylenglycol, bei der 10 nm Si3N4 geätzt werden und eine
Ätzung mit NH4F/HF, mit der SiO2 und dielektrisches Material
geätzt werden. Nach einer Sacrifical oxidation zur Bildung
eines Streuoxids (nicht dargestellt) wird eine Implantation
durchgeführt, bei der ein n+-dotiertes Gebiet 53 in der Sei
tenwand jedes Grabens 45 im Bereich der Hauptfläche 42 gebil
det wird. Wie in Fig. 13 gezeigt ist, wird oberhalb der Po
lysiliziumfüllung 52 verbliebener Freiraum in dem jeweiligen
Graben 45 durch Abscheidung von insitudotiertem Polysilizium
und Rückätzen des Polysiliziums mit SF6 mit einer Polysilizi
umfüllung 54 aufgefüllt.
Die Polysiliziumfüllung 52 wirkt im fertigen Speicherkonden
sator als obere Kondensatorelektrode. Die Polysiliziumfüllung
54 wirkt als Anschlußstruktur zwischen dem n+-dotierten Ge
biet 53 und der als obere Kondensatorelektrode wirkenden Po
lysiliziumfüllung 52.
Nachfolgend werden Isolationsstrukturen 55 erzeugt, die die
aktiven Gebiete umgeben und damit definieren. Dazu wird eine
Maske gebildet, die die aktiven Gebiete definiert (nicht dar
gestellt). Durch nicht-selektvies Plasma-Ätzen von Silizium,
SiO2 und Polysilizium mit Hilfe von CHF3/N2/NF3, wobei die
Ätzdauer so eingestellt wird, daß 200 nm Polysilizium geätzt
werden, durch Entfernen der dabei verwendeten Lackmaske mit
O2/N2, durch naßchemisches Ätzen von 3 nm dielektrischer
Schicht, durch Oxidation und Abscheidung einer 5 nm dicken
SiO2-Schicht und durch Abscheidung einer 250 nm dicken SiO2-
Schicht in einem TEOS-Verfahren und anschließendes chemisch
mechanisches Polieren werden die Isolationsstrukturen 55 fer
tiggestellt. Durch Ätzen in heißer H3PO4 wird nachfolgend die
Si3N4-Schicht 44 und durch Ätzen in verdünnter Flußsäure die
SiO2-Schicht 43 entfernt.
Durch eine Sacrifical oxidation wird nachfolgend ein
Streuoxid gebildet. Es werden photolithographisch erzeugte
Masken und Implantationen eingesetzt zur Bildung von n-
dotierten Wannen, p-dotierten Wannen und zur Durchführung von
Einsatzspannungsimplantationen im Bereich der Peripherie und
der Auswahltransistoren des Zellenfelds. Ferner wird eine
hochenergetische Ionenimplantation zur Dotierung des Sub
stratbereichs, welcher von der Hauptfläche 42 abgewandt ist,
durchgeführt. Dadurch wird ein n+-dotiertes Gebiet, das be
nachbarte untere Kondensatorelektroden 48 miteinander verbin
det, gebildet.
Nachfolgend wird durch allgemein bekannte Verfahrensschritte
der Transistor fertiggestellt, indem jeweils das Gateoxid so
wie die Gate-Elektroden 57, entsprechende Leiterbahnen, und
die Source- und Drain-Elektrode 56 definiert werden.
Danach wird die Speicherzelle in bekannter Weise durch die
Bildung weiterer Verdrahtungsebenen fertiggestellt.
Claims (11)
1. Verfahren zur Herstellung der unteren Kondensatorelektrode
eines Grabenkondensators zur Verwendung in einer dynamischen
Speicherzelle mit den Schritten
- - Bereitstellen eines Halbleiter-Substrats (1, 41) mit einem Graben (5, 45) in einer ersten Hauptfläche (2, 42) des Sub strats und einem flächigen ohmschen Kontakt (22, 49) auf der von der ersten Hauptfläche abgewandten Seite des Grabens (5, 45), wobei an den Graben ein Bereich mit einer für eine elek trochemische Mesoporenätzung geeigneten Dotierung angrenzt und ein Bereich, in dem keine Mesoporen (20, 59) zu bilden sind, durch mindestens eine Isolationsschicht von dem ohm schen Kontakt elektrisch isoliert ist oder/und mit einer Iso lationsschicht bedeckt ist;
- - Bereitstellen eines elektrischen Anschlusses (23) an den ohmschen Kontakt (49);
- - elektrochemisches Ätzen von Mesoporen (20, 59) an einem freiliegenden Oberflächenbereich des Halbleitersubstrats, der mit dem ohmschen Kontakt elektrisch verbunden ist, wobei der ohmsche Kontakt (22) als Anode wirkt.
2. Verfahren nach Anspruch 1, bei dem der Bereich mit der für
die elektrochemische Mesoporenätzung geeigneten Dotierstoff
konzentration n-dotiertes Silizium ist.
3. Verfahren nach Anspruch 2, bei dem der Schritt zum Bereit
stellen des Substrats die Schritte umfaßt:
- - Bereitstellen eines SOI-Substrats (41), welches ein n- dotierten Silizium-Substrat (48) und eine p-dotierte Silizi umschicht (47), die voneinander durch eine Isolationsschicht (46) getrennt sind, umfaßt,
- - Bereitstellen des ohmschen Kontakts (49) und
- - Ätzen des Kondensatorgrabens (45) durch die p-dotierte Si liziumschicht (47) und die SiO2-Schicht (46) in das n- dotierte Substrat (48) hinein.
4. Verfahren nach Anspruch 2, bei dem der Schritt zum Bereit
stellen des Substrats die Schritte umfaßt:
- - Bereitstellen eines dotierten Silizium-Substrats (1),
- - Bereitstellen des ohmschen Kontakts (22),
- - Ätzen des Kondensatorgrabens (5) in das Substrat,
- - Aufbringen einer Schutzschicht (19) auf den Bereichen der Grabenoberfläche, auf denen keine Mesoporen (20) zu bilden sind, und
- - Bereitstellen des Bereichs mit der für die elektrochemische Mesoporenätzung geeigneten Dotierung in den Teilen des Gra bens, die nicht mit der Schutzschicht (19) bedeckt sind, und das Verfahren ferner den Schritt umfaßt:
- - Entfernen der Schutzschicht (19) von den ausgewählten Be reichen nach dem Schritt zum elektrochemischen Ätzen der Mesoporen (20).
5. Verfahren nach Anspruch 2, bei dem der Schritt zum Bereit
stellen des Substrats die Schritte umfaßt:
- - Bereitstellen eines n-dotierten Substrats,
- - Bereitstellen des ohmschen Kontakts, und
- - Ätzen des Kondensatorgrabens und das Verfahren ferner den Schritt umfaßt:
- - Aufbringen eines p-dotierten Bereichs auf der ersten Hauptfläche des Substrats nach dem elektrochemischen Ätzen der Mesoporen.
6. Verfahren nach Anspruch 2, bei dem der Schritt zum Bereit
stellen des Substrats die Schritte umfaßt:
- - Bereitstellen eines n-dotierten Substrats,
- - Bereitstellen des ohmschen Kontakts,
- - Aufbringen eines p-dotierten Bereichs auf der ersten Hauptfläche des Substrats, und
- - Ätzen des Kondensatorgrabens.
7. Verfahren nach einem der vorhergehenden Ansprüche, bei dem
der ohmsche Kontakt (22, 49) als Rückseitenkontakt auf der
Rückseite (12, 64) des Substrats ausgebildet wird.
8. Verfahren nach einem der vorhergehenden Ansprüche, ferner
mit dem Schritt zum Aufweiten der Mesoporen (20, 59) auf ei
nen vorbestimmten Durchmesser nach dem Schritt zum Ätzen der
Mesoporen.
9. Verfahren nach einem der vorhergehenden Ansprüche, bei dem
die Schutzschicht (19) eine passivierende SiO2- oder Si3N4-
Schicht ist.
10. Verfahren nach einem der vorhergehenden Ansprüche, bei
dem die Mesoporen mit einem Ätzmittel, das mindestens einen
der Stoffe Tetramethylammoniumhydroxid (TMAH) und Flußsäure
enthält, geätzt werden.
11. Verfahren nach einem der vorhergehenden Ansprüche, bei
dem der ganzflächige ohmsche Kontakt (49) durch Aufbringen
einer metallischen Schicht gebildet wird.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10133688A DE10133688A1 (de) | 2001-07-11 | 2001-07-11 | Verfahren zur Herstellung der unteren Kondensatorelektrode eines Grabenkondensators |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10133688A DE10133688A1 (de) | 2001-07-11 | 2001-07-11 | Verfahren zur Herstellung der unteren Kondensatorelektrode eines Grabenkondensators |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10133688A1 true DE10133688A1 (de) | 2002-09-26 |
Family
ID=7691394
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10133688A Ceased DE10133688A1 (de) | 2001-07-11 | 2001-07-11 | Verfahren zur Herstellung der unteren Kondensatorelektrode eines Grabenkondensators |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10133688A1 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004027861A1 (de) * | 2002-09-16 | 2004-04-01 | Infineon Technologies Ag | Halbleiterbauteil mit im substrat vergrabenen kondensatoren und davon isolierter bauelementschicht |
WO2004102674A1 (de) * | 2003-05-13 | 2004-11-25 | Infineon Technologies Ag | Trench-speicherkondensator und verfahren zu dessen herstellung |
WO2014201488A1 (de) * | 2013-06-17 | 2014-12-24 | Technische Universität Wien | Doppelschichtkondensator mit poröser halbleiter-kondensatorelektrode |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4874484A (en) * | 1987-05-27 | 1989-10-17 | Siemens Aktiengesellschaft | Etching method for generating apertured openings or trenches in layers or substrates composed of n-doped silicon |
US5635419A (en) * | 1994-10-28 | 1997-06-03 | International Business Machines Corporation | Porous silicon trench and capacitor structures |
EP0903782A2 (de) * | 1997-09-19 | 1999-03-24 | Siemens Aktiengesellschaft | DRAM Grabenkondensator mit vergrösserter Oberfläche |
-
2001
- 2001-07-11 DE DE10133688A patent/DE10133688A1/de not_active Ceased
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4874484A (en) * | 1987-05-27 | 1989-10-17 | Siemens Aktiengesellschaft | Etching method for generating apertured openings or trenches in layers or substrates composed of n-doped silicon |
US5635419A (en) * | 1994-10-28 | 1997-06-03 | International Business Machines Corporation | Porous silicon trench and capacitor structures |
EP0903782A2 (de) * | 1997-09-19 | 1999-03-24 | Siemens Aktiengesellschaft | DRAM Grabenkondensator mit vergrösserter Oberfläche |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004027861A1 (de) * | 2002-09-16 | 2004-04-01 | Infineon Technologies Ag | Halbleiterbauteil mit im substrat vergrabenen kondensatoren und davon isolierter bauelementschicht |
US7214582B2 (en) | 2002-09-16 | 2007-05-08 | Infineon Technologies Ag | Semiconductor substrate and semiconductor circuit formed therein and fabrication methods |
WO2004102674A1 (de) * | 2003-05-13 | 2004-11-25 | Infineon Technologies Ag | Trench-speicherkondensator und verfahren zu dessen herstellung |
WO2014201488A1 (de) * | 2013-06-17 | 2014-12-24 | Technische Universität Wien | Doppelschichtkondensator mit poröser halbleiter-kondensatorelektrode |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19930748C2 (de) | Verfahren zur Herstellung von EEPROM- und DRAM-Grabenspeicherzellbereichen auf einem Chip | |
DE69329376T2 (de) | Verfahren zur Herstellung einer SOI-Transistor-DRAM | |
DE4307725C2 (de) | Verfahren zur Herstellung einer Stapelkondensator-DRAM-Zelle | |
DE19842665C2 (de) | Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen | |
EP1162663B1 (de) | Herstellungsverfahren für eine DRAM-Speicherzelle | |
EP1364373B1 (de) | Verfahren zur herstellung eines speicherkondensators | |
DE4301690A1 (de) | ||
EP0971414A1 (de) | Grabenkondensator mit Isolationskragen und vergrabenen Kontakt und entsprechendes Herstellungsverfahren | |
DE10153765A1 (de) | Verfahren zur Herstellung einer Dram-Zelle mit einem tiefen Graben | |
DE10019090A1 (de) | Grabenkondensator sowie dazugehöriges Herstellungsverfahren | |
WO2001020681A1 (de) | Grabenkondensator mit kondensatorelektroden und entsprechendes herstellungsverfahren | |
DE19941148A1 (de) | Speicher mit Grabenkondensator und Auswahltransistor und Verfahren zu seiner Herstellung | |
EP0875937A2 (de) | DRAM-Zellenanordnung und Verfahren zu deren Herstellung | |
DE10014920C1 (de) | Verfahren zur Herstellung eines Grabenkondensators | |
DE10138981B4 (de) | Verfahren zur Bildung von Siliziumoxid durch elektrochemische Oxidation eines Halbleiter-Substrats mit Vertiefungen | |
DE102005054431A1 (de) | Verfahren zum Herstellen eines Flaschengrabens und eines Flaschengrabenkondensators | |
DE19946719A1 (de) | Grabenkondensator und Verfahren zu seiner Herstellung | |
DE19947053C1 (de) | Grabenkondensator zu Ladungsspeicherung und Verfahren zu seiner Herstellung | |
DE10109564A1 (de) | Grabenkondensator und Verfahren zu seiner Herstellung | |
EP1540725B1 (de) | Verfahren zur herstellung eines halbleiterbauteils mit im substrat vergrabenen kondensatoren und davon isolierter bauelementschicht | |
DE69835184T2 (de) | DRAM-Zelle mit Graben-Kondensator und vertikalem Transistor | |
DE10352068B4 (de) | Ausbilden von Siliziumnitridinseln für eine erhöhte Kapazität | |
DE102004007242A1 (de) | Grabenkondensator mit vergrabener Kontaktbrücke | |
EP0756326A1 (de) | Kondensator in einer Halbleiteranordnung und Verfahren zu seiner Herstellung | |
DE19843641A1 (de) | Grabenkondensator mit Isolationskragen und entsprechendes Herstellungsverfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAV | Publication of unexamined application with consent of applicant | ||
ON | Later submitted papers | ||
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |