DE10138981B4 - Verfahren zur Bildung von Siliziumoxid durch elektrochemische Oxidation eines Halbleiter-Substrats mit Vertiefungen - Google Patents

Verfahren zur Bildung von Siliziumoxid durch elektrochemische Oxidation eines Halbleiter-Substrats mit Vertiefungen Download PDF

Info

Publication number
DE10138981B4
DE10138981B4 DE10138981A DE10138981A DE10138981B4 DE 10138981 B4 DE10138981 B4 DE 10138981B4 DE 10138981 A DE10138981 A DE 10138981A DE 10138981 A DE10138981 A DE 10138981A DE 10138981 B4 DE10138981 B4 DE 10138981B4
Authority
DE
Germany
Prior art keywords
silicon
semiconductor substrate
electrolyte
oxide
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10138981A
Other languages
English (en)
Other versions
DE10138981A1 (de
Inventor
Albert Dr. Birner
Matthias Dr. Goldbach
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10138981A priority Critical patent/DE10138981B4/de
Priority to US10/215,151 priority patent/US6559069B2/en
Publication of DE10138981A1 publication Critical patent/DE10138981A1/de
Application granted granted Critical
Publication of DE10138981B4 publication Critical patent/DE10138981B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/3167—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself of anodic oxidation
    • H01L21/31675—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself of anodic oxidation of silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387—Making the trench
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors

Abstract

Verfahren zur Durchführung einer elektrochemischen Oxidation eines Halbleitersubstrats (1) mit den Schritten:
– Bereitstellen eines Halbleitersubstrats (1) mit mindestens einem Silizium umfassenden Oberflächenbereich (2), in dem Vertiefungen (3) gebildet sind, die um einen Abstand voneinander beabstandet sind, wobei der Oberflächenbereich (2) eine vorbestimmte Dotierung aufweist,
– Bereitstellen eines Elektrolyten (5) in Kontakt mit dem mindestens einen Oberflächenbereich (2),
– Anlegen einer Spannung zwischen dem Halbleitersubstrat (1) und einer in dem Elektrolyten (5) angeordneten Kathode (6), wodurch eine Reaktion des Oberflächenbereichs (2) mit dem Elektrolyten (5) bewirkt wird,
– Feststellen eines Endes der elektrochemischen Reaktion aufgrund eines selbstlimitierenden Effekts und
– Unterbrechen der Spannung zwischen dem Halbleitersubstrat (1) und der Kathode (6) ,
dadurch gekennzeichnet, daß
durch die elektrochemische Oxidation aus Silizium des Halbleitersubstrats (1) Siliziumoxid (7) gebildet wird und dass der selbstlimitierende Effekt dadurch bewirkt wird, daß bei vorgegebener Spannung zwischen dem Halbleitersubstrat...

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur elektrochemischen Oxidation eines Halbleiter-Substrats, das in einem Silizium-Oberflächenbereich gebildete Vertiefungen aufweist. Insbesondere bezieht sich die Erfindung auf die Oxidbildung in Gräben, beispielsweise Kondensatorgräben, oder Mesoporen, die in einem Silizium-Substrat gebildet sind.
  • Die vorliegende Erfindung kann insbesondere vorteilhaft bei der Herstellung von DRAM-Speicherzellen, d.h. Speicherzellen zur dynamischen Speicherung mit wahlfreiem Zugriff, eingesetzt werden. Derartige Speicherzellen, die fast ausschließlich als Eintransistor-Speicherzellen realisiert werden, umfassen in der Regel einen Auslesetransistor und einen Speicherkondensator. In dem Speicherkondensator ist die Information in Form einer elektrischen Ladung gespeichert, die eine logische Größe, 0 oder 1, darstellt. Durch Ansteuerung des Auslesetransistors über eine Wortleitung kann diese Information über eine Bitleitung ausgelesen werden. Zur sicheren Speicherung der Ladung und gleichzeitigen Unterscheidbarkeit der ausgelesenen Information muß der Speicherkondensator eine Mindestkapazität aufweisen. Die untere Grenze für die Kapazität des Speicherkondensators wird derzeit bei 25 fF gesehen.
  • Da von Speichergeneration zu Speichergeneration die Speicherdichte zunimmt, muß die benötigte Fläche der Eintransistor-Speicherzelle von Generation zu Generation reduziert werden. Gleichzeitig muß die Mindestkapazität des Speicherkondensators erhalten bleiben.
  • Bis zur 1 Mbit-Generation wurden sowohl der Auslesetransistor als auch der Speicherkondensator als planare Bauelemente realisiert. Ab der 4 Mbit-Speichergeneration wurde eine weitere Flächenreduzierung der Speicherzelle durch eine dreidimensionale Anordnung von Auslesetransistor und Speicherkondensator erzielt. Eine Möglichkeit besteht darin, den Speicherkondensator in einem Graben zu realisieren. Als Elektroden des Speicherkondensators wirken in diesem Fall ein an die Wand des Grabens angrenzendes Diffusionsgebiet sowie eine dotierte Polysiliziumfüllung, die sich im Graben befindet. Die Elektroden des Speicherkondensators sind somit entlang der Oberfläche des Grabens angeordnet. Dadurch wird die effektive Fläche des Speicherkondensators, von der die Kapazität abhängt, gegenüber dem Platzbedarf für den Speicherkondensator an der Oberfläche des Substrats, der dem Querschnitt des Grabens entspricht, vergrößert. Durch Reduktion des Querschnitts des Grabens läßt sich die Packungsdichte weiter erhöhen. Der Vergrößerung der Tiefe des Grabens sind dabei aus technologischen Gründen jedoch Grenzen gesetzt.
  • Die effektive Fläche des Speicherkondensators und damit die Kondensatorkapazität kann allerdings durch oberflächenvergrößernde Maßnahmen wie beispielsweise Aufweiten des Kondensatorgrabens im unteren Bereich, Ätzen von Mesoporen oder das HSG-Verfahren (Aufrauhung der Siliziumoberfläche, "hemispherical graining") vergrößert werden, ohne daß dessen horizontaler Platzbedarf dadurch erhöht wird.
  • Wie im folgenden noch dargelegt werden wird, kann die vorliegende Erfindung insbesondere vorteilhaft auf die Aufweitung bestehender Vertiefungen angewendet werden. Darüber hinaus ist ein wichtiger Anwendungsbereich die Oxidbildung auf speziellen geometrischen Strukturen.
  • Bei der Herstellung von DRAM-Speicherzellen spielen elektrisch isolierende Schichten aus Oxiden oder Nitriden eine sehr wichtige Rolle. Während bei früheren DRAM-Generationen diese Schichten meist in planarer Form verwendet wurden und durch Abscheidung und/oder thermische Behandlung erzeugt und anschließend strukturiert wurden, ist seit der Einführung der Kondensatorgräben die Integration von Dielektrika in Form von Zylindermänteln (beispielsweise als Isolationskragen zur Abschaltung eines parasitären Transistors) oder der Form von Reagenzgläsern (beispielsweise das Node-Kondensatordielektrikum) vermehrt Wert gelegt worden.
  • In der Regel werden bislang oxidische Schichten durch thermische Oxidation unter trockenen oder nassen Bedingungen (Ofenprozesse) oder durch Abscheidung gebildet. Bei diesen Verfahren kann die Dicke der Oxidschichten sehr gut durch Einstellung beispielsweise der Reaktionszeit gesteuert werden.
  • Insbesondere zur Aufweitung von beispielsweise Kondensatorgräben oder Mesoporen werden Opferoxidschichten eingesetzt, die anschließend wieder entfernt werden. Dabei oder aber auch bei der Oxidation von dünnen aktiven Silizium-Schichten von SOI-Substraten kann insbesondere die Notwendigkeit entstehen, daß das beispielsweise unter der Opferoxidschicht vorhandene Silizium-Material bis auf eine definierte Restdicke in Oxid umgewandelt wird. Dies kann bei den vorstehend aufgeführten Verfahren lediglich durch eine aufwändige Prozeßkontrolle erreicht werden.
  • Aus der US 6,143,627 ist ein Verfahren zur elektrochemischen Oxidation von Silizium bekannt. Bei diesem Verfahren werden bestimmte Teile eines Siliziumsubstrats durch eine nichtleitende Schicht abgedeckt, das Siliziumsubstrat wird mit einem Elektrolyten in Kontakt gebracht, und es wird eine Spannung zwischen einer Kathode im Elektrolyten und dem Siliziumsubstrat angelegt, so daß an den freiliegenden Oberflächenbereichen des Siliziumsubstrats eine Reaktion zwischen Silizium und dem Elektrolyten zu Siliziumdioxid stattfindet. Je nach angelegter Spannung und Reaktionszeit wird eine unterschiedliche Schichtdicke erreicht. Es findet gemäß der in dieser Patentschrift beschriebenen Erfindung jedoch keine Limitierung des Schichtwachstums statt, d.h. in dem in 5 der Patentschrift gezeigten Diagramm wächst die Schichtdicke streng monoton, und es tritt keine Sättigung auf. Des weiteren sind in dem Silizium-Oberflächenbereich keinerlei Vertiefungen gebildet.
  • Aus WO 00/75976 A1 ist bekannt, eine elektrochemische Reaktion durchzuführen, bei der ein Halbleitersubstrat, das einen Kondensatorgraben aufweist, in Kontakt mit einem Elektrolyten gebracht wird. Weitere Verfahren, bei denen an einem Halbleitersubstrat, das Vertiefungen aufweist, eine elektrochemische Reaktion durchgeführt wird, sind aus EP 0 996 147 A1 und US 6,143,627 bekannt. Aus Föll: "Properties of siliconelectrolyte junctions and their applications to silicon characterization", Appl. Phys. A, 1991, Vol. 53, S. 8-19, ist ein Verfahren zur elektrochemischen Abtragung bekannt, die solange durchgeführt wird, bis zwischen zwei benachbarten Vertiefungen eine minimale Siliziumschichtdicke verbleibt. Dabei wird das Silizium durch die elektrochemische Reaktion aufgelöst und somit entfernt. Weitere Verfahren, bei denen Silizium auf elektrochemischem Wege entfernt wird, sind aus Hejjo Al Rifai et al.: „Dependence of Macropore Formation in n-Si on Potential, Temperature and Doping", Journal of the Electrochemical Society, 2000, Vol. 147, No. 2, S. 627-635 und aus V. Lehmann: „On the morphology and the electrochemical formation mechanism of mesoporous silicon", Material Science and Engineering, 2000, Vol. B69–70, S. 11-22, bekannt.
    •
  • Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur elektrochemischen Oxidation eines Halbleiter-Substrats anzugeben, mit dem in Vertiefungen eines Silizium-Oberflächenbereichs eine Schicht aus Siliziumoxid mit einer vorbestimmten Oxiddicke erzeugt wird.
  • Gemäß der vorliegenden Erfindung wird die Aufgabe gelöst durch ein Verfahren zur elektrochemischen Oxidation eines Halbleiter-Substrats mit den Schritten:
    • – Bereitstellen eines Halbleitersubstrats mit mindestens einem Silizium umfassenden Oberflächenbereich, in dem Vertiefungen gebildet sind, die um einen Abstand voneinander beabstandet sind, wobei der Oberflächenbereich eine vorbestimmte Dotierung aufweist,
    • – Bereitstellen eines Elektrolyten in Kontakt mit dem mindestens einen Oberflächenbereich,
    • – Anlegen einer Spannung zwischen dem Halbleitersubstrat und einer in dem Elektrolyten angeordneten Kathode, wodurch eine Reaktion des Oberflächenbereichs mit dem Elektrolyten bewirkt wird,
    • – Feststellen eines Endes der elektrochemischen Reaktion aufgrund eines selbstlimitierenden Effekts und
    • – Unterbrechen der Spannung zwischen dem Halbleitersubstrat und der Kathode,
    wobei durch die elektrochemische Oxidation aus Silizium des Halbleitersubstrats Siliziumoxid gebildet wird und wobei der selbstlimitierende Effekt dadurch bewirkt wird, daß bei vorgegebener Spannung zwischen dem Halbleitersubstrat und dem Elektrolyten sowie bei vorgegebener Zusammensetzung des Elektrolyten zwischen jeweils zwei benachbarten Vertiefungen eine verbleibende minimale Siliziumschichtdicke erreicht wird, die dadurch bestimmt ist, daß durch die elektrochemische Oxidation bedingte Raumladungszonen jeweils zweier benachbarten Vertiefungen aneinanderstoßen.
  • Vorzugsweise kann durch einen frühzeitigen Oxidationsstop in Richtungen, in denen benachbarte Vertiefungen am engsten stehen, Silizium-oxid mit richtungsabhängiger Oxiddicke gebildet wird. Die Vertiefungen können insbesondere Kondensatorgräben sein.
  • Wie in 2 gezeigt, sind in dem Siliziumbereich 2 Vertiefungen 3 angeordnet, und der Siliziumbereich 2 wird mit einem Elektrolyten 5 in Kontakt gebracht. Es wird eine Spannung zwischen dem Halbleiter-Substrat 1, welches als Anode wirkt, und einer Kathode 6 in dem Elektrolyten 5 angelegt. Den Kon takt zwischen Elektrolyt 5 und Siliziumbereich 2 kann man sich als Schottky-Kontakt vorstellen. Dementsprechend bildet sich an der Grenzfläche in dem Siliziumbereich 2 eine Raumladungszone 4 aus, deren Ausdehnung gestrichelt eingezeichnet ist. Wie allgemein bekannt ist, hängt die Breite der Raumladungszone 4 in einem Schottky-Kontakt unter anderem von der an der Siliziumoberfläche wirkenden effektiven Spannung und der Dotierung des Siliziumbereichs ab.
  • Zu Beginn der Oxidation berühren sich die Raumladungszonen 4 benachbarter Vertiefungen 3 noch nicht. Es existiert ein Feld über die Raumladungszone, durch das Sauerstoff-Ionen und OH–-Gruppen vom Elektrolyten ausgehend in den Silizium-Oberflächenbereich hineindiffundieren und dort das Silizium in SiOx umwandeln.
  • Diese Diffusion und damit die Oxidbildung findet so lange statt, wie das elektrische Feld an dem Silizium-Oberflächenbereich vorliegt, d.h, sobald das elektrische Feld dadurch abgeschnürt wird, daß sich die Raumladungszonen 4 benachbarter Vertiefungen berühren oder aber die erzeugte Oxidschicht so dick ist, daß die gesamte anliegende Spannung bereits über die Oxidschicht abfällt, kommt die Oxidbildung zum Erliegen.
  • Es findet somit eine selbstlimitierte Oxidbildung statt, deren Ende in Abhängigkeit der Verfahrensparameter wie Dotierung des Siliziumbereichs, angelegter Spannung und Zusammensetzung des verwendeten Elektrolyten, erreicht wird, sobald entweder eine vorbestimmte maximale Schichtdicke des gebildeten Oxids oder aber eine vorbestimmte minimale verbleibende Siliziumschichtdicke zwischen zwei benachbarten Vertiefungen erreicht ist.
  • Insbesondere, da die Oxidbildung in den im Silizium-Oberflächenbereich vorhandenen Vertiefungen stattfindet, kann der selbstlimitierende Effekt auftreten.
  • Dies wird anhand der 3 bis 5 genauer erläutert.
  • 3 zeigt die Anordnung von beispielsweise Kondensatorgräben 3 vor der Oxidbildung, während 4 die Kondensatorgräben 3 nach der Oxidbildung zeigt. Wieder ist die Ausdehnung der Raumladungszonen 4 gestrichelt angedeutet. Der obere Teil der 3 und 4 zeigt jeweils eine Draufsicht auf einen Querschnitt parallel zur Substratoberfläche, während der untere Teil der 3 und 4 jeweils einen Querschnitt senkrecht zur Substratoberfläche zeigt. Wie in 4 gezeigt ist, wird bei den eingestellten Parametern der Oxidbildung die weitere Oxidbildung dadurch verhindert, daß die gesamte wirkende Spannung über die bereits erreichte Dikke der gebildeten Oxidschicht 7 abfällt und somit die Sauerstoff-Ionen und OH–-Gruppen nicht mehr in den Silizium-Oberflächenbereich hineindiffundieren. Als Ergebnis bildet sich, wie im oberen Teil von 4 gezeigt ist, eine konzentrische Siliziumoxidschicht 7 in der Vertiefung 3.
  • Je nach angelegter Spannung kann die Oxidschicht 7 wenige nm (Nanometer) bis über 10 nm dick werden, bevor das Oxidwachstum stoppt.
  • 5 zeigt die Anordnung von beispielsweise Kondensatorgräben nach der Oxidbildung, wobei in diesem Fall das weitere Oxidwachstum dadurch verhindert wird, daß die Raumladungszonen 4 benachbarter Gräben 3 aneinanderstoßen. Wieder ist die Ausdehnung der Raumladungszonen 4 gestrichelt angedeutet. Der obere Teil von 5 zeigt eine Draufsicht auf einen Querschnitt parallel zur Substratoberfläche, während der untere Teil von 5 einen Querschnitt senkrecht zur Substratoberfläche zeigt.
  • Bei der in 5 gezeigten Anordnung wird das weitere Oxidwachstum dadurch verhindert, daß die Raumladungszonen 4 benachbarter Gräben 3 aneinanderstoßen. Genauer gesagt, ist, wie im unteren Teil von 5 gezeigt, bei einer entsprechend angelegten Spannung der Silizium-Steg zwischen benachbarten Gräben vollständig als Raumladungszone 4 ausgebildet, so daß an diesem Bereich ein sehr hoher Widerstand vorliegt und somit an der Grabenoberfläche kein Feld mehr wirkt, durch das Sauerstoff-Ionen und OH–-Gruppen vom Elektrolyten ausgehend in den Silizium-Oberflächenbereich hineindiffundieren und dort das Silizium in SiOx umwandeln könnten.
  • In diesem Fall ist die Dicke der bereits gebildeten Siliziumoxidschicht 7 im Verhältnis zur angelegten Spannung viel zu klein, als daß sie für die Beschränkung des Oxidwachstums von Bedeutung sein könnte. Die Beschränkung des Oxidwachstums wird alleine durch das Zusammenwachsen der Raumladungszonen bewirkt.
  • Unter Berücksichtigung der Regel, daß eine Breite der Raumladungszone von 100 nm einem spezifischen Widerstand des Silizium-Substrats von 10 mΩcm entspricht, wobei dieser spezifische Widerstand von der Dotierung des Silizium-Substrats abhängig ist, kann die verbleibende Siliziumschichtdicke zwischen benachbarten Vertiefungen bei vorgegebener Dotierung abgeschätzt werden.
  • Wie im oberen Teil von 5 zu sehen ist, nimmt die Oxidschicht 7 eine andere Form als die in 4 gezeigte an.
  • Wird das weitere Oxidwachstum dadurch gestoppt, daß sich die Raumladungszonen benachbarter Vertiefungen berühren, können geometrie-abhängige Einflüsse wie beispielsweise die Anordnung der Poren in benachbarter Gräben und damit ein frühzeitiger Wachstumsstopp in den Richtungen, in denen die Gräben am engsten stehen, auch zur Ausbildung von richtungsabhängigen Oxiddicken führen. Insbesondere wächst beispielsweise bei der in 5 gezeigten Anordnung auf den Spitzen der Siliziumstege zwischen benachbarten Gräben eine nur sehr dünne Siliziumoxidschicht 7, da durch die sich bildenden Raumladungszonen je nach angelegter Spannung das elektrische Feld im obersten Stegbereich weitgehend abgeschnürt wird.
  • Welcher der beschriebenen Mechanismen nun bei der Begrenzung des Oxidwachstums tatsächlich greift, hängt insbesondere von der Dotierung des Silizium-Substrats, der Größe der in dem Silizium-Oberflächenbereich gebildeten Vertiefungen und der effektiv an der Substratoberfläche wirkenden Spannung ab.
  • Der Endpunkt der elektrochemischen Oxidation kann beispielsweise dadurch erkannt werden, daß zwischen Anode und Kathode kein Strom mehr fließt. Eine Endpunkterkennung durch Strommessung hat darüber hinaus den Vorteil, daß sie in einfacher Weise automatisierbar ist. Der Strom wird von einer Meßeinrichtung überwacht und mit einem Schwellwert verglichen. Wenn der Schwellwert unterschritten wird, wird dies als Endpunkt der Oxidation interpretiert. Es sind aber auch andere Verfahren zur Endpunkterkennung denkbar, z.B. durch Überwachung der Zusammensetzung des Elektrolyten. Sobald die elektrochemische Oxidation beendet worden ist, wird die Spannung zwischen Halbleiter-Substrat und Kathode unterbrochen.
  • Gemäß der vorliegenden Erfindung kann die Dicke der zu erzeugenden Siliziumoxidschicht 7 oder aber die Dicke der verbleibenden Siliziumschicht zwischen benachbarten Vertiefungen im wesentlichen durch zwei Parameter gesteuert werden.
  • Ein Parameter ist die angelegte Spannung. Wird das weitere Oxidwachstum durch die Dicke der bereits abgeschiedenen Oxidschicht 7 egrenzt, so ist das effektiv wirkende elektrische Feld, das das Eindringen der Sauerstoff-Ionen und OH–-Gruppen in das Silizium-Substrat bewirkt, einerseits durch die Dicke der abgeschiedenen Oxidschicht und andererseits durch die Höhe der angelegten Spannung gegeben. Je größer die angelegte Spannung, desto größer auch die abzuscheidende Oxidschicht 7.
  • Wird hingegen das weitere Oxidwachstum durch das Zusammenstoßen benachbarter Raumladungszonen begrenzt, so ist, wie aus der Theorie der Schottky-Kontakte bekannt ist, die Breite der Raumladungszone von der Wurzel der angelegten Spannung abhän gig. Das heißt, je größer die angelegte Spannung desto größer auch die Raumladungszone. Je größer also die angelegte Spannung ist, desto größer wird auch die verbleibende Siliziumschicht zwischen benachbarten Vertiefungen.
  • Der zweite Parameter zur Einstellung der abzuscheidenden Oxiddicke bzw. der verbleibenden Siliziumschicht ist die Zusammensetzung des Elektrolyten. Da die Spannung zwischen Kathode im Elektrolyten und Anode im Silizium-Substrat angelegt wird, ist das effektiv wirkende elektrische Feld an der Substratoberfläche von insbesondere der Leitfähigkeit und dem pH-Wert des Elektrolyten abhängig. Wichtig ist dabei, welcher Anteil der Spannung bereits über dem Elektrolyten abfällt. So kann beispielsweise bei Verwendung eines Elektrolyten mit einer höheren Leitfähigkeit bei gleicher angelegter Spannung eine dickere Oxidschicht 7 als bei Verwendung eines Elektrolyten mit geringerer Leitfähigkeit abgeschieden werden.
  • Der Elektrolyt kann in nicht erfindungsgemäßer Weise ein Mittel zum Ätzen von Siliziumoxid wie beispielsweise Spuren von Flußsäure enthalten, wenn das Verfahren zum Aufweiten von Vertiefungen eingesetzt werden soll. Dadurch wird das Siliziumoxid während des Oxidationsprozesses aufgelöst, so daß ein gleichmäßiger Abtrag von Silizium erreicht wird.
  • Gemäß der vorliegenden Erfindung werden die Spannung sowie die Zusammensetzung des Elektrolyten vorzugsweise derart eingestellt, daß folgende Beziehung gilt: d ≥ 2·(Ausdehnung der Raumladungszone + zu erzeugende Oxiddicke),worin die Ausdehnung der Raumladungszone von der Höhe der über der Raumladungszone wirkenden effektiven Spannung, die wiederum von der angelegten Spannung sowie der Zusammensetzung des Elektrolyten abhängig ist, abhängt und d die Wandstärke zwischen zwei benachbarten Vertiefungen angibt. Ist dem Elektrolyten in nicht erfindungsgemäßer Weise bereits ein Mittel zum Ätzen von Siliziumoxid beigesetzt, so reduziert sich die Formel auf: d ≥ 2· Ausdehnung der Raumladungszone
  • Gemäß der vorliegenden Erfindung können insbesondere verdünnte Säuren wie beispielsweise eine 0,01 Mol H2SO4 (Schwefelsäure) oder eine 0,01 Mol HCl (Salzsäure) aber auch andere bekannte Elektrolyten für die elektrochemische Oxidation wie beispielsweise NH4OH (Ammoniumhydroxid) als flüssiger Elektrolyt verwendet werden.
  • Die elektrochemische Oxidation findet insbesondere in p- oder n-dotierten Siliziumbereichen mit den üblichen Dotierstoffkonzentrationen statt. Typische Spannungen zwischen Anode und Kathode bewegen sich in einem Bereich von 0 Volt bis einige 10 volt.
  • Die vorliegende Erfindung kann insbesondere vorteilhaft dazu eingesetzt werden, die Oberfläche des Kondensatorgrabens zu oxidieren. Nicht Gegenstand der Erfindung ist es, dass eine so gebiedete Opferoxidschicht im nachfolgenden Verfahren an geeigneter Stelle wieder entfernt wird. Ebenso nicht Gegenstand der Erfindung ist es, die Oberfläche von Mesoporen, beispielsweise zur Aufweitung bei nachfolgendem Ätzen der Oxidschicht, zu oxidieren.
  • Ebenso nicht Gegenstand der Erfindung ist es, den Durchmesser eines Grabens zur Bildung eines Grabenkondensators oder aber auch den Durchmesser von Mesoporen aufzuweiten, entweder wie vorstehend beschrieben, bei nachfolgendem Ätzen, oder aber auch bei simultanem Ätzen der Siliziumoxidschicht.
  • Insgesamt werden durch die vorliegende Erfindung die folgenden Vorteile bereitgestellt:
    • – Das Verfahren der vorliegenden Erfindung ermöglicht eine gleichmäßige Oxidbildung mit vorgegebener Dicke bzw. verbleibender Siliziumschichtdicke auf strukturierten Silizium-Oberflächen beliebiger Geometrie.
    • – Durch die Selbstlimitierung der Oxidbildung kann die gebildete Siliziumoxidschichtdicke oder die verbleibende Siliziumschichtdicke eingestellt werden.
    • – Im Vergleich zu einer thermischen Oxidation wird bei einer anodischen Oxidation das benötigte thermische Budget deutlich reduziert.
    • – Die gebildete Oxidschicht weist unabhängig von der Kristallrichtung dieselbe Dicke auf, was bei der thermischen Oxidation nur bei sehr heißen Prozessen annähernd erreicht werden kann.
  • Folgende Punkte gehören hingegen nicht zur Erfindung:
    • – Dadurch, daß das Siliziumoxid aus dem im Silizium-Oberflächenbereich vorliegenden Silizium gebildet wird, wird Siliziummaterial "verbraucht". Entsprechend kann das erfindungsgemäße Verfahren vorteilhafterweise zum Aufweiten des Durchmessers von Vertiefungen wie beispielsweise Kondensatorgräben oder Mesoporen eingesetzt werden.
    • – Wird das erfindungsgemäße Verfahren zum Aufbringen einer Siliziumoxidschicht beispielsweise als Opferschicht verwendet, so verengt sich dadurch der Durchmesser der Vertiefung in nur eingeschränktem Maße.
  • Die vorliegende Erfindung wird im folgenden unter Bezugnahme auf die begleitenden Zeichnungen näher erläutert werden.
    •
  • 1 zeigt einen schematischen Versuchsaufbau zur anodischen Oxidation einer Silizium-Oberfläche;
  • 2 zeigt eine Vergrößerung der in 1 gezeigten Vertiefungen in Kontakt mit dem Elektrolyten;
  • 3 zeigt eine Draufsicht und eine Querschnittsansicht einer Grabenanordnung vor Durchführung des erfindungsgemäßen Verfahrens;
  • 4 veranschaulicht den Mechanismus der Selbstlimitierung der Oxidbildung bei einer vorgegebenen maximalen Oxiddicke;
  • 5 veranschaulicht den Mechanismus der Selbstlimitierung der Oxidbildung bei einer vorgegebenen minimalen verbleibenden Siliziumschichtdicke;
  • 6 zeigt den Querschnitt durch ein Silizium-Substrat vor Durchführung des erfindungsgemäßen Verfahrens gemäß einer ersten Ausführungsform;
  • 7 zeigt den Querschnitt durch ein Silizium-Substrat vor Durchführung des erfindungsgemäßen Verfahrens gemäß einer nicht erfindungsgemaßen Ausführungsform;
  • 8 zeigt eine Draufsicht und eine Querschnittsansicht einer Mesoporenanordnung vor und nach Durchführung des erfindungsgemäßen Verfahrens gemäß der zweiten nicht erfindungsgemäßen Ausführungsform;
  • 9 zeigt einen Querschnitt durch ein Silizium-Substrat zur Erläuterung des erfindungsgemäßen Verfahrens gemäß einer zweiten Ausführungsform; und
  • 10 zeigt ebenfalls einen Querschnitt durch ein Silizium-Substrat nach einem nicht erfindungsgemäßen Schritt zur Erläuterung des erfindungsgemäßen Verfahrens gemäß einer zweiter Ausführungsform.
  • Zur Herstellung des in 6 gezeigten Substrats wird zunächst auf der Rückseite eines Silizium-Substrats 1 ein ohmscher Rückseitenkontakt 10 für die elektrochemische Oxidation hergestellt. Um einen möglichst homogenen Potentialverlauf über die Waferrückseite sicherzustellen, kann dieser beispielsweise durch eine hochleitfähige Schicht, beispielsweise eine hochdotierte Schicht oder eine metallische Schicht, realisiert werden.
  • Zum Beispiel kann ein p-Dotierstoff wie B, Al, In, Ga, Tl durch Ionenimplantation und anschließende Aktivierung bei er höhter Temperatur eingebracht werden. Alternativ ist es jedoch auch möglich, ein Borsilikatglas auf der Rückseite abzuscheiden und anschließend einen Temperaturbehandlungsschritt bei einer erhöhten Temperatur (üblicherweise größer als 700°C) durchzuführen, bei der die Bor-Atome anschließend in das Substrat übergehen.
  • Zur Realisierung des Rückseitenkontakts durch eine metallische Schicht kann ein Metall wie beispielsweise Titan oder Wolfram oder eine Metallverbindung wie beispielsweise Wolframnitrid, Wolframsilizid oder Titannitrid abgeschieden werden. Dabei ist zur Vermeidung von Potentialfluktuationen wichtig, daß der Übergang Metall/Substrat einen ohmschen Kontakt bildet.
  • Sodann werden nach bekannten Verfahren in dem Silizium-Substrat Kondensatorgräben zur Bildung von Grabenkondensatoren einer DRAM-Speicherzellen-Anordnung geätzt. Eine detaillierte Beschreibung eines derartigen Verfahrens findet sich beispielsweise in der WO 01/17014 A1. Typische Grabenabstände betragen beispielsweise 50 bis 100 nm.
  • Gemäß einer ersten Ausführungsform der vorliegenden Erfindung werden die in 6 gezeigten Kondensatorgräben durch elektrochemische Oxidation oxidiert und anschließend aufgeweitet, wobei der Aufweitungsvorgang nicht mehr zur Erfindung gehört. Die Grabenbereiche, in denen keine Aufweitung stattfinden sollen, sind durch eine Si3N4-Schutzschicht 9, die beispielsweise in Verbindung mit der darunterliegenden Siliziumoxidschicht in der fertigen DRAM-Speicherzelle als Isolationskragen wirkt, abgedeckt. Des weiteren ist die Substratoberfläche zwischen den einzelnen Kondensatorgräben durch eine Si3N4-Schutzschicht 11 abgedeckt.
  • 1 zeigt die prinzipielle Anordnung für elektrochemische Verfahren an einem Halbleiter-Substrat 1. Die Silizium-Oberfläche 2 des Halbleiter-Substrats 1, in welche die Gräben 3 geätzt sind, ist an einer elektrochemischen Zelle gehaltert und mit dieser über O-Ringe (nicht dargestellt) dicht verbunden. Die Zelle selbst ist mit einer wäßrigen verdünnten Säure (z.B. einer 0,01 Mol Schwefel- oder Salzsäure) gefüllt. Um die gebildete Siliziumoxidschicht simultan zum Wachsen abzutragen, werden Spuren von Flußsäure in nicht erfindungsgemäßer Weise hinzugefügt.
  • Der Rückseitenkontakt des Halbleiter-Substrats 1 wird an die Anode einer Spannungsquelle 8 angeschlossen. Da durch die vorstehend beschriebene Bearbeitungssequenz üblicherweise isolierende Schichten auf der hochleitfähigen Schicht aufgebracht sind, erfolgt die Kontaktierung entweder, wenn die hochleitfähige Schicht als eine metallische Schicht realisiert ist, dadurch, daß mindestens eine Kontaktnadel die isolierende Schicht durchsticht, oder aber, wenn die hochleitfähige Schicht als eine hochdotierte Schicht realisiert ist, durch zumindest teilweises Wegätzen der isolierenden Schicht. In 6 ist ein Halbleiter-Substrat mit einem ohmschen Rückseitenkontakt 10 aus einer hochdotierten Schicht gezeigt, bei dem die isolierenden Schichten von der Substratrückseite vollständig entfernt sind.
  • Wichtig bei der Rückseitenkontaktierung des Halbleiter-Substrats ist, daß ein flächiger elektrischer Kontakt zum Substrat hergestellt wird. Dazu können beliebige bekannte Verfahren, wie sie beispielsweise aus Verfahren zum Mesoporen-Ätzen bekannt sind, verwendet werden.
  • Gegenüber der Substrat-Oberfläche wird in der Zelle eine Kathode angeordnet und mit der Spannungsquelle 8 verbunden. Typischerweise wird als Kathode eine Platin-Netzelektrode mit einer Maschenweite von ca. 0,5 bis 1 cm verwendet. Ein typischer Abstand zwischen Substrat-Oberfläche und Kathode beträgt 1 cm.
  • An der Spannungsquelle 8 wird entsprechend einer zu erreichenden Zielaufweitung der Kondensatorgräben, d.h. einer zu verbleibenden restlichen Silizium-Schichtdicke zwischen den Kondensatorgräben, eine Spannung angelegt. Typische Spannungen betragen dabei zwischen 0 und einigen 10 V. Zu Beginn der Oxidation berühren sich die Raumladungszonen benachbarter Kondensatorgräben noch nicht. Es existiert ein Feld über die Raumladungszone, in dem Sauerstoff-Ionen und OH–-Gruppen vom Elektrolyten ausgehend in die Silizium-Oberfläche hineindiffundieren und das Silizium in SiOx umwandeln. Diese Diffusion verläuft so lange, bis sich die Raumladungszonen benachbarter Kondensatorgräben berühren. Dadurch kommt das weitere Oxidwachstum zum Erliegen. Dadurch, daß dem Elektrolyten Flußsäure zugesetzt ist, wird das gebildete Siliziumoxid in nicht erfindungsgemäßer Weise sofort abgetragen und die Beziehung d ≥ 2·Ausdehnung der Raumladungszoneworin d die verbleibende Siliziumschichtdicke bzw. -wandstärke zwischen zwei Kondensatorgräben angibt, ist gültig.
  • Der Endpunkt der elektrochemischen Oxidation wird erkannt, da zwischen Anode und Kathode kein Strom mehr fließt, und die Spannung zwischen Halbleiter-Substrat und Kathode wird unterbrochen.
  • Aufgrund der Selbstlimitierung ist dieses Oxidbildungs verfahren insbesondere dahingehend vorteilhaft, daß die Kondensatorgräben auf geweitet werden, ohne daß die Siliziumwände zwischen benachbarten Gräben durchbrechen, weil zuvor die Raumladungszonen benachbarter Gräben einander berühren würden, was, wie vorstehend beschrieben, die weitere Oxidbildung sofort stoppt.
  • Sobald die Oxidbildung beendet ist, wird gegebenenfalls der ohmsche Rückseitenkontakt wieder entfernt, falls er den weiteren Prozeßablauf stört. Beispielsweise kann die hoch p-dotierte Schicht durch naßchemisches Ätzen entfernt werden. Anschließend wird das Verfahren zur Herstellung einer DRAM- Speicheranordnung in üblicher Weise, beispielsweise wie in der WO 01/17014 A1 beschrieben, weitergeführt.
  • Gemäß einer nicht erfindungsgemäßen Ausführungsform wird die selbstlimitierte anodische Oxidation zur elektrochemischen Aufoxidation von Mesoporen zur Aufweitung ihres Durchmessers verwendet.
  • Dazu wird das in 6 gezeigte Silizium-Substrat mit Rückseitenkontakt, in dessen Vorderseite Kondensatorgräben geätzt sind, zunächst zum Ätzen von Mesoporen vorbereitet, und anschließend werden in den Kondensatorgräben die Mesoporen geätzt. Dabei sind wieder die Grabenbereiche, in denen keine Mesoporen gebildet werden sollen, mit einer Si3N4-Schutzschicht 9 bedeckt, welche in der fertigen DRAM-Speicherzelle in Verbindung mit der darunterliegenden Siliziumdioxidschicht als Isolationskragen zur Abschaltung eines parasitären Transistors wirken wird. Die Substratoberfläche zwischen den Kondensatorgräben ist ebenfalls mit einer Si3N4-Schutzschicht 11 bedeckt.
  • Zur Ätzung der Mesoporen wird der in 1 gezeigte Aufbau verwendet, wobei als Elektrolyt vorzugsweise eine 3%ige wäßrige Flußsäure verwendet wird. Der Anschluß des Substrat-Rückseitenkontakts erfolgt in gleicher Weise wie unter Bezugnahme auf das erste Ausführungsbeispiel beschrieben.
  • Zunächst werden die Mesoporen an den freiliegenden Halbleiter-Bereichen, die nicht mit Schutzschicht 9 oder Schutzschicht 11 bedeckt sind, gebildet. Es ergibt sich der in 7 gezeigte Aufbau, wobei ein typischer Mesoporenabstand 1 bis 10 nm beträgt. Unmittelbar nach der elektrochemischen Erzeugung weisen die Mesoporen einen deutlich zu geringen Durchmesser auf, als daß sie zur Fertigstellung des Grabenkondensators mit dem Node-Dielektrikum und der Top-Elektrode gefüllt werden könnten. Typischerweise werden beim Mesoporen-Ätzen Durchmesser von 5 bis 10 nm erzielt. Entsprechend ist ein Aufweitprozeß notwendig, durch den der Durchmesser auf 20 bis 30 nm auf geweitet werden kann.
  • Dazu wird der Elektrolyt in der elektrolytischen Zelle ausgetauscht. Je nachdem, ob die im Innern der Mesoporen gebildete Siliziumoxidschicht nachfolgend oder simultan entfernt werden soll, wird als Elektrolyt beispielsweise verdünnte Schwefelsäure oder Salzsäure (jeweils 0,01 Mol) mit oder ohne Flußsäurezusatz verwendet. Durch die Einstellung der Weite der Raumladungszone über die angelegte Spannung bei vorgegebener Substratdotierung kann die Breite des Steges einjustiert werden, welcher nach der Oxidation und einer nachfolgenden oder simultanen Entfernung des Oxids noch als Bottom-Elektrode des Grabenkondensators zur Verfügung steht.
  • 8A zeigt einen Querschnitt senkrecht zur Substratoberfläche durch die Mesoporen vor der Oxidbildung, während 8B einen entsprechenden Querschnitt nach der Oxidbildung zeigt. Wie in den 8A und 8B zu sehen ist, berühren sich die Raumladungszonen benachbarter Mesoporen vor der Oxidbildung noch nicht, während sie sich bei Beendigung der Oxidbildung berühren. Eine Draufsicht auf einen Querschnitt parallel zur Substratoberfläche der Mesoporen mit Oxidschicht ist in 8C gezeigt.
  • Durch den Selbstlimitierungseffekt kann bei dem Oxidwachstum auch die maximal durch das Mesoporenverfahren realisierbare Oberflächenvergrößerung innerhalb des Kondensatorgrabens erzielt werden. Da Mesoporen Durchmesser im Bereich von 10 nm aufweisen, kann auch der Fall eintreten, daß durch die Aufoxidation von 5 nm Silizium und das damit verbundene Aufquellen der oxidierten Siliziumschicht die Mesoporen gänzlich mit Oxid gefüllt werden. In diesem Fall kommt die elektrochemische Oxidation ebenfalls zum Erliegen.
  • Der Endpunkt der elektrochemischen Oxidbildung wird erkannt, da zwischen Anode und Kathode kein Strom mehr fließt, und die Spannung zwischen Halbleiter-Substrat und Kathode wird unterbrochen.
  • Nach elektrochemischer Oxidbildung und Entfernung des gebildeten Siliziumoxids wird gegebenenfalls der ohmsche Rückseitenkontakt wieder entfernt, falls er den weiteren Prozeßablauf stört. Anschließend wird das Verfahren zur Herstellung einer DRAM-Speicheranordnung in üblicher 'Weise, beispielsweise wie in der WO 01/17014 A1 beschrieben, weitergeführt.
  • Gemäß einer zweiten Ausführungsform wird das erfindungsgemäße Verfahren zum Oxidieren der Oberfläche von Kondensatorgräben eingesetzt. Die gebildete Siliziumoxidschicht Kann als eine Opferoxidschicht bei der nachfolgenden Bildung eines Spacers dienen.
  • In 9 bezeichnet Bezugszeichen 1 einen Halbleiterbereich mit einem Silizium-Oberflächenbereich 2. Auf der Oberfläche werden eine 5 nm dicke SiO2-Schicht (nicht dargestellt) und eine 200 nm dicke Si3N4-Schicht 11 als Schutzschicht aufgebracht. Danach wird, wie vorstehend unter Bezugnahme auf die erste und zweite Ausführungsform beschrieben, ein ohmscher Rückseitenkontakt für die elektrochemische Oxidation hergestellt.
  • Sodann wird auf der Vorderseite des Substrats eine 1000 nm dicke BSG-Schicht (nicht dargestellt) als Hartmaskenmaterial aufgebracht.
  • Unter Verwendung einer photolithographisch erzeugten Maske (nicht dargestellt) werden die BSG-Schicht, die Si3N4-Schicht 11 und die SiO2-Schicht in einem Plasma-Ätzprozeß mit CF4/CHF3 strukturiert, so daß eine Hartmaske gebildet wird. Nach Entfernung der photolithographisch erzeugten Maske werden unter Verwendung der Hartmaske als Ätzmaske in einem weiteren Plasma-Ätzprozeß mit HBr/NF3 Gräben 3 geätzt. Nachfolgend wird durch eine nasse Ätzung mit H2SO4/HF die BSG-Schicht entfernt.
  • Die Gräben 3 weisen beispielsweise eine Tiefe von 5 μm, eine Weite von 100 × 250 nm und einen gegenseitigen Abstand von 100 nm auf.
  • Nachfolgend wird durch das erfindungsgemäße Verfahren eine 10 nm dicke Siliziumoxidschicht 7 erzeugt.
  • Dazu wird wieder der in 1 gezeigte Aufbau verwendet. Die Zelle ist in diesem Fall mit einer wäßrigen verdünnten Säure (z.B. einer 0,01 Mol Schwefel- oder Salzsäure) ohne Zusatz eines Mittels zum Ätzen der Siliziumoxidschicht gefüllt.
  • Der Rückseitenkontakt des Halbleiter-Substrats 1 wird wie vorstehend unter Bezugnahme auf die erste oder zweite Ausführungsform beschrieben an die Anode einer Spannungsquelle 8 angeschlossen.
  • Wichtig bei der Rückseitenkontaktierung des Halbleiter-Substrats ist, wie vorstehend unter Bezugnahme auf die erste und zweite Ausführungsform bereits erwähnt, daß ein flächiger elektrischer Kontakt zum Substrat hergestellt wird. Dazu können beliebige bekannte Verfahren, wie sie beispielsweise aus Verfahren zum Mesoporen-Ätzen bekannt sind, verwendet werden.
  • Gegenüber der Substrat-Oberfläche wird in der Zelle eine Kathode angeordnet und mit der Spannungsquelle 8 verbunden. An der Spannungsquelle 8 wird eine Spannung entsprechend der Oxiddicke, die gebildet werden soll, eingestellt. Typische Spannungen betragen dabei zwischen 0 Volt und einigen 10 Volt. Sobald die vorgesehene Oxiddicke erreicht ist, fällt die angelegte Spannung überwiegend über der Oxidschicht ab, wodurch das weitere Oxidwachstum zum Erliegen kommt.
  • Der Endpunkt der elektrochemischen Oxidbildung wird erkannt, da zwischen Anode und Kathode kein Strom mehr fließt, und die Spannung zwischen Halbleiter-Substrat und Kathode wird unterbrochen.
  • An dieser Stelle des DRAM-Herstellungsprozesses ist dieses Verfahren zur Oxidbildung insbesondere dahingehend vorteilhaft, daß durch die Bildung der Siliziumoxidschicht auf den Grabenwänden der Grabendurchmesser nur unwesentlich verengt wird, was die weitere Bearbeitung stark vereinfacht.
  • Gegebenenfalls wird, sobald die Oxidbildung beendet ist oder später, der ohmsche Rückseitenkontakt wieder entfernt, falls er den weiteren Prozeßablauf stört. Beispielsweise kann die hoch p-dotierte Schicht durch naßchemisches Ätzen entfernt werden.
  • Die durch das beschriebene Verfahren gebildete SiOx-Schicht 7 bedeckt mindestens die Wände der Gräben 3. Durch Abscheidung einer 200 nm dicken Polysiliziumschicht, chemischmechanisches Polieren bis zur Oberfläche der Si3N4-Schicht 11 und Zurückätzen der Polysiliziumschicht mit SF6 wird in den Gräben 3 jeweils eine Polysiliziumfüllung 12 erzeugt, deren Oberfläche 1000 nm unterhalb der Oberfläche angeordnet ist. Das chemisch-mechanische Polieren kann dabei gegebenenfalls entfallen. Die Polysiliziumfüllung 12 dient als Opferschicht für die nachfolgende Si3N4-Spacerabscheidung. Darauf folgend wird die SiO2-Schicht 7 auf den Wänden der Gräben 3 isotrop geätzt.
  • Anschließend wird in einem CVD-Verfahren eine 20 nm dicke Spacerschicht 13, die Siliziumnitrid- und/oder Siliziumdioxid umfaßt, abgeschieden und in einem anisotropen Plasma-Ätzprozeß mit CHF3 geätzt. Die soeben abgeschiedene Spacerschicht 13 dient in der fertigen Speicherzelle zum Abschalten des parasitären Transistors, der sich sonst an dieser Stelle bilden würde, und übernimmt somit die Rolle des Isolationskragens.
  • Mit SF6 wird nachfolgend Polysilizium selektiv zu Si3N4 und SiO2 geätzt. Dabei wird die Polysiliziumfüllung 12 jeweils vollständig aus dem Graben 3 entfernt. Durch eine Ätzung mit NH4F/HF wird der nunmehr freiliegende Teil der SiO2-Schicht 7 in nicht erfindungsgemäßer Weise entfernt (siehe 10).
  • Anschließend wird das Verfahren zur Herstellung einer DRAM-Speicheranordnung in üblicher Weise, beispielsweise wie in der WO 01/17014 A1 beschrieben, weitergeführt.

Claims (3)

  1. Verfahren zur Durchführung einer elektrochemischen Oxidation eines Halbleitersubstrats (1) mit den Schritten: – Bereitstellen eines Halbleitersubstrats (1) mit mindestens einem Silizium umfassenden Oberflächenbereich (2), in dem Vertiefungen (3) gebildet sind, die um einen Abstand voneinander beabstandet sind, wobei der Oberflächenbereich (2) eine vorbestimmte Dotierung aufweist, – Bereitstellen eines Elektrolyten (5) in Kontakt mit dem mindestens einen Oberflächenbereich (2), – Anlegen einer Spannung zwischen dem Halbleitersubstrat (1) und einer in dem Elektrolyten (5) angeordneten Kathode (6), wodurch eine Reaktion des Oberflächenbereichs (2) mit dem Elektrolyten (5) bewirkt wird, – Feststellen eines Endes der elektrochemischen Reaktion aufgrund eines selbstlimitierenden Effekts und – Unterbrechen der Spannung zwischen dem Halbleitersubstrat (1) und der Kathode (6) , dadurch gekennzeichnet, daß durch die elektrochemische Oxidation aus Silizium des Halbleitersubstrats (1) Siliziumoxid (7) gebildet wird und dass der selbstlimitierende Effekt dadurch bewirkt wird, daß bei vorgegebener Spannung zwischen dem Halbleitersubstrat (1) und dem Elektrolyten (5) sowie bei vorgegebener Zusammensetzung des Elektrolyten zwischen jeweils zwei benachbarten Vertiefungen (3) eine verbleibende minimale Siliziumschichtdicke erreicht wird, die dadurch bestimmt ist, daß durch die elektrochemische Oxidation bedingte Raumladungszonen (4) jeweils zweier benachbarten Vertiefungen (3) aneinanderstoßen.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Vertiefungen (3) Kondensatorgräben sind.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß durch einen frühzeitigen Oxidationsstop in Richtungen, in denen benachbarte Vertiefungen (3) am engsten stehen, Siliziumoxid (7) mit richtungsabhängiger Oxiddicke gebildet wird.
DE10138981A 2001-08-08 2001-08-08 Verfahren zur Bildung von Siliziumoxid durch elektrochemische Oxidation eines Halbleiter-Substrats mit Vertiefungen Expired - Fee Related DE10138981B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10138981A DE10138981B4 (de) 2001-08-08 2001-08-08 Verfahren zur Bildung von Siliziumoxid durch elektrochemische Oxidation eines Halbleiter-Substrats mit Vertiefungen
US10/215,151 US6559069B2 (en) 2001-08-08 2002-08-08 Process for the electrochemical oxidation of a semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10138981A DE10138981B4 (de) 2001-08-08 2001-08-08 Verfahren zur Bildung von Siliziumoxid durch elektrochemische Oxidation eines Halbleiter-Substrats mit Vertiefungen

Publications (2)

Publication Number Publication Date
DE10138981A1 DE10138981A1 (de) 2003-03-06
DE10138981B4 true DE10138981B4 (de) 2005-09-08

Family

ID=7694822

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10138981A Expired - Fee Related DE10138981B4 (de) 2001-08-08 2001-08-08 Verfahren zur Bildung von Siliziumoxid durch elektrochemische Oxidation eines Halbleiter-Substrats mit Vertiefungen

Country Status (2)

Country Link
US (1) US6559069B2 (de)
DE (1) DE10138981B4 (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW556311B (en) * 2001-07-31 2003-10-01 Infineon Technologies Ag Method for filling trenches in integrated semiconductor circuits
DE10143936A1 (de) * 2001-09-07 2003-01-09 Infineon Technologies Ag Verfahren zur Bildung eines SOI-Substrats, vertikaler Transistor und Speicherzelle mit vertikalem Transistor
DE10216614B4 (de) * 2002-04-15 2004-06-17 Infineon Technologies Ag Verfahren zur Verstärkung einer dielektrischen Schicht auf einem Halbleitersubstrat an Fehlstellen und Anordnung mit einer verstärkten dielektrischen Schicht
KR100563978B1 (ko) * 2002-05-14 2006-03-29 마츠시다 덴코 가부시키가이샤 전기화학산화방법
US7084423B2 (en) 2002-08-12 2006-08-01 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US6833556B2 (en) 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel
US6806138B1 (en) * 2004-01-21 2004-10-19 International Business Machines Corporation Integration scheme for enhancing capacitance of trench capacitors
DE102004006545B3 (de) * 2004-02-10 2005-08-11 Infineon Technologies Ag Verfahren zum Aufweiten eines Grabens in einer Halbleiterstruktur
DE102004021228B4 (de) * 2004-04-30 2009-01-08 Infineon Technologies Ag Verfahren zum Einbringen eines Grabens in einen Halbleiterkörper eines Kompensationsbauelementes
WO2009133196A1 (en) * 2008-05-02 2009-11-05 Interuniversity Micro-Electronics Centre (Imec) Method for providing oxide layers
US8742541B2 (en) * 2010-12-09 2014-06-03 Tessera, Inc. High density three-dimensional integrated capacitors
US8502340B2 (en) 2010-12-09 2013-08-06 Tessera, Inc. High density three-dimensional integrated capacitors
CN107578994B (zh) 2011-11-23 2020-10-30 阿科恩科技公司 通过插入界面原子单层改进与iv族半导体的金属接触
KR20130106151A (ko) * 2012-03-19 2013-09-27 에스케이하이닉스 주식회사 고종횡비 캐패시터 제조 방법
US9620611B1 (en) 2016-06-17 2017-04-11 Acorn Technology, Inc. MIS contact structure with metal oxide conductor
WO2018094205A1 (en) 2016-11-18 2018-05-24 Acorn Technologies, Inc. Nanowire transistor with source and drain induced by electrical contacts with negative schottky barrier height
KR102343769B1 (ko) 2020-08-18 2021-12-28 한국과학기술연구원 플라즈마 전해산화 장치 및 이를 이용한 플라즈마 전해산화방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5759903A (en) * 1991-08-14 1998-06-02 Siemens Aktiengesellschaft Circuit structure having at least one capacitor and a method for the manufacture thereof
WO1999025026A1 (de) * 1997-11-12 1999-05-20 Epcos Ag Schaltungsstruktur mit mindestens einem kondensator und verfahren zu dessen herstellung
EP0996147A1 (de) * 1998-10-21 2000-04-26 Micronas Intermetall GmbH Verfahren zum Herstellen eines Halbleiterchips durch anodischer Oxidation
EP1016621A2 (de) * 1998-12-25 2000-07-05 Canon Kabushiki Kaisha Verfahren zur Herstellung enger Poren und einer Struktur mit solchen engen Poren, und so hergestellte enge Poren und Struktur
US6143627A (en) * 1996-09-16 2000-11-07 Micron Technology Inc. Method for electrochemical oxidation of silicon
WO2000075976A1 (en) * 1999-06-03 2000-12-14 Infineon Technologies North America Corp. Low temperature self-aligned collar formation
WO2001017014A1 (de) * 1999-08-30 2001-03-08 Infineon Technologies Ag Speicherzellenanordnung und verfahren zu deren herstellung

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2779006B1 (fr) * 1998-05-19 2003-01-24 St Microelectronics Sa Procede de formation de silicium poreux dans un substrat de silicium, en particulier pour l'amelioration des performances d'un circuit inductif
US6309983B1 (en) * 1999-06-03 2001-10-30 Infineon Technologies Ag Low temperature sacrificial oxide formation

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5759903A (en) * 1991-08-14 1998-06-02 Siemens Aktiengesellschaft Circuit structure having at least one capacitor and a method for the manufacture thereof
US6143627A (en) * 1996-09-16 2000-11-07 Micron Technology Inc. Method for electrochemical oxidation of silicon
WO1999025026A1 (de) * 1997-11-12 1999-05-20 Epcos Ag Schaltungsstruktur mit mindestens einem kondensator und verfahren zu dessen herstellung
EP0996147A1 (de) * 1998-10-21 2000-04-26 Micronas Intermetall GmbH Verfahren zum Herstellen eines Halbleiterchips durch anodischer Oxidation
EP1016621A2 (de) * 1998-12-25 2000-07-05 Canon Kabushiki Kaisha Verfahren zur Herstellung enger Poren und einer Struktur mit solchen engen Poren, und so hergestellte enge Poren und Struktur
WO2000075976A1 (en) * 1999-06-03 2000-12-14 Infineon Technologies North America Corp. Low temperature self-aligned collar formation
WO2001017014A1 (de) * 1999-08-30 2001-03-08 Infineon Technologies Ag Speicherzellenanordnung und verfahren zu deren herstellung

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
FÖll, H.: Properteis of silicon-electrolyte junc- tions and their applications to silicon charac- terization. In: Appl. Phys. A, 1991, Vol. 53, S. 8-19 *
HEJJO AL RIFAI, M., u.a. Dependence of macropore formation in n-Si on potential, temperature and doping. In: Journal of The Electrochemical Society, 2000, Vol. 147, No. 2, S. 627-635 *
LEHMANN, V., u.a.: On the morphology and the electrochemical formation mechanism of mesoporous silicon. In: Materials Science and Engineering, 2000, Vol. B69-70, S. 11-22 *

Also Published As

Publication number Publication date
US20030032304A1 (en) 2003-02-13
DE10138981A1 (de) 2003-03-06
US6559069B2 (en) 2003-05-06

Similar Documents

Publication Publication Date Title
DE10138981B4 (de) Verfahren zur Bildung von Siliziumoxid durch elektrochemische Oxidation eines Halbleiter-Substrats mit Vertiefungen
DE19727466C2 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE10209989B4 (de) Verfahren zur Herstellung von DRAM-Grabenkondensatorstrukturen mit kleinen Durchmessern mittels SOI-Technologie
DE102005005732B4 (de) Verfahren zur Herstellung eines Speicherkondensators sowie einer flaschenförmig geätzten Struktur
DE10128718B4 (de) Grabenkondensator einer DRAM-Speicherzelle mit metallischem Collarbereich und nicht-metallischer Leitungsbrücke zum Auswahltransistor
EP1364373B1 (de) Verfahren zur herstellung eines speicherkondensators
DE3841588A1 (de) Dynamischer vertikal-halbleiterspeicher mit wahlfreiem zugriff und verfahren zu seiner herstellung
DE10014920C1 (de) Verfahren zur Herstellung eines Grabenkondensators
WO2000033383A1 (de) Dram-zellenanordnung und verfahren zur deren herstellung
EP0917203A2 (de) Gain Cell DRAM Struktur und Verfahren zu deren Herstellung
DE10109564A1 (de) Grabenkondensator und Verfahren zu seiner Herstellung
DE10055711B4 (de) Verfahren zur Herstellung von Grabenkondensatoren
EP1129482B1 (de) Verfahren zur Herstellung von einer DRAM-Zellenanordnung
WO2000019528A9 (de) Dram-zellenanordnung und verfahren zu deren herstellung
DE10030696B4 (de) Integrierte Schaltungsanordnung mit zumindest einem vergrabenen Schaltungselement und einer Isolationsschicht sowie Verfahren zu deren Herstellung
DE10242877A1 (de) Halbleitersubstrat sowie darin ausgebildete Halbleiterschaltung und zugehörige Herstellungsverfahren
DE10143936A1 (de) Verfahren zur Bildung eines SOI-Substrats, vertikaler Transistor und Speicherzelle mit vertikalem Transistor
DE10055712B4 (de) Verfahren zur Herstellung von Grabenkondensatoren für hochintegrierte Halbleiterspeicher
WO2000060666A1 (de) Speicherzellenanordnung und verfahren zu deren herstellung
EP0924767B1 (de) EEPROM-Anordnung und Verfahren zu deren Herstellung
DE19923262C1 (de) Verfahren zur Erzeugung einer Speicherzellenanordnung
DE10164741A1 (de) Mehrfachabscheidung von Metallschichten zur Herstellung der oberen Kondensatorelektrode eines Grabenkondensators
EP1118116B1 (de) Substrat mit einer vertiefung, das für eine integrierte schaltungsanordnung geeignet ist, und verfahren zu dessen herstellung
DE10133688A1 (de) Verfahren zur Herstellung der unteren Kondensatorelektrode eines Grabenkondensators
WO2000060667A1 (de) Speicherzellenanordnung und verfahren zu deren herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee