WO1999025026A1 - Schaltungsstruktur mit mindestens einem kondensator und verfahren zu dessen herstellung - Google Patents

Schaltungsstruktur mit mindestens einem kondensator und verfahren zu dessen herstellung Download PDF

Info

Publication number
WO1999025026A1
WO1999025026A1 PCT/DE1998/002507 DE9802507W WO9925026A1 WO 1999025026 A1 WO1999025026 A1 WO 1999025026A1 DE 9802507 W DE9802507 W DE 9802507W WO 9925026 A1 WO9925026 A1 WO 9925026A1
Authority
WO
WIPO (PCT)
Prior art keywords
pores
main
substrate
etching step
layer
Prior art date
Application number
PCT/DE1998/002507
Other languages
English (en)
French (fr)
Inventor
Volker Lehmann
Original Assignee
Epcos Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos Ag filed Critical Epcos Ag
Priority to JP2000519928A priority Critical patent/JP2001523050A/ja
Priority to EP98951220A priority patent/EP1048082A1/de
Priority to KR1020007005084A priority patent/KR20010031974A/ko
Publication of WO1999025026A1 publication Critical patent/WO1999025026A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains

Definitions

  • Circuit structure with at least one capacitor and method for its production.
  • Capacitors with large specific capacitance are of interest in many technical fields, for example in microelectronics and for audio and video applications.
  • Electrolytic capacitors based on aluminum or tantalum are known as capacitors with large specific capacitance. These electrolytic capacitors have a specific capacitance in the range from 10 to 100 ⁇ F V / mm 3 .
  • a method for producing a semiconductor capacitor in which the surface of a substrate made of single-crystal silicon is provided with grooves by etching which is dependent on the crystal orientation.
  • the etching is carried out with a 50 percent potassium hydroxide / water mixture at 85 ° C. Troughs with a depth of 500 ⁇ m and a width of 5 ⁇ m, which are arranged at intervals of 10 ⁇ m, are formed. The length of the channels depends on their depth. In this way, the surface of the substrate is enlarged up to 100 times. The maximum achievable specific capacitance is thus limited to 2.3 ⁇ F V / mm 3 in a capacitor manufactured in this way.
  • EP 0 528 281 A has proposed a capacitor which is implemented in a substrate made of single-crystal silicon.
  • an electrochemical etching provides a surface of the substrate with hole openings whose depth is greater than its diameter.
  • the surface of the hole openings is covered with ner dielectric layer and a conductive layer.
  • the electrochemical etching achieves hole structures with an aspect ratio in the range of 1: 1000. Therefore, specific capacitances in the range of typically 10 ⁇ F V / mm 3 are achieved in the capacitor.
  • the arrangement of the hole structures is predetermined by a photolithographically determined etching. This limits the distance between the hole structures to about 1 ⁇ m and thus the specific capacity that can be achieved.
  • the invention is based on the problem of specifying a circuit structure with at least one capacitor in which, compared to the prior art, increased specific capacities can be achieved. Furthermore, a method for producing such a circuit structure is to be specified.
  • a substrate which has main pores in a main area.
  • the depth of the main pores is greater than their diameter.
  • the side walls of the main pores have side pores whose diameter is at least a factor 10 smaller than that of the main pores.
  • the surface of the main pores and the side pores is provided with a dielectric layer, the thickness of which is less than half the diameter of the side pores, so that the surface of the dielectric layer reflects the surface of the main pores and side pores.
  • a conductive layer is arranged on the dielectric layer.
  • the substrate and the conductive layer are each provided with contacts. Since in the condensation If the side walls of the main pores are provided with side pores, the surface area effective for the capacitor is increased again by the surface area of the side pores. This enables the specific capacity to be increased by a factor of 10 to 100.
  • the substrate preferably has monocrystalline silicon at least in the region of the main surface.
  • the capacitor can be manufactured using electrochemical etching.
  • the location of the main pores is predetermined by a masked etching.
  • the side pores are created by changing the process parameters. According to one embodiment of the invention, the side pores are generated by increasing the voltage during the electrochemical etching.
  • the surface of the main pores is provided with an increased doping after the formation of the main pores.
  • the side pores are subsequently formed by electrochemical etching. This takes advantage of the fact that the diameter of the pores depends on the dopant concentration of the silicon.
  • the production of the capacitor using electrochemical etching has the advantage that branching of the side pores can occur when the side pores are formed, which in turn causes an increase in the surface area.
  • the diameter of the main pores is preferably between 1 ⁇ m and 10 ⁇ m.
  • the distance between centers of adjacent main pores is between 2 ⁇ m and 20 ⁇ m.
  • the diameter of the side pores is at least a factor 10 smaller and is between 10 nm and 100 nm, preferably between 10 nm and 50 nm.
  • the main pores are arranged essentially perpendicular to the main surface of the substrate and have a depth of between 100 ⁇ m and 600 ⁇ m.
  • the dielectric layer is formed from silicon dioxide, silicon nitride or titanium dioxide or combinations of these layers. Silicon dioxide is one of the best known dielectrics and can therefore be controlled very well. With a dielectric made of titanium dioxide, larger capacities are achieved because of the higher dielectric constants.
  • the dielectric layer is particularly advantageous to implement the dielectric layer as a triple layer made of silicon oxide, silicon nitride and silicon oxide.
  • a triple layer is often referred to in the specialist literature as an ono layer and has a very low defect density. Defect densities well below 1 / cm 2 are achieved.
  • the conductive layer is preferably formed from doped polysilicon, which is introduced into the side pores and the main pores by CVD deposition. In this way it can be ensured that the conductive layer covers the entire surface of the dielectric layer in the main pores and the side pores.
  • FIG. 1 shows a section through a substrate after the formation of main pores.
  • Figure 2 shows the section through the substrate after formation of a highly doped area.
  • FIG. 3 shows the section through the substrate after the formation of side pores in the side walls of the main pores.
  • Figure 4 shows the section through the substrate after formation of a dielectric layer, a conductive layer and contacts.
  • FIG. 5 shows a section through a substrate after the formation of main pores.
  • Figure 6 shows the section through the substrate after the formation of side pores.
  • FIG. 7 shows the section through the substrate after formation of a dielectric layer, a conductive one
  • the surface topology comprises depressions in the main surface 2, which are produced with the aid of a photolithographically produced photoresist mask and anisotropic etching, for example with KOH (not shown).
  • the main surface 12 is brought into contact with an electrolyte for a first etching step.
  • an electrolyte for a first etching step.
  • hydrofluoric acid is used as the electrolyte.
  • the substrate 11 is acted on as a anode with a potential of, for example, 2 V.
  • the substrate 11 is illuminated from the rear.
  • a current density of, for example, 15 mA / cm 2 is set.
  • the main pores 13 is grid-shaped with a distance between adjacent recesses of 1 ⁇ m. After an etching time of 4 hours, the depth of the main pores 13 is 400 ⁇ m and the diameter of the main pores 13 is 2 ⁇ m with a distance from center to center of 4 ⁇ m.
  • n + -doped region 14 is formed along the surface of the main pores 13 and the main surface 12, in which a dopant concentration of 1 to 3 ⁇ 10 18 cm -3 is present.
  • arsenic or phosphorus is introduced by diffusion and tempering at 1000 ° C (see Figure 2).
  • the main surface 12 is then brought into contact with an electrolyte again for a second section.
  • the electrolyte contains hydrofluoric acid, water and ethanol in a ratio of 1: 1: 2 HF: H2 ⁇ : ethanol.
  • a potential between 1 and 5 V is applied to the substrate 11 in such a way that a current density of 100 mA / cm 2 is established.
  • the electrochemical etching is
  • side pores 15 are formed in the side walls and on the bottom of the main pores.
  • the side pores 15 have pore diameters of 10 to 50 nm.
  • the maximum side pore diameters are at least a factor of 10 smaller than the main pores.
  • the depth of the side pores 15 measured from the side wall of the main pores 13 is 0.5 to 5 ⁇ m (see FIG. 3).
  • the surface of the side pores 15, the main pores 13 and the main surface 12 is subsequently provided with a dielectric layer 16 (see FIG. 4).
  • the dielectric layer 16 is a triple layer which comprises a first silicon umoxid für, a silicon nitride layer and a second silicon oxide layer.
  • the first silicon oxide layer and the second silicon oxide layer are formed by thermal oxidation, the silicon nitride layer by CVD deposition.
  • the dielectric layer 16 is formed in a layer thickness of 5 to 10 nm.
  • the conductive layer 17 is deposited in a thickness of up to 5 ⁇ m, so that it completely fills the side pores 15 and the main pores 13. In this way, that part of the conductive layer 17 which fills the main pores 13 represents a low-resistance connection for that part of the conductive layer 17 which fills the side pores 15.
  • the surface of the n + -doped region 14 is exposed to the side of the main pores 13 in the region of the main surface 12.
  • a masked etching is carried out to structure the conductive layer 17 and the dielectric layer 16.
  • a first contact 18 to the conductive layer 17 and a second contact 19 to the n + -doped region 14 are formed by depositing a metal layer and structuring the metal layer.
  • the first contact 18 and the second contact 19 contain aluminum, for example (see FIG. 4).
  • n + -doped region 14 and the conductive layer 17 form capacitor electrodes and the dielectric layer 15 a capacitor dielectric of a capacitor.
  • main pores 23 are formed in a main surface 22 of a substrate 21 by electrochemical etching (see FIG. 5).
  • the substrate 21 has n-doped, monocrystalline silicon. It is doped to have a resistivity of 5 ⁇ cm.
  • the main pores 23 are made by electrochemical etching generated in an acidic, fluoride-containing electrolyte, preferably in 6 wt .-% hydrofluoric acid.
  • the arrangement of the main pores 23 is predetermined by masked etching using a photoresist mask.
  • the main pores 23 are arranged in a grid. The distance between the centers of adjacent main pores 23 is 2 ⁇ m, for example.
  • the electrochemical etching in the first etching step is continued for 240 minutes.
  • the substrate 21 is connected as an anode and a potential of 2 V is applied to the electrolyte.
  • the electrolyte is in communication with the main surface 22.
  • the etching is continued with these parameters until the main pores 23 have a depth of 400 ⁇ m.
  • the current density required for the etching is set to 15 mA / cm 2 by illuminating the back of the substrate 21.
  • a second etching step the potential applied to the substrate 21 is increased to 10 V.
  • the second step is continued until the side pores 24 have a depth of 0.5 to 5 ⁇ m perpendicular to the side wall of the main pore 23.
  • the side pores 24 are partially branched, which further enlarges the surface.
  • the dielectric layer 25 is formed as a triple layer made of silicon oxide, silicon nitride and silicon oxide by thermal oxidation and CVD deposition.
  • the thickness of the dielectric layer is 5 to 10 nm.
  • a conductive layer 26 is deposited which completely fills the side pores 24 and the main pore 23.
  • the conductive layer 26 is preferably deposited by CVD deposition from doped polysilicon in a layer thickness of 5 ⁇ m.
  • the dielectric layer 25 and the conductive layer 26 are structured in such a way that the main surface 22 to the side of the main pores 23 and the side pores 24 is partially exposed.
  • a first contact 27 and a second contact 28 are formed on the surface of the conductive layer 26 and on the exposed main surface 22 by applying and structuring a metal layer, for example made of aluminum.
  • a metal layer for example made of aluminum.
  • the substrate 21 and the conductive layer 26 each form a capacitor electrode and the dielectric layer 25 forms the capacitor dielectric.
  • the main pores 23 and the side pores 24 bring about an increase in surface area from 2000 to 20,000.
  • the capacitor thus has a specific capacitance of 50 to 500 ⁇ FV / mm 3 .
  • the second contact to the substrate can be arranged on the back of the substrate. Furthermore, a large number of capacitors can be produced within a substrate.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Weting (AREA)
  • Semiconductor Memories (AREA)

Abstract

Ein Kondensator ist in einem Substrat, insbesondere aus Silizium, gebildet, das in einer Hauptfläche Hauptporen aufweist, deren Tiefe größer als ihr Durchmesser ist und deren Seitenwände Seitenporen aufweisen, wobei der Durchmesser der Seitenporen mindestens um einen Faktor 10 geringer als der der Hauptporen ist. Die Oberfläche der Hauptporen und der Seitenporen ist mit einer dielektrischen Schicht und einer leitfähigen Schicht versehen. Die Hauptporen und die Seitenporen bewirken eine Oberflächenvergrößerung, so daß der Kondensator mit einer spezifischen Kapazität von 50 bis 500 νF V/mm3 realisierbar ist.

Description

Beschreibung
Schaltungsstruktur mit mindestens einem Kondensator und Verfahren zu dessen Herstellung.
In vielen technischen Gebieten, zum Beispiel in der Mikroelektronik und für Audio- und Videoanwendungen, sind Kondensatoren mit großer spezifischer Kapazität von Interesse. Die spezifische Kapazität Cg ist definiert als Kapazität C eines Kondensators multipliziert mit der Nennspannung U dividiert durch sein Volumen V: Cg = (C . U)/V.
Als Kondensatoren mit großer spezifischer Kapazität sind Elektrolytkondensatoren auf Aluminium- oder Tantalbasis be- kannt. Diese Elektrolytkondensatoren erreichen eine spezifische Kapazität im Bereich von 10 bis 100 μF V/mm3.
Aus DE 23 28 090 C2 ist ein Verfahren zur Herstellung eines Halbleiterkondensators bekannt, bei dem die Oberfläche eines Substrats aus einkristallinem Silizium durch eine kristall- orientierungsabhängige Ätzung mit Rinnen versehen wird. Die Ätzung erfolgt mit einer 50 prozentigen Kaliumhydroxid/- Wassermischung bei 85 °C. Es werden Rinnen mit einer Tiefe von 500 μm und einer Breite von 5 μm, die in Abständen von 10 μ angeordnet sind, gebildet. Die Länge der Rinnen ist dabei abhängig von deren Tiefe. Auf diese Weise wird die Oberfläche des Substrats um bis zu dem 100-fachen vergrößert. Die maximal erreichbare spezifische Kapazität ist damit bei einem auf diese Weise hergestellten Kondensator auf 2,3 μF V/mm3 be- grenzt.
In EP 0 528 281 A ist ein Kondensator vorgeschlagen worden, der in einem Substrat aus einkristallinem Silizium realisiert ist. Dabei ist zur Vergrößerung der effektiven Oberfläche ei- ne Oberfläche des Substrats durch eine elektrochemische Ätzung mit Lochöffnungen versehen, deren Tiefe größer als ihr Durchmesser ist. Die Oberfläche der Lochöffnungen ist mit ei- ner dielektrischen Schicht und einer leitfähigen Schicht versehen. Durch die elektrochemische Ätzung werden Lochstrukturen mit einem Aspektverhältnis bis in den Bereich 1:1000 erzielt. Daher werden in dem Kondensator spezifische Kapazitä- ten im Bereich von typisch 10 μF V/mm3 erzielt.
Um in diesem Kondensator eine gleichmäßige Verteilung der Lochstrukturen sicherzustellen, wird die Anordnung der Lochstrukturen durch eine photolithographisch bestimmte Ätzung vorgegeben. Diese begrenzt den Abstand der Lochstrukturen auf etwa 1 μm und damit die erzielbare spezifische Kapazität.
Der Erfindung liegt das Problem zugrunde, eine Schaltungsstruktur mit mindestens einem Kondensator anzugeben, bei dem im Vergleich zum Stand der Technik erhöhte spezifische Kapazitäten erzielbar sind. Ferner soll ein Verfahren zur Herstellung einer solchen SchaltungsStruktur angegeben werden.
Diese Aufgabe wird erfindungsgemäß gelöst durch eine Schaltungsstruktur gemäß Anspruch 1 sowie durch ein Verfahren zu dessen Herstellung gemäß Anspruch 5. Weitere Ausgestaltungen der Erfindung gehen aus den übrigen Ansprüchen hervor.
In der erfindungsgemäßen Schaltungsstruktur ist ein Substrat vorgesehen, das in einer Hauptfläche Hauptporen aufweist. Die Tiefe der Hauptporen ist größer als ihr Durchmesser. Die Seitenwände der Hauptporen weisen Seitenporen auf, deren Durchmesser um mindestens einen Faktor 10 geringer als der der Hauptporen ist. Die Oberfläche der Hauptporen und der Seitenporen ist mit einer dielektrischen Schicht versehen, deren Dicke geringer als ein halber Durchmesser der Seitenporen ist, so daß die Oberfläche der dielektrischen Schicht die Oberfläche der Hauptporen und Seitenporen widerspiegelt. Auf der dielektrischen Schicht ist eine leitfähige Schicht angeordnet. Das Substrat und die leitfähige Schicht sind jeweils mit Kontakten versehen. Da in dem erfindungsgemäßen Kondensa- tor die Seitenwände der Hauptporen mit Seitenporen versehen sind, wird die für den Kondensator effektive Oberfläche nochmals um die Oberfläche der Seitenporen vergrößert . Damit ist eine Vergrößerung der spezifischen Kapazität um einen Faktor 10 bis 100 erzielbar.
Vorzugsweise weist das Substrat mindestens im Bereich der Hauptfläche monokristallines Silizium auf. In diesem Fall ist der Kondensator mit Hilfe elektrochemischen Ätzens herstell- bar. Dabei wird die Lage der Hauptporen durch eine maskierte Ätzung vorgegeben. Die Seitenporen werden durch Änderung der Prozeßparameter erzeugt. Gemäß einer Ausgestaltung der Erfindung werden die Seitenporen durch eine Erhöhung der Spannung während der elektrochemischen Ätzung erzeugt.
Gemäß einer anderen Ausgestaltung der Erfindung wird nach Bildung der Hauptporen die Oberfläche der Hauptporen mit einer erhöhten Dotierung versehen. Nachfolgend werden die Seitenporen durch elektrochemisches Ätzen gebildet. Dabei wird ausgenutzt, daß der Durchmesser der Poren abhängig ist von der Dotierstoffkonzentration des Siliziums.
Die Herstellung des Kondensators unter Verwendung von elektrochemischem Ätzen hat den Vorteil, daß es bei der Bildung der Seitenporen zu Verästelungen der Seitenporen kommen kann, die wiederum eine Oberflächenvergrößerung bewirken.
Vorzugsweise liegt der Durchmesser der Hauptporen zwischen 1 μm und 10 μm. Der Abstand zwischen Mittelpunkten benachbarter Hauptporen beträgt zwischen 2 μm und 20 μm. Der Durchmesser der Seitenporen ist mindestens einen Faktor 10 geringer und liegt zwischen 10 nm und 100 nm, vorzugsweise zwischen 10 nm und 50 nm. Die Hauptporen sind im wesentlichen senkrecht zur Hauptfläche des Substrats angeordnet und weisen senkrecht zur Hauptfläche eine Tiefe von zwischen 100 μm und 600 μm auf. Die dielektrische Schicht wird aus Siliziumdioxid, Siliziumnitrid oder Titandioxid oder Kombinationen aus diesen Schichten gebildet. Siliziumdioxid ist eines der am besten bekannten Dielektrika und läßt sich daher sehr gut beherrschen. Mit einem Dielektrikum aus Titandioxid werden wegen der höheren Dielektrizitätskonstanten größere Kapazitäten erzielt.
Es ist besonders vorteilhaft, die dielektrische Schicht als Dreifachschicht aus Siliziumoxid, Siliziumnitrid und Sili- ziumoxid zu realisieren. Eine derartige Dreifachschicht wird in der Fachliteratur vielfach als Onoschicht bezeichnet und weist eine sehr geringe Defektdichte auf. Es werden Defektdichten deutlich unter 1/cm2 erzielt.
Die leitfähige Schicht wird vorzugsweise aus dotiertem Poly- silizium gebildet, das durch CVD-Abscheidung in die Seitenporen und die Hauptporen eingebracht wird. Auf diese Weise läßt sich sicherstellen, daß die leitfähige Schicht die gesamte Oberfläche der dielektrischen Schicht in den Hauptporen und den Seitenporen bedeckt.
Im folgenden wird die Erfindung anhand von Ausführungsbei- spielen, die in den Figuren dargestellt sind, näher erläutert. Die Darstellungen in den Figuren sind nicht maßstabsge- treu.
Figur l zeigt einen Schnitt durch ein Substrat nach Bildung von Hauptporen.
Figur 2 zeigt den Schnitt durch das Substrats nach Bildung eines hochdotierten Gebietes.
Figur 3 zeigt den Schnitt durch das Substrat nach Bildung von Seitenporen in den Seitenwänden der Hauptporen. Figur 4 zeigt den Schnitt durch das Substrat nach Bildung einer dielektrischen Schicht, einer leitfähigen Schicht und Kontakten.
Figur 5 zeigt einen Schnitt durch ein Substrat nach Bildung von Hauptporen .
Figur 6 zeigt den Schnitt durch das Substrat nach Bildung von Seitenporen.
Figur 7 zeigt den Schnitt durch das Substrat nach Bildung einer dielektrischen Schicht, einer leitfähigen
Schicht und Kontakten.
Ein Substrat 11 aus n-dotiertem, monokristallinem Silizium, das einen spezifischen Widerstand von 5Ω cm aufweist, wird an eine Hauptfläche 12 mit einer Oberflächentopologie versehen (siehe Figur 1) . Die Oberflächentopologie umfaßt Vertiefungen der Hauptfläche 2, die mit Hilfe einer photolithogra- phisch erzeugten Photolackmaske und anisotropem Ätzen, zum Beispiel mit KOH erzeugt werden (nicht dargestellt) . Anschließend wird für einen ersten Ätzschritt die Hauptfläche 12 mit einem Elektrolyten in Kontakt gebracht. Als Elektrolyt wird zum Beispiel 6 Gew.-%ige Flußsäure verwendet.
Das Substrat 11 wird als Anode mit einem Potential von zum Beispiel 2 V beaufschlagt. Das Substrat 11 wird von der Rückseite her beleuchtet. Dabei wird eine Stromdichte von zum Beispiel 15 mA/cm2 eingestellt.
Bei der elektrochemischen Ätzung bewegen sich Minoritätsladungsträger in dem n-dotierten Silizium zu der mit dem Elektrolyten in Kontakt stehenden Hauptfläche 12. An der Hauptfläche 12 bildet sich eine Raumladungszone aus. Da die Feldstärke im Bereich von Vertiefungen in der Hauptfläche 12 größer ist als außerhalb davon, bewegen sich die Minoritätsladungsträger bevorzugt zu diesen Punkten. Dadurch kommt es zu einer Strukturierung der Hauptfläche 12. Je tiefer eine anfänglich kleine Unebenheit durch die Ätzung wird, desto mehr Minoritätsladungsträger bewegen sich dorthin und desto stärker ist der Ätzangriff an dieser Stelle. Daher wachsen ausgehend von den Vertiefungen der Oberflächentopologie die Hauptporen 13 im wesentlichen senkrecht zur Hauptfläche 12 (siehe Figur 1) . Die Anordnung der Hauptporen 13 ist durch die Oberflächentopologie vorgegeben. Sie ist zum Beispiel rasterförmig mit einem Abstand zwischen benachbarten Vertie- fungen von 1 μm. Nach einer Ätzzeit von 4 Stunden beträgt die Tiefe der Hauptporen 13 400 μm und der Durchmesser der Haupt- poren 13 2 μm bei einem Abstand von Mittelpunkt zu Mittelpunkt von 4 μm.
Anschließend wird entlang der Oberfläche der Hauptporen 13 und der Hauptfläche 12 ein n+-dotiertes Gebiet 14 gebildet, in dem eine Dotierstoffkonzentration von l bis 3xl018cm~3 vorliegt. Dazu wird Arsen oder Phosphor durch Diffusion und Temperung bei 1000°C eingebracht (siehe Figur 2) . Anschlie- ßend wird für einen zweiten Abschnitt die Hauptfläche 12 erneut mit einem Elektrolyten in Kontakt gebracht . Der Elektrolyt enthält Flußsäure, Wasser und Ethanol im Verhältnis 1:1:2 HF:H2θ:Ethanol . Das Substrat 11 wird mit einem Potential zwischen l und 5 V so beaufschlagt, daß sich eine Stromdichte von 100 mA/cm2 einstellt. Die elektrochemische Ätzung wird
200 s durchgeführt. Dabei bilden sich in den Seitenwänden und am Boden der Hauptporen 13 Seitenporen 15. Die Seitenporen 15 weisen Porendurchmesser von 10 bis 50 nm auf. Die maximalen Seitenporendurchmesser sind dabei mindestens um einen Faktor 10 kleiner als die Hauptporen. Die Tiefe der Seitenporen 15 gemessen von der Seitenwand der Hauptporen 13 aus beträgt 0,5 bis 5 μm (siehe Figur 3) .
Nachfolgend wird die Oberfläche der Seitenporen 15, der Hauptporen 13 und die Hauptfläche 12 mit einer dielektrischen Schicht 16 versehen (siehe Figur 4) . Die dielektrische Schicht 16 ist eine Dreifachschicht, die eine erste Silizi- umoxidschicht, eine Siliziumnitridschicht und eine zweite Siliziumoxidschicht aufweist. Die erste Siliziumoxidschicht und die zweite Siliziumoxidischicht werden dabei durch thermische Oxidation, die Siliziumnitridschicht durch CVD-Abscheidung gebildet. Die dielektrische Schicht 16 wird in einer Schichtdicke von 5 bis 10 nm gebildet.
Nachfolgend wird eine leitfähige Schicht 17, zum Beispiel aus dotiertem Polysilizium, abgeschieden. Die leitfähige Schicht 17 wird in einer Dicke von bis zu 5 μm abgeschieden, so daß sie die Seitenporen 15 und die Hauptporen 13 vollständig auffüllt. Auf diese Weise stellt derjenige Teil der leitfähigen Schicht 17, der die Hauptporen 13 auffüllt, einen niederohmi- gen Anschluß für denjenigen Teil der leitfähigen Schicht 17 dar, der die Seitenporen 15 auffüllt.
Seitlich der Hauptporen 13 wird im Bereich der Hauptfläche 12 die Oberfläche des n+-dotiertne Gebietes 14 freigelegt. Dazu wird zum Beispiel eine maskierte Ätzung zur Strukturierung der leitfähigen Schicht 17 und der dielektrischen Schicht 16 durchgeführt. Anschließend wird durch Abscheidung einer Me- tallschicht und Strukturierung der Metallschicht ein erster Kontakt 18 zu der leitfähigen Schicht 17 und ein zweiter Kontakt 19 zu dem n+-dotierten Gebiet 14 gebildet. Der erste Kontakt 18 und der zweite Kontakt 19 enthalten zum Beispiel Aluminium (siehe Figur 4) .
Das n+-dotierte Gebiet 14 und die leitfähige Schicht 17 bilden Kondensatorelektroden und die dielektrische Schicht 15 ein Kondensatordielektrikum eines Kondensators.
In einem weiteren Ausführungsbeispiel werden in einer Hauptfläche 22 eines Substrats 21 durch elektrochemische Ätzung Hauptporen 23 gebildet (siehe Figur 5) . Das Substrat 21 weist n-dotiertes, monokristallines Silizium auf. Es ist so dotiert, daß es einen spezifischen Widerstand von 5Ω cm aufweist. Die Hauptporen 23 werden durch elektrochemisches Ätzen in einem sauren, fluoridhaltigen Elektrolyten, vorzugsweise in 6 Gew.-%iger Flußsäure erzeugt. Die Anordnung der Hauptporen 23 wird durch eine maskierte Ätzung mit einer Photolackmaske vorgegeben. Die Hauptporen 23 sind rasterförmig ange- ordnet. Der Abstand zwischen den Mittelpunkten benachbarter Hauptporen 23 beträgt zum Beispiel 2 μm.
Die elektrochemische Ätzung in dem ersten Ätzschritt wird 240 Minuten fortgesetzt. Dabei wird das Substrat 21 als Anode verschaltet und mit einem Potential von 2 V gegenüber dem Elektrolyten beaufschlagt. Der Elektrolyt steht mit der Hauptfläche 22 in Verbindung. Die Ätzung wird mit diesen Parametern fortgesetzt, bis die Hauptporen 23 eine Tiefe von 400 μm aufweisen. Die für die Ätzung erforderliche Stromdich- te wird durch Beleuchtung der Rückseite des Substrats 21 eingestellt auf 15 mA/cm2.
In einem zweiten Ätzschritt wird das Potential, mit dem das Substrat 21 beaufschlagt wird, auf 10 V erhöht. Bei dieser erhöhten Spannung bilden sich in den Seitenwänden der Haupt- poren 23 Seitenporen 24, die einen Durchmesser von 50 bis 100 nm aufweisen (siehe Figur 6) . Der zweite Schritt wird fortgesetzt, bis die Seitenporen 24 senkrecht zur Seitenwand der Hauptpore 23 eine Tiefe von 0,5 bis 5 μm aufweisen. In dem zweiten Ätzschritt kommt es teilweise zu Verästelungen der Seitenporen 24, die eine weitere Oberflächenvergrößerung bewirken.
Anschließend wird die Oberfläche der Seitenporen 24, der Hauptporen 23 und die Hauptfläche 22 mit einer dielektrischen Schicht 25 versehen. Wie im ersten Ausführungsbeispiel wird die dielektrische Schicht 25 als Dreifachschicht aus Siliziumoxid, Siliziumnitrid und Siliziumoxid durch thermische Oxi- dation und CVD-Abscheidung gebildet. Die Dicke der dielektri- sehen Schicht beträgt 5 bis 10 nm. Es wird eine leitfähige Schicht 26 abgeschieden, die die Seitenporen 24 und die Hauptpore 23 vollständig auffüllt. Die leitfähige Schicht 26 wird vorzugsweise durch CVD-AbScheidung aus dotiertem Polysilizium in einer Schichtdicke von 5 μm ab- geschieden. Die dielektrische Schicht 25 und die leitfähige Schicht 26 werden so strukturiert, daß die Hauptfläche 22 seitlich der Hauptporen 23 und der Seitenporen 24 teilweise freigelegt wird. Auf der Oberfläche der leitfähigen Schicht 26 und auf der freigelegten Hauptfläche 22 werden ein erster Kontakt 27 und ein zweiter Kontakt 28 durch Aufbringen und Strukturieren einer Metallschicht, zum Beispiel aus Aluminium, gebildet. In dieser Anordnung bilden das Substrat 21 und die leitfähige Schicht 26 jeweils eine Kondensatorelektrode und die dielektrische Schicht 25 das Kondensatordielektrikum.
Die Hauptporen 23 und die Seitenporen 24 bewirken eine Oberflächenvergrößerung von 2000 bis 20000 . Damit weist der Kondensator eine spezifische Kapazität von 50 bis 500 μFV/mm3 auf .
Als Variante der geschilderten Ausführungsbeispiele ist es möglich, nach Bildung der Seitenporen eine zusätzliche Dotierung durch Diffusion oder Implantation zu Verbesserung des Anschlußwiderstandes einzubringen. Ferner kann der zweite Kontakt zum Substrat auf der Rückseite des Substrats angeordnet werden. Ferner können innerhalb eines Substrats eine Vielzahl von Kondensatoren hergestellt werden.

Claims

Patentansprüche
1. Schaltungsstruktur mit mindestens einem Kondensator,
- bei der in einer Hauptfläche (12) eines Substrats (11)
Hauptporen (13) vorgesehen sind, deren Tiefe größer als ihr Durchmesser ist und deren Seitenwände Seitenporen (15) aufweisen, wobei der Durchmesser der Seitenporen. (15) mindestens um einen Faktor 10 geringer als der der Hauptporen (13) ist,
- bei der die Oberfläche der Hauptporen (13) und der Seitenporen (15) mit einer dielektrischen Schicht (16) versehen ist, deren Dicke geringer als ein halber Durchmesser der Seitenporen (15) ist,
- bei der auf der dielektrischen Schicht (16) eine leitfähige Schicht (17) angeordnet ist,
- bei der auf dem Substrat (11) und auf der leitfähigen Schicht (17) jeweils Kontakte (18, 19) angeordnet sind.
2. SchaltungsStruktur nach Anspruch 1, bei der das Substrat mindestens im Bereich der Hauptfläche dotiertes, monokristallines Silizium aufweist.
3. Schaltungsstruktur nach Anspruch 1 oder 2 ,
- bei der der Durchmesser der Hauptporen (13) zwischen 1 μm und 10 μm und der Durchmesser der Seitenporen (15) zwischen
10 nm und 100 nm liegt,
- bei der die Hauptporen (13) im wesentlichen senkrecht zur Hauptfläche (12) angeordnet sind und senkrecht zur Hauptfläche (12) eine Tiefe von 100 μm bis 600 μm aufweisen.
4. SchaltungsStruktur nach einem der Ansprüche 1 bis 3,
- bei der die dielektrische Schicht (16) eine Dreifachschicht mit einer ersten Siliziumoxidschicht, einer Siliziumnitrid- schicht und einer zweiten Siliziumoxidschicht aufweist,
- bei der die leitfähige Schicht (17) dotiertes Polysilizium enthält,
- bei der die Kontakte (18, 19) Aluminium enthalten.
5. Verfahren zur Herstellung einer SchaltungsStruktur mit mindestens einem Kondensator,
- bei dem in einer Hauptfläche (12) eines Substrats (11) aus monokristallinem, n-dotiertem Silizium in einem ersten Ätzschritt durch elektrochemisches Ätzen Hauptporen (13) erzeugt werden,
- bei dem in einem zweiten Ätzschritt durch elektrochemisches Ätzen in den Seitenwänden der Hauptporen (13) Seitenporen gebildet werden, deren Durchmesser um mindestens einen Faktor 10 geringer als der der Hauptporen (13) ist,
- bei dem die Oberfläche der Hauptporen (13) und der Seitenporen (15) mit einer dielektrischen Schicht (16) versehen wird,
- bei der auf der dielektrischen Schicht (16) eine leitfähige Schicht (17) erzeugt wird.
6. Verfahren nach Anspruch 5 ,
- bei dem die elektrochemische Ätzung in einem fluoridhalti- gen, sauren Elektrolyten erfolgt, wobei das Substrat als
Anode einer Elektrolysierzelle verschaltet ist, - bei dem im zweiten Ätzschritt eine höhere Spannung zwischen Substrat (21) und Elektrolyten angelegt wird als im ersten Ätzschritt .
7. Verfahren nach Anspruch 6 ,
- bei dem ein fluoridhaltiger, saurer Elektrolyt verwendet wird mit einer Konzentration zwischen 2 Gewichtsprozent HF und 10 Gewichtsprozent HF,
- bei dem im ersten Ätzschritt eine Spannung zwischen 1,5 V und 3 V und im zweiten Ätzschritt eine Spannung zwischen 1,5 V und 10 V angelegt wird.
8. Verfahren nach Anspruch 5 ,
- bei dem die elektrochemische Ätzung in einem fluoridhalti- gen, sauren Elektrolyten erfolgt, wobei das Substrat (11) als Anode verschaltet wird,
- bei dem nach dem ersten Ätzschritt und vor dem zweiten Ätz- schritt die Dotierstoffkonzentration in dem Substrat (21) erhöht wird.
9. Verfahren nach Anspruch 8,
- bei dem der Elektrolyt eine Konzentration zwischen 2 Gewichtsprozent HF und 25 Gewichtsprozent HF aufweist,
- bei dem im ersten Ätzschritt zwischen das Substrat und den Elektrolyten eine Spannung von 1,5 V bis 3 V angelegt wird,
- bei dem im ersten Ätzschritt das Substrat im Bereich der Hauptfläche eine Dotierstoffkonzentration von 1014 cm"3 bis 1016 cm-3 aufweist, - bei dem vor dem zweiten Ätzschritt im Bereich der Hauptfläche und der Hauptporen ein dotiertes Gebiet mit einer Dotierstoffkonzentration von 5 x 1017 cm"3 bis 5 x 1018 cm~3 erzeugt wird,
- bei dem im zweiten Ätzschritt eine Spannung von 1 V bis 5 V angelegt wird.
10. Verfahren nach einem der Ansprüche 5 bis 9 ,
- bei dem die dielektrische Schicht (16) als Dreifachschicht aus Siliziumoxid, Siliziumnitrid und Siliziumoxid gebildet wird,
- bei dem die leitfähige Schicht durch CVD-AbScheidung aus dotiertem Polysilizium gebildet wird.
11. Verfahren nach einem der Ansprüche 5 bis 10,
- bei dem die Hauptporen mit einem Durchmesser zwischen 1 μm und 10 μm und die Seitenporen mit einem Durchmesser zwischen 10 nm und 100 nm gebildet werden,
- bei der die Hauptporen (13) im wesentlichen senkrecht zur Hauptfläche (12) gebildet werden,
- bei der die Hauptporen (13) senkrecht zur Hauptfläche (12) mit einer Tiefe von 100 μm bis 600 μm gebildet werden.
PCT/DE1998/002507 1997-11-12 1998-08-26 Schaltungsstruktur mit mindestens einem kondensator und verfahren zu dessen herstellung WO1999025026A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000519928A JP2001523050A (ja) 1997-11-12 1998-08-26 少なくとも１つのコンデンサを有する回路構造およびその製造方法
EP98951220A EP1048082A1 (de) 1997-11-12 1998-08-26 Schaltungsstruktur mit mindestens einem kondensator und verfahren zu dessen herstellung
KR1020007005084A KR20010031974A (ko) 1997-11-12 1998-08-26 적어도 하나의 커패시터를 가진 회로 및 그 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19750148.6 1997-11-12
DE19750148 1997-11-12

Publications (1)

Publication Number Publication Date
WO1999025026A1 true WO1999025026A1 (de) 1999-05-20

Family

ID=7848515

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1998/002507 WO1999025026A1 (de) 1997-11-12 1998-08-26 Schaltungsstruktur mit mindestens einem kondensator und verfahren zu dessen herstellung

Country Status (4)

Country Link
EP (1) EP1048082A1 (de)
JP (1) JP2001523050A (de)
KR (1) KR20010031974A (de)
WO (1) WO1999025026A1 (de)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002039501A2 (de) * 2000-11-10 2002-05-16 Infineon Technologies Ag Verfahren zur herstellung von grabenkondensatoren
WO2002039492A1 (de) * 2000-11-10 2002-05-16 Infineon Technologies Ag Verfahren zur herstellung von grabenkondensatoren für hochintegrierte halbleiterspeicher
DE10143283C1 (de) * 2001-09-04 2002-12-12 Infineon Technologies Ag Verfahren zur Herstellung eines Grabenkondensators für einen Halbleiterspeicher
DE10138981A1 (de) * 2001-08-08 2003-03-06 Infineon Technologies Ag Verfahren zur elektrochemischen Oxidation eines Halbleiter-Substrats
WO2003028093A2 (de) * 2001-09-07 2003-04-03 Infineon Technologies Ag Verfahren zur bildung eines soi-substrats, vertikaler transistor und speicherzelle mit vertikalem transistor
WO2003036709A2 (en) * 2001-10-19 2003-05-01 Infineon Technologies Ag A method of forming a silicon dioxide layer on a curved silicon surface
DE10153187C1 (de) * 2001-10-27 2003-07-10 Infineon Technologies Ag Herstellungsverfahren zum Herstellen einer räumlichen Struktur in einem Halbleitersubstrat und Halbleitersubstrat mit einer Einrichtung zum Ätzen einer räumlichen Struktur in dem Halbleitersubstrat
DE10217569A1 (de) * 2002-04-19 2003-11-13 Infineon Technologies Ag Vorrichtung auf Basis von partiell oxidiertem porösen Silizium
WO2004027861A1 (de) * 2002-09-16 2004-04-01 Infineon Technologies Ag Halbleiterbauteil mit im substrat vergrabenen kondensatoren und davon isolierter bauelementschicht
EP2278614A1 (de) * 2009-07-21 2011-01-26 STMicroelectronics (Crolles 2) SAS Durchkontaktierung mit seitlichen Erweiterungen
WO2020201547A1 (de) * 2019-04-05 2020-10-08 Arno Mecklenburg Integrierbarer kondensator
CN113544847A (zh) * 2019-03-13 2021-10-22 松下知识产权经营株式会社 电容器及其制造方法
US11948995B2 (en) 2020-03-17 2024-04-02 Panasonic Intellectual Property Management Co., Ltd. Capacitor and method for producing same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7027352B2 (ja) * 2019-01-21 2022-03-01 株式会社東芝 コンデンサ
TW202243237A (zh) * 2021-04-21 2022-11-01 日商松下知識產權經營股份有限公司 電容器
WO2024116968A1 (ja) * 2022-11-29 2024-06-06 パナソニックＩｐマネジメント株式会社 キャパシタ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0424623A2 (de) * 1989-10-26 1991-05-02 International Business Machines Corporation Dreidimensionale Halbleiterstrukturen geformt aus ebenen Schichten
JPH05160342A (ja) * 1991-12-02 1993-06-25 Canon Inc 半導体装置及びその製造方法
US5635419A (en) * 1994-10-28 1997-06-03 International Business Machines Corporation Porous silicon trench and capacitor structures

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0424623A2 (de) * 1989-10-26 1991-05-02 International Business Machines Corporation Dreidimensionale Halbleiterstrukturen geformt aus ebenen Schichten
JPH05160342A (ja) * 1991-12-02 1993-06-25 Canon Inc 半導体装置及びその製造方法
US5635419A (en) * 1994-10-28 1997-06-03 International Business Machines Corporation Porous silicon trench and capacitor structures

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
"ENHANCED CHARGE STORAGE IN DRAM TRENCH CAPACITORS", IBM TECHNICAL DISCLOSURE BULLETIN, vol. 36, no. 12, 1 December 1993 (1993-12-01), pages 453 - 455, XP000419028 *
LEHMANN V: "POROUS SILICON - A NEW MATERIAL FOR MEMS", PROCEEDINGS OF THE 9TH. ANNUAL INTERNATIONAL WORKSHOP ON MICRO ELEC MECHANICAL SYSTEMS, INVESTIGATION OF MICRO STRUCTURES, SENSORS, ACTUATORS, MACHINES AND SYSTEMS. SAN DIEGO, FEB. 11 - 15, 1996, no. WORKSHOP 9, 11 February 1996 (1996-02-11), INSTITUTE OF ELECTRICAL AND ELECTRONICS ENGINEERS, pages 1 - 6, XP000689241 *
PATENT ABSTRACTS OF JAPAN vol. 017, no. 556 (E - 1444) 6 October 1993 (1993-10-06) *

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002039501A2 (de) * 2000-11-10 2002-05-16 Infineon Technologies Ag Verfahren zur herstellung von grabenkondensatoren
WO2002039492A1 (de) * 2000-11-10 2002-05-16 Infineon Technologies Ag Verfahren zur herstellung von grabenkondensatoren für hochintegrierte halbleiterspeicher
WO2002039501A3 (de) * 2000-11-10 2003-03-13 Infineon Technologies Ag Verfahren zur herstellung von grabenkondensatoren
DE10055711B4 (de) * 2000-11-10 2008-04-30 Qimonda Ag Verfahren zur Herstellung von Grabenkondensatoren
US6878600B2 (en) 2000-11-10 2005-04-12 Infineon Technologies Ag Method for fabricating trench capacitors and semiconductor device with trench capacitors
DE10138981A1 (de) * 2001-08-08 2003-03-06 Infineon Technologies Ag Verfahren zur elektrochemischen Oxidation eines Halbleiter-Substrats
DE10138981B4 (de) * 2001-08-08 2005-09-08 Infineon Technologies Ag Verfahren zur Bildung von Siliziumoxid durch elektrochemische Oxidation eines Halbleiter-Substrats mit Vertiefungen
US6559069B2 (en) 2001-08-08 2003-05-06 Infineon Technologies Ag Process for the electrochemical oxidation of a semiconductor substrate
DE10143283C1 (de) * 2001-09-04 2002-12-12 Infineon Technologies Ag Verfahren zur Herstellung eines Grabenkondensators für einen Halbleiterspeicher
US6734077B2 (en) 2001-09-04 2004-05-11 Infineon Technologies Ag Method for fabricating a trench capacitor for a semiconductor memory
WO2003028093A2 (de) * 2001-09-07 2003-04-03 Infineon Technologies Ag Verfahren zur bildung eines soi-substrats, vertikaler transistor und speicherzelle mit vertikalem transistor
WO2003028093A3 (de) * 2001-09-07 2003-08-14 Infineon Technologies Ag Verfahren zur bildung eines soi-substrats, vertikaler transistor und speicherzelle mit vertikalem transistor
US7084043B2 (en) 2001-09-07 2006-08-01 Infineon Technologies Ag Method for forming an SOI substrate, vertical transistor and memory cell with vertical transistor
WO2003036709A3 (en) * 2001-10-19 2004-01-08 Infineon Technologies Ag A method of forming a silicon dioxide layer on a curved silicon surface
EP1306894A1 (de) * 2001-10-19 2003-05-02 Infineon Technologies AG Verfahren zur Bildung einer Siliziumdioxidschicht auf einer gekrümmten Silizium-Oberfläche
WO2003036709A2 (en) * 2001-10-19 2003-05-01 Infineon Technologies Ag A method of forming a silicon dioxide layer on a curved silicon surface
US7081384B2 (en) 2001-10-19 2006-07-25 Infineon Technologies, Ag Method of forming a silicon dioxide layer
US6660654B2 (en) 2001-10-27 2003-12-09 Infineon Technologies Ag Fabrication method and apparatus for fabricating a spatial structure in a semiconductor substrate
DE10153187C1 (de) * 2001-10-27 2003-07-10 Infineon Technologies Ag Herstellungsverfahren zum Herstellen einer räumlichen Struktur in einem Halbleitersubstrat und Halbleitersubstrat mit einer Einrichtung zum Ätzen einer räumlichen Struktur in dem Halbleitersubstrat
DE10217569A1 (de) * 2002-04-19 2003-11-13 Infineon Technologies Ag Vorrichtung auf Basis von partiell oxidiertem porösen Silizium
WO2004027861A1 (de) * 2002-09-16 2004-04-01 Infineon Technologies Ag Halbleiterbauteil mit im substrat vergrabenen kondensatoren und davon isolierter bauelementschicht
CN1320638C (zh) * 2002-09-16 2007-06-06 因芬尼昂技术股份公司 半导体基板、形成于其中的半导体电路及其制造方法
US7214582B2 (en) 2002-09-16 2007-05-08 Infineon Technologies Ag Semiconductor substrate and semiconductor circuit formed therein and fabrication methods
EP2278614A1 (de) * 2009-07-21 2011-01-26 STMicroelectronics (Crolles 2) SAS Durchkontaktierung mit seitlichen Erweiterungen
US8350363B2 (en) 2009-07-21 2013-01-08 Stmicroelectronics (Crolles 2) Sas Electric via comprising lateral outgrowths
CN113544847A (zh) * 2019-03-13 2021-10-22 松下知识产权经营株式会社 电容器及其制造方法
WO2020201547A1 (de) * 2019-04-05 2020-10-08 Arno Mecklenburg Integrierbarer kondensator
US20230069645A1 (en) * 2019-04-05 2023-03-02 Arno Mecklenburg Integratable capacitor
US11935968B2 (en) 2019-04-05 2024-03-19 Arno Mecklenburg Integratable capacitor
US11948995B2 (en) 2020-03-17 2024-04-02 Panasonic Intellectual Property Management Co., Ltd. Capacitor and method for producing same

Also Published As

Publication number Publication date
JP2001523050A (ja) 2001-11-20
KR20010031974A (ko) 2001-04-16
EP1048082A1 (de) 2000-11-02

Similar Documents

Publication Publication Date Title
WO1999025026A1 (de) Schaltungsstruktur mit mindestens einem kondensator und verfahren zu dessen herstellung
DE10345394B4 (de) Verfahren zum Herstellen von Speicherzellen
WO1997044797A1 (de) Dünnfilm mehrschichtkondensator
DE3841588A1 (de) Dynamischer vertikal-halbleiterspeicher mit wahlfreiem zugriff und verfahren zu seiner herstellung
EP0528281A2 (de) Schaltungsstuktur mit mindestens einem Kondensator und Verfahren zu dessen Herstellung
DE102005038219B4 (de) Integrierte Schaltungsanordnung mit Kondensator in einer Leitbahnlage und Verfahren zum Herstellen derselben
DE4018412A1 (de) Verfahren zur herstellung von faltkondensatoren in einem halbleiter und dadurch gefertigte faltkondensatoren
DE102007003450A1 (de) Halbleiterbauelement mit verschiedenen Kondensatoren und Herstellungsverfahren
DE19607351A1 (de) Verfahren zur Herstellung von Kondensatoren einer Halbleitervorrichtung
DE19929859B4 (de) Herstellungsverfahren für Trenchkondensator
DE2328090A1 (de) Halbleiterkondensator mit grosser kapazitaet und verfahren zu seiner herstellung
DE19821776C1 (de) Herstellverfahren für einen Kondensator in einer integrierten Halbleiterschaltung
EP2100337A2 (de) Solarzelle und verfahren zur herstellung einer solarzelle
DE1924712C3 (de) Integrierter Dünnschicht-Abblockbzw. Entkopplungskondensator für monolithische Schaltungen und Verfahren zu seiner Herstellung
DE10055711B4 (de) Verfahren zur Herstellung von Grabenkondensatoren
EP3298617B1 (de) Superkondensatoren mit ausgerichteten kohlenstoffnanoröhren und verfahren zu deren herstellung
EP1129482B1 (de) Verfahren zur Herstellung von einer DRAM-Zellenanordnung
DE10227344B4 (de) Verfahren zum Herstellen von Kontaktlöchern für einen Kondensator einer Halbleitervorrichtung
EP0756326A1 (de) Kondensator in einer Halbleiteranordnung und Verfahren zu seiner Herstellung
EP0684618A2 (de) Verfahren zur Herstellung eines Siliziumkondensators
EP0578856A1 (de) Mikro-Kondensator
DE102017204622B4 (de) Verfahren zum Herstellen eines Hybridkondensators und Hybridkondensator
DE19701935C1 (de) Verfahren zur Herstellung eines Siliziumkondensators
DE60037558T2 (de) Verfahren zur herstellung eines halbleiterbauelements mit einem bipolartransistor und einem kondensator
EP0987756A2 (de) Gestapelter Flossenkondensator für DRAM und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 1998951220

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020007005084

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 09569396

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1998951220

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020007005084

Country of ref document: KR

WWR Wipo information: refused in national office

Ref document number: 1998951220

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 1998951220

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 1020007005084

Country of ref document: KR