DE10153187C1 - Herstellungsverfahren zum Herstellen einer räumlichen Struktur in einem Halbleitersubstrat und Halbleitersubstrat mit einer Einrichtung zum Ätzen einer räumlichen Struktur in dem Halbleitersubstrat - Google Patents
Herstellungsverfahren zum Herstellen einer räumlichen Struktur in einem Halbleitersubstrat und Halbleitersubstrat mit einer Einrichtung zum Ätzen einer räumlichen Struktur in dem HalbleitersubstratInfo
- Publication number
- DE10153187C1 DE10153187C1 DE10153187A DE10153187A DE10153187C1 DE 10153187 C1 DE10153187 C1 DE 10153187C1 DE 10153187 A DE10153187 A DE 10153187A DE 10153187 A DE10153187 A DE 10153187A DE 10153187 C1 DE10153187 C1 DE 10153187C1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor substrate
- etching
- deep
- semiconductor
- deep structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 97
- 239000000758 substrate Substances 0.000 title claims abstract description 73
- 238000005530 etching Methods 0.000 title claims abstract description 61
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 239000000463 material Substances 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims description 29
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 18
- 230000001419 dependent effect Effects 0.000 abstract description 4
- 239000003990 capacitor Substances 0.000 description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 229910021426 porous silicon Inorganic materials 0.000 description 3
- 239000002210 silicon-based material Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 230000005226 mechanical processes and functions Effects 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
- C25F3/00—Electrolytic etching or polishing
- C25F3/02—Etching
- C25F3/12—Etching of semiconducting materials
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
- C25F3/00—Electrolytic etching or polishing
- C25F3/02—Etching
- C25F3/14—Etching locally
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3063—Electrolytic etching
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0387—Making the trench
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Organic Chemistry (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Weting (AREA)
Abstract
Die Erfindung betrifft ein Herstellungsverfahren für ein Halbleitersubstrat (1) aus einem Halbleitermaterial mit räumlich geätzten Strukturen, insbesondere von Trench-Strukturen für Halbleiterspeicherzellen. Zunächst wird eine Tiefenstruktur in einer Oberfläche (2) des Halbleitersubstrats (1) erzeugt. Anschließend wird eine ätzresistente Schicht (5) in einem Bereich (4) einer Seitenwand der Tiefenstruktur abgeschieden, so dass bei nachfolgenden Ätzschritten die Seitenwand im Wesentlichen nicht geätzt wird. Anschließend wird ein Ätzmittel in die Tiefenstruktur eingebracht und ein Potenzialfeld in dem Halbleitersubstrat (1) angelegt. Dadurch wird eine räumliche Struktur, ausgehend von einem nicht von der ätzresistenten Schicht (5) bedeckten Bereich der Tiefenstruktur, geätzt, wobei die räumliche Struktur abhängig von dem Potenzialfeld ist.
Description
Die Erfindung betrifft ein Herstellungsverfahren für ein
Halbleitersubstrat aus einem Halbleitermaterial mit räumlich
geätzten Strukturen. Die Erfindung betrifft weiterhin ein
Halbleitersubstrat mit einer Einrichtung zum Ätzen einer
räumlichen Struktur in dem Halbleitersubstrat.
Dynamische Speicherzellen weisen üblicherweise eine in die
Tiefe gehende Speicherkapazität und an der Oberfläche des
Halbleitersubstrats angeordnete Schaltelemente auf. Die in
die Tiefe gehende Kapazität wird in so genannten Trenches an
geordnet, die zuvor mit Hilfe eines Tiefenätzverfahrens in
die Oberfläche des Halbleitersubstrats hineingeätzt worden
sind. Der Trench wird dabei als Projektion einer zweidimensi
onalen Maskierung in die Tiefe projiziert, so dass in der Re
gel halbkugel- oder zylinderförmige Strukturen entstehen. Der
Wert der Trench-Kapazität wird dabei üblicherweise durch die
Tiefe und Umfang der Struktur bestimmt, da die dadurch ge
bildete Fläche maßgeblich ist.
Insbesondere Speicherschaltungen sind besonders kompakt, d. h.
mit möglichst geringer Fläche aufgebaut. Daher sollte die
Ausdehnung der Trench-Struktur an der Halbleiteroberfläche
möglichst klein sein, da dort neben der Trench-Struktur
Schalt- und Steuerstrukturen ebenfalls Platz finden müssen.
Die Tiefe der Trench-Struktur ist jedoch durch den verwende
ten Prozess beschränkt. Dadurch ist die gesamte Größe des
Trenches, und damit die Speicherkapazität des dadurch gebil
deten Kondensators beschränkt, da die Größe im wesentlichen
von der Projektion der Ätzöffnung in die Tiefe bestimmt ist.
Eine Vergrößerung der Kapazität ist möglich, wenn die Trench-
Struktur vergrößert wird. Dies sollte jedoch möglichst ohne
eine Vergrößerung der Oberflächenöffnung erfolgen, um die ge
samte Fläche für eine Speicherzelle nicht zu vergrößern.
Aus der Druckschrift JP 2000-124 465 A ist ein Verfahren
bekannt, um räumlich geätzte Strukturen in einem
Halbleitersubstrat herzustellen. Die räumliche Struktur wird
dabei ausgehend von einer Tiefenstruktur mithilfe eines
Ätzmittels, insbesondere KOH, hergestellt. KOH ätzt
Halbleitermaterial üblicherweise anisotrop, so dass abhängig
von den Kristallrichtungen des Halbleitersubstrats eine
unterschiedliche Ätzung erfolgt.
Weiterer Stand der Technik findet sich auch in den
Druckschriften EP 0 987 743 A1, EP 0 041 101 A1, EP 0 018 556 B1,
WO 99/25026 A1 und US 6,015,985.
Es ist daher Aufgabe der vorliegenden Erfindung, ein Verfah
ren und eine Vorrichtung zur Verfügung zu stellen, mit dem bzw. der
räumliche Strukturen in einem Halbleitersubstrat hergestellt
werden können, wobei die Ausdehnung der Struktur auf der
Halbleiteroberfläche möglichst klein sein soll.
Die Aufgabe wird durch das Herstellungsverfahren nach An
spruch 1 und durch das Halbleitersubstrat nach Anspruch 7 ge
löst. Weitere vorteilhafte Ausgestaltungen der Erfindung sind
in den abhängigen Ansprüchen angegeben.
Gemäß einem ersten Aspekt der vorliegenden Erfindung ist ein
Herstellungsverfahren für ein Halbleitersubstrat aus einem
Halbleitermaterial vorgesehen, das im Halbleitersubstrat lie
gende räumlich geätzte Strukturen aufweist, insbesondere
Trench-Strukturen für Halbleiterspeicherzellen. Bei dem Her
stellungsverfahren wird zunächst eine Tiefenstruktur, z. B.
ein Graben, in einer Oberfläche des Halbleitersubstrats er
zeugt. Unter einer Tiefenstruktur wird eine Strukturierung
des Halbleitersubstrates verstanden, die ausgehend von einer
Oberfläche des Substrates in die Tiefe des Substrates reicht.
In die Tiefenstruktur wird eine ätzresistente Schicht in ei
nem Kragenbereich der Seitenwand der Tiefenstruktur abge
schieden, so dass bei nachfolgenden Ätzschritten der mit der
ätzresistente Schicht bedeckte Bereich der Seitenwand im We
sentlichen nicht geätzt wird. In die Tiefenstruktur wird an
schließend ein Ätzmittel eingebracht und ein Potenzialfeld in
dem Halbleitersubstrat angelegt. Ausgehend von einem nicht
von der ätzresistente Schicht bedeckten Bereich des Grabens
wird eine räumliche Struktur geätzt, wobei die räumliche
Struktur abhängig von dem Potenzialfeld ist.
Das erfindungsgemäße Herstellungsverfahren hat den Vorteil,
dass über die Tiefenstruktur ein Ätzmittel, dessen Ätzrich
tung von einem Potentialfeld abhängt, in tiefer liegende Be
reiche des Halbleitersubstrats eingebracht werden kann. Da
eine Seitenwand des vorzugsweise oberflächennahen Bereiches
der Tiefenstruktur durch eine ätzresistente Schicht so gegen
über dem Ätzmittel geschützt ist, dass in diesem Bereich die
Seitenwände der Tiefenstruktur nicht durch das Ätzmittel ver
ändert werden, findet die Ätzung nur in einem unteren, bezüg
lich der Oberfläche im tief liegenden Inneren des Halbleiter
substrats befindlichen Teil der Tiefenstruktur statt. Auf
diese Weise kann man Abmessungen der räumlichen Struktur er
reichen, insbesondere ihrer seitlichen, d. h. oberflächenpa
rallelen Ausdehnung, die erheblich größer sind als die ur
sprüngliche Ausdehnung der entsprechenden Tiefenstruktur.
Insbesondere die Verwendung eines Ätzmittels, dessen Ätzrate
durch ein Potenzialfeld beeinflusst werden kann, ermöglicht
es, die schließlich Ausdehnung, Form und Richtung der räumli
chen Struktur zu bestimmen.
Eine solche räumliche Struktur im Inneren eines Halbleiter
substrates kann dann dazu benutzt werden, z. B. bei Halblei
terspeichern eine Kondensatorstruktur mit hohem Kapazitäts
wert zu bilden, ohne dass die Fläche an der Oberfläche des
Halbleitersubstrates der Kondensatorstruktur vergrößert wer
den muss. Die Fläche, die für den Kapazitätswert maßgeblich
ist, kann die gesamte Grenzfläche einer solchen Struktur im
Inneren des Substrates sein. Durch die Größe der Tiefenstruk
tur und durch die Länge der ätzresistente Schicht auf der
Seitenwand der Tiefenstruktur kann bestimmt werden, wie tief
die räumliche Struktur im Inneren des Halbleitersubstrats
liegen soll und welche Abmessungen in vertikaler Richtung sie
haben soll. Dadurch ist es möglich, die räumliche Struktur in
ausreichendem Abstand von der Oberfläche des Halbleitersub
strates anzuordnen, damit die Funktionsfähigkeit von an der
Oberfläche angeordneten elektronischen Schaltkreise im We
sentlichen unbeeinflusst bleibt.
In einer bevorzugten Ausführungsform ist vorgesehen, dass
beim Ätzen der räumlichen Struktur ein erstes Ätzmittel ver
wendet wird, wodurch das Halbleitermaterial zu einer porösen
(schwammartigen) Form geätzt wird. In einem nachfolgenden
Ätzschritt kann mit Hilfe eines zweiten Ätzmittels das poröse
(schwammartige) Halbleitermaterial selektiv gegenüber dem
ursprünglichen Halbleitermaterial geätzt werden, so dass das
poröse und/oder schwammartige Halbleitermaterial in einem
Raumbereich ganz oder teilweise entfernt wird. Als erstes
Ätzmittel ist beispielsweise ein Ätzmittel geeignet, das
Flusssäure (HF) enthält. Ätzen von Silizium mit Flusssäure
kann in besonders geeigneter Weise mit einem Potenzialfeld
bzw. einem Stromlinienfeld beeinflusst werden. Insbesondere
ist es bei einer nur teilweisen Entfernung des porösen
und/oder schwammartigen Halbleitermaterials aus der tief lie
genden räumlichen Struktur möglich, das poröse Halbleiterma
terial für geeignete elektronische Bauelemente, z. B. Laserdi
oden, zu verwenden.
Vorzugsweise wird das Erzeugen der Tiefenstruktur in die
Oberfläche des Halbleitersubstrats mit Hilfe eines Ätzvor
gangs mit einem dritten Ätzmittel durchgeführt. Alternativ
ist es jedoch auch möglich, eine solche Tiefenstruktur mit
Hilfe eines mechanischen Verfahrens, z. B. einem Laser-Bohr
verfahren zu erzeugen. Auch das Halbleitersubstrat durchdrin
gende Strukturen können vorgesehen sein.
Um vielgestaltige Strukturen zu erhalten, kann das Potenzial
feld während des Ätzens der räumlichen Struktur geändert wer
den. D. h., die Stärke des Potenzialfelds sowie die Richtung
des Potenzialfelds kann geändert werden, um die gewünschte
Ausgestaltung der räumlichen Struktur zu erhalten.
Vorzugsweise ist vorgesehen, dass die ätzresistente Schicht
auf einer Seitenwand der Tiefenstruktur nur in einem oberen
Teil ausgebildet wird, der in der Nähe der Oberfläche des
Halbleitersubstrates liegt. Dadurch bleibt eine Seitenwand
der Tiefenstruktur im unteren Teil, d. h. von der der Oberflä
che abgewandten Seite, ohne ätzresistente Schicht bestehen,
so dass dort ein Ätzvorgang mit Hilfe des Ätzmittels einsetz
en kann. Auf diese Weise kann eine längliche Ausgestaltung
der räumlichen Struktur in einer Richtung senkrecht zur Ober
flächenrichtung als Anfangszustand vorgegeben werden.
Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist
ein Halbleitersubstrat mit einer Einrichtung zum Ätzen einer
räumlichen Struktur in dem Halbleitersubstrat vorgesehen. Das
Halbleitersubstrat weist eine Tiefenstruktur auf, wobei eine
Seitenwand der Tiefenstruktur zumindest in einem der Oberflä
che des Halbleitersubstrats nahen Bereich eine ätzresistente
Schicht aufweist, um dort ein Ätzen durch ein Ätzmittel zu
verhindern. Auf gegenüberliegenden Oberflächen des
Halbleitersubstrats und/oder in dem Halbleitersubstrat sind
Elektroden angeordnet, wobei an jede der Elektroden ein
bestimmtes Spannungspotenzial anlegbar ist, so dass in dem
Halbleitersubstrat ein Potenzialfeld und ein Stromlinienfeld
bestehen, um auf einen Ätzvorgang in der Tiefenstruktur
einzuwirken.
Ein solches Halbleitersubstrat hat den Vorteil, dass es ge
eignet ist, um damit eine räumliche Struktur innerhalb eines
Halbleitersubstrats zu erzeugen, wobei die Öffnung der Tie
fenstruktur an der Oberfläche des Halbleitersubstrats mög
lichst klein ist.
Die Erfindung wird im Folgenden anhand der bevorzugten Aus
führungsbeispiele in Verbindung mit den beigefügten Zeichnun
gen näher erläutert. Es zeigen:
Fig. 1 einen Querschnitt durch ein Halbleitersubstrat vor
einem Ätzvorgang für eine räumliche Struktur;
Fig. 2 einen Querschnitt durch das Halbleitersubstrat nach
dem Ätzvorgang, und
Fig. 3 einen horizontalen Querschnitt A-B durch das Halblei
tersubstrat nach dem Ätzvorgang.
Fig. 1 zeigt einen nicht maßstabsgetreuen Querschnitt durch
ein Halbleitersubstrat 1, vorzugsweise aus kristallinem Sili
ziummaterial. Selbstverständlich können auch beliebige andere
Halbleitermaterialien Verwendung finden. Vorzugsweise wird
das erfindungsgemäße Verfahren bei räumlichen Strukturen mit
elektrischen Schaltkreisen eingesetzt, die gemeinsam integ
riert werden sollen. Die Verfahren sind gleichsam auch mit
anderen Nicht-Halbleitermaterialien durchführbar.
Ausgehend von einer ersten Oberfläche 2 des Halbleitersub
strats 1 wird eine Tiefenstruktur 3 eingebracht. Die Tiefen
struktur 3 verläuft vorzugsweise senkrecht zur Oberfläche 2
in das Innere des Halbleitersubstrates 1. Dies wird bei
spielsweise mit Hilfe eines Ätzvorgangs durchgeführt. Dazu
wird zunächst eine Maskierungsschicht auf der
Oberfläche 2 aufgebracht und an der Stelle, an der die Tie
fenstruktur 3 eingebracht werden soll, geöffnet, so dass die
Oberfläche 2 für den nachfolgenden Ätzschritt freiliegt. Der
Querschnitt der Öffnung der Maskierungsschicht kann kreisför
mig, rechtwinklig oder mehreckig sein oder eine sonstige Form
aufweisen.
Nachfolgend wird nun ein Ätzvorgang durchgeführt, wobei Halb
leitermaterial an der freiliegenden Oberfläche 2 weggeätzt
wird. Durch die Wahl eines geeigneten Ätzprozesses lässt sich
dem Ätzprozess eine bevorzugte Ätzrichtung möglichst senk
recht zur Oberfläche 2 geben, so dass eine Tiefenätzung
durchgeführt werden kann, bei der nicht oder nur in geringem
Maße eine seitliche Unterätzung unter den maskierten Bereich
auf der Oberfläche 2 erfolgt. Eine seitliche Unterätzung ist
unerwünscht, da dadurch die Ausdehnung der Tiefenstruktur an
der Oberfläche des Halbleitersubstrates vergrößert wird, so
dass mehr Chip-Fläche benötigt wird.
Die Tiefe der Tiefenätzung ist so gewählt, dass die spätere
räumliche Struktur in ausreichendem Abstand zur Oberfläche 2
des Halbleitersubstrates 1, in jedem Fall in ausreichendem
Abstand zu in der Nähe der Oberfläche angeordneten elektroni
schen Bauelementen, gebildet wird. In einen oberen Bereich 4,
vorzugsweise einem Kragenbereich der Tiefenstruktur 3 wird an
der Seitenwand der Tiefenstruktur 3 eine ätzresistente
Schicht 5 aufgebracht, die die Tiefenstruktur 3 gegenüber
einem nachfolgenden Ätzvorgang passiviert, so dass ein Ätzan
griff dort nicht erfolgen kann. In einem weiteren Bereich 6
der Tiefenstruktur wird dagegen keine ätzresistente Schicht
aufgebracht, so dass dieser Bereich 6 durch einen nachfolgen
den Ätzvorgang bearbeitet werden kann. Der Ätzvorgang kann
mit einem Trockenätzprozess oder mit einem Nassätzprozess mit
Hilfe eines ersten Ätzmittels durchgeführt werden. Am Ende
des Ätzvorgangs wird, falls erforderlich, die geätzte Struk
tur einem Reinigungsschritt unterworfen.
Auf die Oberfläche 2 wird ein zweites Ätzmittel so aufge
bracht, dass es in die Tiefenstruktur 3 eindringt und mög
lichst vollständig ausfüllt. Das zweite Ätzmittel ist so ge
wählt, dass es in einem Potenzialfeld das Halbleitermaterial
anisotrop ätzt, d. h. die Ätzrate ist richtungsabhängig. Das
zweite Ätzmittel kann beispielsweise Flusssäure (HF) enthal
ten.
Ein derartiger Ätzvorgang ist in Fig. 2 dargestellt. Das Po
tenzialfeld wird durch Elektroden 7 erzeugt, an die mit Hilfe
einer Spannungsquelle 8 ein bestimmtes Spannungspotenzial V
angelegt ist. Die Elektroden 7 sind auf dem Halbleitersub
strat 1 auf gegenüberliegenden Oberflächen angeordnet. Die
Elektroden 7 können sich jedoch auch im Inneren des Halblei
tersubstrats 1 befinden, z. B. auf einer Seitenwand einer
durchgehenden Öffnung z. B. einer Bohrung in dem Halbleiter
substrat. Damit die Ätzung in Richtung des Potenzialfeldes
verläuft, muss dabei dem zweiten Ätzmittel ein anderes, von
dem Spannungspotenzial der
Elektrode 7 verschiedenes Spannungspotenzial zugewiesen wer
den. Dazu wird in geeigneter Weise eine weitere Elektrode 9
vorgesehen, die sich in leitender Verbindung zu dem zweiten
Ätzmittel befindet. Das zweite Ätzmittel ist dazu vorzugs
weise leitend ausgewählt.
Beim Ätzen mit Flusssäure wird Silizium als Halbleitermate
rial nicht vollständig geätzt, sondern es entsteht eine po
röse, schwammartige Struktur. Diese schwammartige Struktur
wird vorzugsweise wie zuvor beschrieben in Richtung eines Po
tenzialfeldes bzw. eines Stromlinienfeldes ausgebildet, in
den das kristalline Halbleitermaterial in Material mit einer
schwammartigen Struktur umgewandelt wird.
Wie man in Fig. 2 erkennen kann, befinden sich die Elektroden
7 an den beiden gegenüberliegenden Oberflächen des Halblei
tersubstrats 1, so dass die Ätzung im Inneren des Halbleiter
substrats vorzugsweise in Richtung der Elektroden 7 verläuft.
Das kristalline Siliziummaterial wird dann beim Ätzen mit
Flusssäure in poröses Silizium verwandelt.
In einem nachfolgenden Ätzschritt mit einem dritten Ätzmittel
lässt sich das poröse Siliziummaterial selektiv aus dem Halb
leitersubstrat 1 ganz oder teilweise herauslösen, so dass man
die zuvor mit Hilfe der Flusssäure geätzte Struktur im Inne
ren des Halbleitersubstrats 1 erhält. Die Auswahl des dritten
Ätzmittels richtet sich nach der Selektivität des Ätzvor
gangs, d. h. das dritte Ätzmittel ist so gewählt, dass vor
zugsweise das poröse Silizium geätzt und das solide, kristal
line Silizium und vorzugsweise auch die Isolationsschicht im
wesentlichen unverändert bleibt.
Zur Beeinflussung der Ätzrichtungen kann während des Ätzvor
gangs mit Flusssäure das Spannungspotenzial an den Elektroden
7 einzeln so verändert werden, dass man die Richtung des Ätz
verlaufes auch während des Ätzvorgangs, d. h. nachdem sich die
Ätzfront in eine bestimmte Richtung bewegt hat, ändern kann.
Dadurch lassen sich auch komplexere räumliche Strukturen im
Inneren des Halbleitersubstrats 1 formen. Insbesondere durch
die Anordnung von weiteren Elektroden im Inneren des Halblei
tersubstrates kann die räumliche Ausdehnung in Richtungen pa
rallel zur Oberfläche 2 beschleunigt werden. Elektroden kön
nen beispielsweise im Inneren des Halbleitersubstrats mit
Hilfe einer Tiefenätzung und anschließendem Einbringen eines
leitenden Materials gebildet werden.
Durch das Anlegen von veränderlichen Spannungen oder Wechsel
spannungen an einzelne der Elektroden 7 können gegenüber je
weils anderen Elektroden die Ätzgeschwindigkeiten in die ent
sprechende Ätzrichtung beeinflusst, d. h. reduziert, werden.
Liegt beispielsweise an einer Elektrode ein Spannungspoten
zial an, so lässt sich durch eine gepulste veränderliche
Spannung die Ätzgeschwindigkeit in die entsprechende Ätzrich
tung reduzieren oder beschleunigen.
In Fig. 3 ist ein horizontaler Querschnitt durch die Tiefen
struktur nach Fig. 2 gezeigt. Man erkennt deutlich die
schmetterlingsförmige Querschnittsfläche, die dadurch ent
steht, dass die Ätzrate in Richtung der Elektroden 7 größer
ist als in anderen Richtungen.
Die in der vorangehenden Beschreibung, den Ansprüchen und den
Zeichnungen offenbarten Merkmale der Erfindung können sowohl
einzeln als auch in beliebiger Kombination für die Verwirkli
chung der Erfindung in ihren verschiedenen Ausführungsformen
wesentlich sein.
1
Halbleitersubstrat
2
Oberfläche des Halbleitersubstrats
3
Tiefenstruktur
4
Erster Bereich der Tiefenstruktur
5
Ätzresistente Schicht
6
Zweiter Bereich der Tiefenstruktur
7
Elektroden
8
Spannungsquelle
9
Elektrode für das Ätzmittel
Claims (5)
1. Verfahren zum Herstellen von räumlich geätzten Struktu
ren in einem Halbleitersubstrat (1) aus einem Halbleitermate
rial, insbesondere von Trench-Strukturen für Halbleiterspei
cherzellen, mit folgenden Schritten:
Erzeugen einer Tiefenstruktur (3) ausgehend von einer Ober fläche des Halbleitersubstrates (1);
Aufbringen einer ätzresistenten Schicht (5) in einem Kragen bereich (4) einer Seitenwand der Tiefenstruktur (3), so dass bei nachfolgenden Ätzschritten die mit der ätzresistenten Schicht (3) bedeckte Seitenwand im Wesentlichen nicht geätzt wird;
Ausbilden eines Potenzialfeldes in dem Halbleitersubstrat (1) um die Tiefenstruktur herum;
Ätzen einer räumlichen Struktur mithilfe eines in die Tiefen struktur (3) eingebrachten Ätzmittels, ausgehend von einem nicht von der ätzresistenten Schicht (5) bedeckten Bereich der Tiefenstruktur (3), wobei das Ätzmittel so gewählt ist, dass die Ätzrichtung von dem Potenzialfeld abhängig ist, so dass die Form der geätzten räumlichen Struktur von dem Poten zialfeld abhängt.
Erzeugen einer Tiefenstruktur (3) ausgehend von einer Ober fläche des Halbleitersubstrates (1);
Aufbringen einer ätzresistenten Schicht (5) in einem Kragen bereich (4) einer Seitenwand der Tiefenstruktur (3), so dass bei nachfolgenden Ätzschritten die mit der ätzresistenten Schicht (3) bedeckte Seitenwand im Wesentlichen nicht geätzt wird;
Ausbilden eines Potenzialfeldes in dem Halbleitersubstrat (1) um die Tiefenstruktur herum;
Ätzen einer räumlichen Struktur mithilfe eines in die Tiefen struktur (3) eingebrachten Ätzmittels, ausgehend von einem nicht von der ätzresistenten Schicht (5) bedeckten Bereich der Tiefenstruktur (3), wobei das Ätzmittel so gewählt ist, dass die Ätzrichtung von dem Potenzialfeld abhängig ist, so dass die Form der geätzten räumlichen Struktur von dem Poten zialfeld abhängt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass
das Ätzmittel Flusssäure enthält, so dass beim Schritt des
Ätzens der räumlichen Struktur das Halbleitermaterial eine
poröse und/oder schwammartige Gestalt annimmt,
wobei das poröse (schwammartige) Halbleitermaterial in einem
nachfolgenden Schritt mit Hilfe eines zweiten Ätzmittels se
lektiv gegenüber dem Halbleitermaterial geätzt wird, so dass
das poröse (schwammartige) Halbleitermaterial ganz oder teil
weise entfernt wird.
3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch ge
kennzeichnet, dass das Potenzialfeld während des Ätzens der
räumlichen Struktur verändert wird.
4. Halbleitersubstrat (1) mit einer Einrichtung zum Ätzen
einer räumlichen Struktur in das Halbleitersubstrat,
wobei das Halbleitersubstrat (1) eine Tiefenstruktur (3) aufweist,
wobei eine Seitenwand der Tiefenstruktur zumindest in einem der Oberfläche des Halbleitersubstrats nahen Be reich eine ätzresistente Schicht (5) aufweist,
wobei die Einrichtung Elektroden (7) aufweist, die auf sich gegenüberliegenden Oberflächen (2) des Halbleiter substrats (1) und/oder in dem Halbleitersubstrat (1) angeordnet sind, wobei während eines Ätzvorgangs an die Elektroden ein bestimmtes Spannungspotenzial anlegbar ist, so dass in dem Halbleitersubstrat (1) ein Potenzi alfeld besteht, das den Ätzvorgang in der Tiefenstruktur (3) beeinflusst.
wobei das Halbleitersubstrat (1) eine Tiefenstruktur (3) aufweist,
wobei eine Seitenwand der Tiefenstruktur zumindest in einem der Oberfläche des Halbleitersubstrats nahen Be reich eine ätzresistente Schicht (5) aufweist,
wobei die Einrichtung Elektroden (7) aufweist, die auf sich gegenüberliegenden Oberflächen (2) des Halbleiter substrats (1) und/oder in dem Halbleitersubstrat (1) angeordnet sind, wobei während eines Ätzvorgangs an die Elektroden ein bestimmtes Spannungspotenzial anlegbar ist, so dass in dem Halbleitersubstrat (1) ein Potenzi alfeld besteht, das den Ätzvorgang in der Tiefenstruktur (3) beeinflusst.
5. Halbleitersubstrat (1) nach Ansprüch 4, wobei die
Elektroden (7) gegenüber dem Halbleitersubstrat isoliert
sind, um einen Stromfluss durch die Elektroden (7) im wesent
lichen zu vermeiden.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10153187A DE10153187C1 (de) | 2001-10-27 | 2001-10-27 | Herstellungsverfahren zum Herstellen einer räumlichen Struktur in einem Halbleitersubstrat und Halbleitersubstrat mit einer Einrichtung zum Ätzen einer räumlichen Struktur in dem Halbleitersubstrat |
US10/281,697 US6660654B2 (en) | 2001-10-27 | 2002-10-28 | Fabrication method and apparatus for fabricating a spatial structure in a semiconductor substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10153187A DE10153187C1 (de) | 2001-10-27 | 2001-10-27 | Herstellungsverfahren zum Herstellen einer räumlichen Struktur in einem Halbleitersubstrat und Halbleitersubstrat mit einer Einrichtung zum Ätzen einer räumlichen Struktur in dem Halbleitersubstrat |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10153187C1 true DE10153187C1 (de) | 2003-07-10 |
Family
ID=7703997
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10153187A Expired - Fee Related DE10153187C1 (de) | 2001-10-27 | 2001-10-27 | Herstellungsverfahren zum Herstellen einer räumlichen Struktur in einem Halbleitersubstrat und Halbleitersubstrat mit einer Einrichtung zum Ätzen einer räumlichen Struktur in dem Halbleitersubstrat |
Country Status (2)
Country | Link |
---|---|
US (1) | US6660654B2 (de) |
DE (1) | DE10153187C1 (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8316495B2 (en) * | 2009-08-18 | 2012-11-27 | Yidong He | Method to compress prefabricated deck units with external tensioned structural elements |
BE1025681B1 (fr) * | 2018-03-23 | 2019-05-28 | Universite Catholique De Louvain | Procédé de traitement d'un substrat et dispositif de circuit intégré |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0041101A1 (de) * | 1980-05-30 | 1981-12-09 | International Business Machines Corporation | Verfahren zur elektrochemischen Ätzung eines Halbleiterkörpers |
EP0018556B1 (de) * | 1979-05-02 | 1984-08-08 | International Business Machines Corporation | Anordnung und Verfahren zum selektiven, elektrochemischen Ätzen |
WO1999025026A1 (de) * | 1997-11-12 | 1999-05-20 | Epcos Ag | Schaltungsstruktur mit mindestens einem kondensator und verfahren zu dessen herstellung |
US6015985A (en) * | 1997-01-21 | 2000-01-18 | International Business Machines Corporation | Deep trench with enhanced sidewall surface area |
EP0987743A1 (de) * | 1997-06-06 | 2000-03-22 | Kabushiki Kaisha Tokai Rika Denki Seisakusho | Halbleiteranordnung und anodisierungsverfahren für derselben |
JP2000124465A (ja) * | 1998-10-13 | 2000-04-28 | Denso Corp | 半導体力学量センサの製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5464509A (en) * | 1994-05-20 | 1995-11-07 | Massachusetts Institute Of Technology | P-N junction etch-stop technique for electrochemical etching of semiconductors |
US5637189A (en) * | 1996-06-25 | 1997-06-10 | Xerox Corporation | Dry etch process control using electrically biased stop junctions |
EP1063688A1 (de) * | 1999-01-13 | 2000-12-27 | Mitsubishi Denki Kabushiki Kaisha | Verfahren zum herstellen eines siliziumelementes |
US6306773B1 (en) * | 2000-02-01 | 2001-10-23 | Adaas Christian | Method of producing a semiconductor device of SiC |
US6461944B2 (en) * | 2001-02-07 | 2002-10-08 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Methods for growth of relatively large step-free SiC crystal surfaces |
-
2001
- 2001-10-27 DE DE10153187A patent/DE10153187C1/de not_active Expired - Fee Related
-
2002
- 2002-10-28 US US10/281,697 patent/US6660654B2/en not_active Expired - Lifetime
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0018556B1 (de) * | 1979-05-02 | 1984-08-08 | International Business Machines Corporation | Anordnung und Verfahren zum selektiven, elektrochemischen Ätzen |
EP0041101A1 (de) * | 1980-05-30 | 1981-12-09 | International Business Machines Corporation | Verfahren zur elektrochemischen Ätzung eines Halbleiterkörpers |
US6015985A (en) * | 1997-01-21 | 2000-01-18 | International Business Machines Corporation | Deep trench with enhanced sidewall surface area |
EP0987743A1 (de) * | 1997-06-06 | 2000-03-22 | Kabushiki Kaisha Tokai Rika Denki Seisakusho | Halbleiteranordnung und anodisierungsverfahren für derselben |
WO1999025026A1 (de) * | 1997-11-12 | 1999-05-20 | Epcos Ag | Schaltungsstruktur mit mindestens einem kondensator und verfahren zu dessen herstellung |
JP2000124465A (ja) * | 1998-10-13 | 2000-04-28 | Denso Corp | 半導体力学量センサの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20030082883A1 (en) | 2003-05-01 |
US6660654B2 (en) | 2003-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10063991B4 (de) | Verfahren zur Herstellung von mikromechanischen Bauelementen | |
DE68923305T2 (de) | Elektrische Leitungen für elektronische Bauelemente. | |
DE4430771C2 (de) | Verfahren zur Herstellung eines Kondensators für einen dynamischen Direktzugriffspeicher | |
DE2430692C2 (de) | Verfahren zum Herstellen von Verbindungslöchern in Isolierschichten | |
DE3825547C2 (de) | ||
DE19531691A1 (de) | Halbleitervorrichtung und Kontaktierungsanschlußstruktur dafür | |
DE4220497A1 (de) | Halbleiterspeicherbauelement und verfahren zu dessen herstellung | |
DE10245179A1 (de) | Leitungen auf mehreren Ebenen mit reduziertem Rasterabstand | |
DE10219398B4 (de) | Herstellungsverfahren für eine Grabenanordnung mit Gräben unterschiedlicher Tiefe in einem Halbleitersubstrat | |
DE4306322C2 (de) | Verfahren zum Herstellen einer Leiterschichtverbindungsstruktur und Leiterschichtverbindungsstruktur | |
DE2723944A1 (de) | Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung | |
DE2636971C2 (de) | Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats | |
DE4328510A1 (de) | Verfahren zur Herstellung eines Halbleiterspeicherbauelementes mit einem Kondensator und damit herstellbares Halbleiterspeicherbauelement | |
EP0766090A2 (de) | Mikroelektronischer, integrierter Sensor und Verfahren zur Herstellung des Sensors | |
DE4312468A1 (de) | Dynamische Speicherzelle mit wahlfreiem Zugriff und Verfahren zu ihrer Herstellung | |
CH693158A5 (de) | Verfahren zur Herstellung metallischer Mikrostrukturen. | |
DE10228344B4 (de) | Verfahren zur Herstellung von Mikrostrukturen sowie Anordnung von Mikrostrukturen | |
DE19957302C2 (de) | Substrat mit mindestens zwei darauf angeordneten Metallstrukturen und Verfahren zu dessen Herstellung | |
DE19806300A1 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
DE69025888T2 (de) | Halbleiterbauelement mit einem dielektrischen Isolierungsbereich mit der Struktur einer U-förmigen Nut | |
DE10153187C1 (de) | Herstellungsverfahren zum Herstellen einer räumlichen Struktur in einem Halbleitersubstrat und Halbleitersubstrat mit einer Einrichtung zum Ätzen einer räumlichen Struktur in dem Halbleitersubstrat | |
DE4320060B4 (de) | Verfahren zur Herstellung eines Halbleiterspeicherzellenkondensators | |
DE4221432A1 (de) | Globales Planarisierungsverfahren für integrierte Halbleiterschaltungen oder mikromechanische Bauteile | |
DE19820488A1 (de) | Herstellungsverfahren einer Halbleitervorrichtung | |
DE102009028037A1 (de) | Bauelement mit einer elektrischen Durchkontaktierung, Verfahren zur Herstellung eines Bauelementes und Bauelementsystem |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of patent without earlier publication of application | ||
8304 | Grant after examination procedure | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |