DE4306322C2 - Verfahren zum Herstellen einer Leiterschichtverbindungsstruktur und Leiterschichtverbindungsstruktur - Google Patents
Verfahren zum Herstellen einer Leiterschichtverbindungsstruktur und LeiterschichtverbindungsstrukturInfo
- Publication number
- DE4306322C2 DE4306322C2 DE4306322A DE4306322A DE4306322C2 DE 4306322 C2 DE4306322 C2 DE 4306322C2 DE 4306322 A DE4306322 A DE 4306322A DE 4306322 A DE4306322 A DE 4306322A DE 4306322 C2 DE4306322 C2 DE 4306322C2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- conductor layer
- hole
- step reduction
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
Description
Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen einer
Leiterschichtverbindungsstruktur nach dem Oberbegriff des Patentanspruchs 1. Sowie
eine Leiterschichtverbindungsstruktur einer Halbleitervorrichtung.
Insbesondere betrifft die Erfindung eine Leiter
schichtverbindungsstruktur einer Halbleiterspeichervorrichtung,
die elektrisch mit einer oberen Leiterschicht und einer unteren
Leiterschicht verbunden ist, und die
eine Sperrmetallschicht bzw. Haftschicht aufweist.
Die Fig. 10 ist ein Blockschaltbild einer herkömmlichen Halb
leiterspeichervorrichtung. Ein Siliziumsubstrat 1 umfaßt einen
Speicherzellenbereich und einen Bereich einer Peripherieschal
tung.
Fig. 11 ist eine vergrößerte Draufsicht der in Fig. 10
gezeigten Halbleiterspeichervorrichtung. Diese Halbleiterspei
chervorrichtung ist ein DRAM (dynamischer Speicher mit wahlfrei
em Zugriff). Ein Feldoxidfilm 5 ist auf dem Siliziumsubstrat
gebildet. Wortleitungen 9a, 9b, 9c, 9d, eine Gateelektrodenlei
tung 10 und Aluminiumfilme (Bitleitungen) 29a, 29b und 29c sind
in Intervallen auf dem Siliziumsubstrat gebildet. 11 bezeichnet
einen Speicherknoten. Eine Zellplatte ist nicht gezeigt.
Die Fig. 12 ist eine Schnittansicht mit einem Aufbau der Fig.
11 beschreibt in Pfeilrichtung. Fremdatombereiche 3a, 3b und 3c
sind in Abständen auf einer Hauptoberfläche des Siliziumsub
strats 1 gebildet. 5 bezeichnet einen Feldoxidfilm. Wortleitun
gen 9a, 9b, 9c, 9d sowie die Gateelektrodenleitung 10 sind in
Abständen auf dem Siliziumsubstrat 1 gebildet. Diese Verdrah
tungsschichten sind mit einem Siliziumoxidfilm 17 bedeckt.
Der Speicherknoten 11 ist elektrisch mit dem Fremdatombereich 3a
verbunden. Ein dielektrischer Film 13 ist auf der Oberfläche des
Speicherknotens 11 gebildet. Eine Zellplatte 15 ist auf der
Oberfläche des dielektrischen Films 13 gebildet. Ein Silizium
oxidfilm 19 ist auf dem Siliziumsubstrat 1 die Zellplatte 15
bedeckend gebildet.
Ein durchgehendes Loch 23a, das sich zum Fremdatombereich 3b
erstreckt, ist auf dem Siliziumoxidfilm 19 gebildet. Ein Sperr
metallfilm 25a ist auf der Seitenwand des durchgehenden Loches
23a und auch auf dem Fremdatombereich 3b im durchgehenden Loch
23a gebildet. Ein Wolframstück (Wolframfilmstopfen) 27a ist auf
dem Sperrmetallfilm 25a das durchgehende Loch 23a füllend gebil
det. Ein Aluminiumfilm 29a ist mit dem Wolfram 27a verbunden.
Eine Lücke (Hohlraum) 31 ist zwischen dem Sperrmetallfilm 25a
und dem Aluminiumfilm 29a gebildet.
Ein ähnlicher Aufbau ist auch auf dem Fremdatombereich 3c gebil
det. 23b bezeichnet ein durchgehendes Loch, 25b einen Sperrme
tallfilm, 27b Wolfram, 29b einen Aluminiumfilm und 31 eine Lücke
(Hohlraum). Ein Verfahren zum Verbinden des Aluminiumfilms 29a
und des Fremdatombereichs 3b wird nachfolgend beschrieben.
Wie in Fig. 13 gezeigt, wird der Siliziumoxidfilm 19 selektiv
entfernt, durch Ätzen unter Benutzung eines Resists 21 als Mas
ke, zum Bilden der durchgehenden Löcher 23a und 23b auf den
Fremdatombereichen 3b und 3c.
Wie in Fig. 14 gezeigt, wird ein Sperrmetallfilm 25 durch ein
Sputterverfahren oder CVD gebildet. Ein Wolframfilm 27 wird auf
dem Sperrmetallfilm 25 durch Benutzung der CVD-Methode gebildet.
Da die Dicke des Sperrmetallfilms 25 gering ist, kann dieser
durch das Sputterverfahren gebildet werden. Ein Grund für die
Bildung des Sperrmetallfilms 25 liegt im folgenden: Wolfram
tritt in den Fremdatombereich 3b durch gegenseitige Diffusion
ein, wenn der Wolframfilm 27 und der Fremdatombereich 3b in di
rekter Verbindung stehen, was als Legierungs-Spitzenphänomen
(Alloy Spike Phenomenon) bezeichnet wird. Wenn das Wolfram in
den Fremdatombereich 3b durch das Legierungs-Spitzenphänomen
eintritt, erstreckt es sich bis zum Siliziumsubstrat 1, und ein
PN-Übergang zwischen dem Siliziumsubstrat 1 und dem Fremdatombe
reich 3b wird unterbrochen. Das Brechen (Zerstörung) des
PN-Übergangs führt zum Problem der Erzeugung eines Stromlecks oder
dergleichen. Daher verhindert der Sperrmetallfilm 25, daß der
Wolframfilm 27 in den Fremdatombereich 3b eindiffundiert.
Der andere Grund zum Bilden des Sperrmetallfilms 25 liegt darin,
eine schlechte Haftung zwischen dem Siliziumoxidfilm 19 und dem
Wolframfilm 27 zu verbessern. Der Sperrmetallfilm 25 weist eine
gute Haftung sowohl mit dem Siliziumfilm 19 als auch dem Wolfram
27 auf.
Die Beschreibung des Verfahrens fortgesetzt, wie in Fig. 15
gezeigt, wird unter Benutzung der Ätzmethode, bei welcher eine
Ätzrate von Wolframfilm 27 größer als die des Sperrmetallfilms
25 ist (beispielsweise bei anisotropem Ätzen durch ein F-Grup
pen-Gas) wird der Wolframfilm 27 ganz geätzt, wobei der Wolfram
film 27 in den durchgehenden Löchern 23a und 23b verbleibt. Das
Wolfram in dem durchgehenden Loch 23a wird nachfolgend als 27a
bezeichnet. Das Wolfram im durchgehenden Loch 23b wird nachfol
gend als 27b bezeichnet.
27c bleibt zum Zeitpunkt des gesamten Ätzens des Wolframs unge
ätzt. Wie in Fig. 14 gezeigt, sind im Wolframfilm 27 der durch
A bezeichnete Bereich und der durch B bezeichnete Bereich von
verschiedener Dicke. Das Ätzen des Wolframfilms 27 kann an den
Anfängen der durchgehenden Löcher 23a und 23b, wie in Fig. 15
gezeigt, gestoppt werden, wobei der Wolframfilm 27 auf der Basis
der durch A bezeichneten Dicke geätzt wird. Da allerdings der
durch B bezeichnete Bereich (siehe Fig. 14) dicker als der
durch A bezeichnete (siehe Fig. 14) ist, verbleibt ein Teil des
Wolframfilms auf dem durch B bezeichneten Bereich.
Wie in Fig. 16 gezeigt, werden die Wolframfilme 27a, 27b und
27c geätzt, zum Entfernen des Wolframfilms 27c. Daher ist die
obere Oberfläche des Wolframfilms 27a niedriger als der Anfang
des durchgehenden Loches 23a, und auch der Wolframfilm 27b.
Wie in Fig. 17 gezeigt, durch Benutzen des Ätzverfahrens (zum
Beispiel einem anisotropen Ätzen durch Gas einer Cl₂-Gruppe),
bei welcher die Ätzrate des Sperrmetallfilms 25 größer als die
der Wolframfilme 27a und 27b ist, wird die gesamte Oberfläche
des Sperrmetallfilms 25 geätzt, wobei ein Sperrmetallfilm 25 in
den durchgehenden Löchern 23a und 23b verbleibt. Die Sperrme
tallfilme in den durchgehenden Löchern 23a und 23b werden als
25a bzw. 25b bezeichnet. 25c bezeichnet den Sperrmetallfilm. Der
Sperrmetallfilm 25c wird in derselben Weise erzeugt wie im Fall
des oben beschriebenen Wolframfilms. Das bedeutet, wie in Fig.
16 gezeigt, daß im Sperrmetallfilm 25 der durch C bezeichnete
Bereich und der durch D bezeichnete Bereich verschiedene Dicken
aufweisen. Wenn daher der Sperrmetallfilm 25 auf der Basis des
durch C bezeichneten Bereichs geätzt wird, wird der im durch D
bezeichneten Bereich vorliegende Sperrmetallfilm 25 nicht voll
ständig weggeätzt, wodurch ein Teil des Sperrmetallfilms 25 ver
bleibt.
Der Sperrmetallfilm 25 wird weiter weggeätzt, um den Sperrme
tallfilm 25c, wie in Fig. 18 gezeigt, zu entfernen. E bezeich
net einen Abstand zwischen dem Eingang des durchgehenden Loches
23a und der oberen Oberfläche des Wolframfilms 27a. F bezeichnet
einen Abstand zwischen dem Eingang (Anfang) des durchgehenden
Loches 23a und der oberen Oberfläche des Sperrmetallfilms 25a.
Die Tatsache, daß die durch F bezeichnete Entfernung größer als
die durch E bezeichnete ist, liegt in zwei Gründen, die im fol
genden dargelegt werden. Einer wird durch den sogenannten
Ladeeffekt bewirkt ("Loadingeffect"). Der Ladeeffekt ist ein Phä
nomen, bei welchem die Ätzrate in dem Maße abnimmt, wie die zu
ätzende Fläche größer wird. Die geätzten Flächen der Wolframfil
me 27a und 27b sind viel größer als die der Sperrmetallfilme 25a
und 25b. Daher ist der geätzte Betrag des Sperrmetallfilms 25a
und 25b in einer vertikalen Richtung, bis der Sperrmetallfilm
25c weggeätzt ist, größer, als der geätzte Betrag der Wolfram
filme 27a und 27b in einer vertikalen Richtung, bis der Wolfram
film 27c weggeätzt ist. Der andere Grund liegt darin, daß beim
Ätzen des Sperrmetallfilms 25 eine Ätzmethode verwendet wird,
bei der die Ätzrate des Sperrmetallfilm 25 größer als die der
Wolframfilme 27a und 27b ist.
Wie in Fig. 19 gezeigt, wird ein Aluminiumfilm 29 auf dem Sili
ziumoxidfilm 19 durch das Sputterverfahren gebildet. Ein Öff
nungsbereich, der von der oberen Oberfläche 28 des Wolframfilms
27a, der oberen Oberfläche 26 des Sperrmetallfilms 25a und der
Seitenwand des durchgehenden Loches 23a umgeben wird, ist klein.
Wenn daher das Sputterverfahren zum Bilden der Aluminiumschicht
29 eingesetzt wird, kann das Aluminium nicht in den Raum eintre
ten, mit dem Ergebnis, daß die Lücke (Hohlraum) 31 gebildet
wird.
Wie in Fig. 12 gezeigt, wird eine vorbestimmte Bemusterung auf
den Aluminiumfilm 29 ausgeübt. Das Verfahren zum elektrischen
Verbinden des Aluminiumfilms und einer Fremdatomdiffusions
schicht durch Benutzen des Sperrmetallfilms und des Wolfram
films, der durch die CVD-Methode gebildet wurde, ist beispiels
weise in "Magnetically-Enhanced Etching for Tungsten Contact
Plug Fabrication", Mat. Res. Soc. Symp. Proc. VLSIV. 1990, Ma
terials Research Society, beschrieben.
Der Grund, warum Wolfram 29a anstelle von Aluminium in dem
durchgehenden Loch 23a gebildet wird, wird nachfolgend beschrie
ben. Aluminium wird bevorzugt im durchgehenden Loch gebildet, da
der Widerstand von Aluminium kleiner als der von Wolfram ist.
Durch die Miniaturisierung der Halbleiterspeichervorrichtung
wird das Seitenverhältnis des durchgehenden Loches (Tiefe des
durchgehenden Loches/Öffnungsabmessung des durchgehenden Loches)
vergrößert. Bei der Bildung des leitenden Films durch die Sput
termethode entsteht eine Lücke im leitenden Film, wenn das Sei
tenverhältnis größer wird.
Fig. 20 ist ein Schaubild mit dem Zustand der Bildung einer
oberen leitenden Schicht 41 durch Benutzung des Sputterns. 35
bezeichnet eine untere leitende Schicht, 37 eine Zwischenschicht
isolationsschicht und 39 ein durchgehendes Loch.
Auf der Seitenwand des durchgehenden Loches 39, am Abschnitt
(A), haftet gesputtertes leitendes Material leicht, während am
Abschnitt (B) gesputtertes leitendes Material nur schwer anzu
bringen ist. Mit anderen Worten, die Bildungsrate der oberen
leitenden Schicht am Abschnitt (A) ist größer als die am Ab
schnitt (B). Daher wird eine Lücke (43) wie in Fig. 21 gezeigt
gebildet, nach dem Bildungsprozeß der oberen Leiterschicht unter
dieser Bedingung. Die Lücke 43 erzeugt eine Vergrößerung des
Widerstandswerts der oberen Verdrahtungsschicht 41 im durchge
henden Loch 39.
Aluminiumfilm kann nur durch das Sputtern gebildet werden. Wenn
das Seitenverhältnis des durchgehenden Loches groß ist, wird die
Lücke im Aluminium im durchgehenden Loch nach der Bildung des
Aluminiums im durchgehenden Loch gebildet. Umgekehrt kann CVD
die Erzeugung der Lücke trotz eines großen Seitenverhältnisses
verhindern. Wolfram kann durch CVD aufgebracht werden. Wolfram
verbleibt nur im durchgehenden Loch, anstelle auch als obere
Verdrahtungsschicht benutzt zu werden, durch den hohen Wider
standswert von Wolfram.
Anschließend wird der Grund, warum der Wolframfilm 27c vollstän
dig entfernt wird, beschrieben. Fig. 22 ist eine vergrößerte
Draufsicht einer Halbleitervorrichtung mit einem übriggebliebe
nen Wolframfilm 27c. Ein Zustand vor der Bildung der Aluminium
filme (Bitleitung) 29a, 29b und 29c ist gezeigt. Wenn der Wol
framfilm 27c zurückbleibt, kann ein Kurzschluß der Aluminiumfil
me 29a und 29c im Fall der Bildung der Aluminiumfilme 29a, 29b
und 29c auftreten.
Die Luft in der Lücke 31 wird durch Wärme ausgedehnt, wenn ein
Prozeß, der eine Wärmebehandlung einschließt, wie die Bildung
eines Siliziumoxidfilms, bei der existierenden Lücke 31 durch
geführt wird, was zu einem Bruch zwischen den Wolframfilmen 27a
und 27b sowie den Aluminiumfilmen 29a und 29b, wie in Fig. 23
gezeigt, führt.
Aus der US-Z. "Techn. Dig. IEDM" 1987, Seiten 532 bis 535 ist
ein Resist-Rückätzverfahren bekannt, bei dem ein Kontaktloch auf
ähnliche Weise wie im vorher genannten Stand der Technik gefüllt
wird, indem eine Haftschicht auf einer Seitenwand des durchge
henden Loches und der Isolierschicht gebildet werden, des weite
ren eine erste Leiterschicht auf der Haftschicht gebildet wird
und das durchgehende Loch mit der ersten Leiterschicht gefüllt
wird. Anschließend werden sowohl die erste Leiterschicht als
auch die Haftschicht geätzt, so daß die Haftschicht nur in dem
durchgehenden Loch verbleibt.
Aus der US-PS 50 84 413 ist ein Verfahren zur Füllung eines Kon
taktloches unter Verwendung einer Poly-Siliziumschicht bekannt.
Des weiteren ergibt sich aus Wolf, S. "Silicon Processing for
the VLSI ERA Volume 2: Process Integration" Lattice Press, Sun
set Beach (Ca) 1990 Seiten 245-252 ein Rückätzverfahren, das im wesentlichen
dem Oberbegriff des Anspruches 1 entspricht. Hier ergibt sich
beim Rückätzverfahren zwischen dem Wolframstopfen und dem umge
benden Siliziumoxid ein Graben. Hier wird festgestellt, daß TiN
am besten dazu geeignet ist, dieses Problem, welches durch Über
ätzen entsteht, zu vermeiden.
Aufgabe der Erfindung ist es daher,
ein Herstellungsverfahren für eine Leiterschichtverbindungs
struktur nach dem Oberbegriff des Patentanspruchs 1 zu schaffen, die für eine
gute elektrische Verbindung zwischen einer oberen leitenden
Schicht und einer im durchgehenden Loch gebildeten leitenden
Schicht sorgt. Ferner ist eine entsprechende Leiterschicht
verbindungsstruktur zu schaffen.
Die Aufgabe wird durch das Verfahren nach dem Patentanspruch 1
sowie die Leiterschichtverbindungsstruktur nach dem Patentan
spruch 9 gelöst.
Vorteilhafte Weiterbildungen sind in den Unteransprüchen be
schrieben.
Die Stufenverminderungsschicht vermindert
eine Höhendifferenz zwischen der Sperrmetall
schicht und der ersten Leiterschicht und ist auf der oberen Obe
rfläche der Sperrmetallschicht im durchgehenden Loch gebildet.
Daher ist die Tiefe eines Öffnungsbereichs, der von der oberen
Oberfläche der Sperrmetallschicht, der oberen Oberfläche der
ersten Leiterschicht und der Seitenwand des durchgehenden Loches
umgeben ist, fast null oder reduziert. Das heißt, selbst wenn
die obere Leiterschicht durch Sputtern gebildet ist, wird der
Rauminhalt der Lücke (31 in Fig. 12) unter der oberen Leiter
schicht null oder zumindest verkleinert. In dem Fall, daß keine
Lücke besteht, wird die Verbindung zwischen der oberen Leiter
schicht und der ersten Leiterschicht nicht unterbrochen, selbst
wenn ein Prozeß, der eine Wärmebehandlung einschließt, nach der
Bildung der oberen Leiterschicht durchgeführt wird. Selbst mit
der existierenden Lücke ist aber, da das Volumen der Lücke klei
ner als im herkömmlichen Fall ist, die Möglichkeit des Unterbre
chens der Verbindung zwischen der oberen Leiterschicht und der
ersten Leiterschicht durch Expansion von Luft in der Lücke ver
mindert, die durch die Wärmebehandlung nach der Bildung der obe
ren Leiterschicht auftritt.
Es folgt die Beschreibung von Ausführungsbeispielen anhand der
Figuren.
Von den Figuren zeigen
Fig. 1 eine Schnittansicht einer ersten Ausfüh
rungsform;
Fig. 2-6 Schnittansichten eines Siliziumsubstrats mit
ersten bis fünften Schritten eines Herstel
lungsprozesses der ersten Ausführungsform;
Fig. 7-9 Schnittansichten des Siliziumsubstrats mit
ersten bis dritten Schritten des Herstel
lungsprozesses der zweiten Ausführungsform;
Fig. 10 ein Blockdiagramm mit einer herkömmlichen
Halbleiterspeichervorrichtung;
Fig. 11 eine vergrößerte Draufsicht auf die in Fig.
10 gezeigte Halbleiterspeichervorrichtung;
Fig. 12 eine Schnittansicht entlang der durch einen
Pfeil in Fig. 11 gezeigten Linie;
Fig. 13-19 Schnittansichten eines Halbleitersubstrats
mit einem ersten bis einem siebten Schritt
eines Herstellungsverfahrens eines herkömm
lichen DRAM;
Fig. 20 ein Diagramm mit einem ersten Zustand der
Bildung einer oberen Leiterschicht durch
Benutzen eines Sputterverfahrens;
Fig. 21 mit einem Diagramm mit einem zweiten Zustand
der Bildung der oberen leitenden Schicht
durch Benutzung des Sputterverfahrens;
Fig. 22 eine vergrößerte Draufsicht auf die Halblei
terspeichervorrichtung mit einem nachgeblie
benen Wolframfilm 27c; und
Fig. 23 eine Schnittansicht des Halbleitersubstrats
mit der unterbrochenen Verbindung zwischen
einem Aluminiumfilm 29a und einem Wolfram
film 27a.
Fig. 1 ist eine diagrammartige Schnittansicht einer ersten Aus
führungsform. Sie zeigt einen DRAM. Fremdatombereiche 3a, 3b und
3c sind in Abständen auf einem Siliziumsubstrat 1 gebildet. Ein
Siliziumoxidfilm 19 mit durchgehenden Löchern 23a und 23b ist
auf dem Siliziumsubstrat 1 gebildet. Ein Sperrmetallfilm 25a ist
auf der Seite und der Bodenoberfläche des durchgehenden Loches
23a gebildet, und das durchgehende Loch 23b ist entsprechend mit
einem Sperrmetallfilm 25b versehen. Beispielsweise können TiN,
TiW, NiCr, Ni, Cr, TiON, TiNW, Ta, MoSi, WSi oder TiSi als
Sperrmetallfilme 25a und 25b bei der beschriebenen Ausführungs
form benutzt werden. Die Dicke der Sperrmetallfilme 25a und 25b
liegt in der Größenordnung von 100 nm.
In die durchgehenden Löcher 23a und 23b sind die Wolframfilme
27a und 27b eingebettet. Ein leitendes Material außer Wolfram
kann auch benutzt werden, wenn die Bildung durch das CVD-Verfah
ren möglich ist. Ein Öffnungsbereich, der durch eine obere Ober
fläche 28 des Wolframfilms 27a, eine obere Oberfläche 26 des
Sperrmetallfilms 25a und die Seitenwand des durchgehenden Loches
23a gebildet ist, wird mit einem Wolframfilm 33a gefüllt. Andere
leitende Materialien, die durch die CVD-Methode gebildet werden
können, beispielsweise hochwärmebeständige Metalle wie Ti, Cr,
Mo oder TiN können ebenfalls anstelle des Wolframfilms 33a be
nutzt werden. 33b ist ein Wolframfilm. Aluminiumfilme 29a und
29b sind auf 33a bzw. 33b gebildet.
Ein Speicherknoten 11 befindet sich in elektrischer Verbindung
mit dem Fremdatombereich 3a. Ein dielektrischer Film 13 ist auf
dem Speicherknoten 11 gebildet. Eine Zellplatte 15 ist auf dem
dielektrischen Film 13 gebildet. Wortleitungen 9a, 9b, 9c, 9d
sowie eine Gateelektrodenleitung 10 sind in Abständen auf dem
Siliziumsubstrat 1 gebildet. 5 bezeichnet einen Feldoxidfilm. 17
bezeichnet einen Siliziumoxidfilm. Eine Wortleitung 9 ist auf
einem Feldoxidfilm 5 gebildet und mit einem Siliziumoxidfilm 17
bedeckt. Ein Herstellungsverfahren der ersten Ausführungsformen
wird nachfolgend beschrieben.
Die zur in Fig. 2 gezeigten Struktur führenden Schritte, das
heißt die Fig. 13-18, entsprechen denen im herkömmlichen
Fall. Die Fig. 2 entspricht Fig. 18. Ein Wolframfilm 33 wurde
durch die CVD-Methode, wie in Fig. 3 gezeigt, gebildet, zum
Füllen des Öffnungsbereichs, der durch die obere Oberfläche 28
des Wolframfilms 27a, die obere Oberfläche 26 des Sperrmetall
films 25a und die Seitenwand des durchgehenden Lochs 23a gebil
det wird. Die gesamte Oberfläche des Wolframfilms 33 wird zum
Freilegen der Oberfläche des Siliziumoxidfilms 19 geätzt, wie in
Fig. 4 gezeigt. Die Wolframfilme 33 in den durchgehenden
Löchern 23a und 23b werden nachfolgend als Wolframfilme 33a bzw.
33b bezeichnet. 33c ist ebenfalls ein Wolframfilm. Der Wolfram
film 33c wird auf dieselbe Weise wie der Wolframfilm 27c (siehe
Fig. 15) und der Sperrmetallfilm 25c (siehe Fig. 17) gebildet,
wie bei den herkömmlichen Beispielen beschrieben.
Die Wolframfilme 33a, 33b und 33c wurden weiter geätzt, zum Ent
fernen des Wolframfilms 33c, wie in Fig. 5 gezeigt. Durch eine
leitende Wirkung des Wolframfilms 33a kann er geätzt werden, bis
die obere Oberfläche des Wolframfilms 27a freigelegt ist. Dann
wird, wie in Fig. 6 gezeigt, der Aluminiumfilm 29 auf dem Sili
ziumoxidfilm 19 durch das Sputterverfahren gebildet. Die Figur zeigt
einen Zustand zum Bilden der Aluminiumfilme 29a und 29b durch
Durchführen einer vorbestimmten Bemusterung des Aluminiumfilms
29.
Dieselben Schritte wie in den Fig. 13-18 gezeigt, werden
bei dieser Ausführungsform durchgeführt.
Bei der zweiten Ausführungsform wird ein Öffnungsbereich, der
durch die obere Oberfläche 28 des Wolframfilms 27a, die obere
Oberfläche 26 des Sperrmetallfilms 25a und die Seitenwand des
durchgehenden Loches 23a gebildet ist, mit einem Siliziumoxid
film 47 gefüllt, der durch die CVD-Methode gebildet wird, wie in
Fig. 7 gezeigt. Der Siliziumoxidfilm 47 wird überall geätzt,
zum Entfernen des Siliziumoxidfilms 47 auf dem Siliziumoxidfilm
19, wie in Fig. 8 gezeigt. Der Siliziumoxidfilm 47 in den
durchgehenden Löchern 23a und 23b wird als Siliziumoxidfilm 47a
bzw. 47b bezeichnet. Da die Siliziumoxidfilme 47a und 47b Isola
tionsfilme sind, werden die Siliziumoxidfilme 47 geätzt, zum
Freilegen der oberen Oberflächen der Wolframfilme 27a und 27b.
Der Aluminiumfilm wird auf dem Siliziumoxidfilm 19 durch das
Sputterverfahren gebildet, und das vorbestimmte Bemustern wird
darauf durchgeführt, wie in Fig. 19 gezeigt. Dieselben Bezugs
zeichen wie in Fig. 1 bezeichnen entsprechende Teile.
Obwohl die erste und zweite Ausführungsform die Fälle zeigen,
bei denen die vorliegende Erfindung auf einen DRAM angewendet
wird, ist die vorliegende Erfindung auch auf einen Mikrocompu
ter, einen EPROM (löschbaren, programmierbaren ROM) oder der
gleichen anwendbar.
Bei der ersten Ausführungsform wird das stufenvermindernde Mate
rial, das einen Höhenabstand zwischen der Sperrmetallschicht und
der ersten Leiterschicht verringert, auf der oberen Oberfläche
der Sperrmetallschicht im durchgehenden Loch gebildet, vor der
Bildung der oberen Leiterschicht, die in elektrischer Verbindung
mit der ersten Leiterschicht steht. Daher kann die Tiefe des
Öffnungsbereichs, der von der oberen Oberfläche der Sperrmetall
schicht, der oberen Oberfläche der ersten Leiterschicht und der
Seitenwand des durchgehenden Lochs gebildet wird, auf null ver
ringert oder zumindest kleiner gemacht werden. Damit wird die Verbindung
zwischen der ersten Leiterschicht und der oberen Leiterschicht
nicht unterbrochen, selbst nicht bei einem Verarbeitungsschritt
mit Wärmebehandlung nach der Bildung der oberen Leiterschicht.
Da das stufenverringernde Material auf der oberen Oberfläche der
Sperrmetallschicht im durchgehenden Loch gebildet ist, zum Ver
mindern eines Höhenabstands zwischen der Sperrmetallschicht und
der ersten Leiterschicht, wird die Verbindung zwischen der obe
ren Leiterschicht und der ersten Leiterschicht nicht unterbro
chen, selbst nicht bei einem Wärmebehandlungsschritt nach der
Bildung der oberen Leiterschicht.
Claims (16)
1. Verfahren zum Herstellen einer Leiterschichtverbindungs
struktur, die eine obere Leiterschicht (29a) und eine untere
Leiterschicht (3b) einer Halbleitervorrichtung elektrisch ver
bindet, mit den Schritten
- a) Bilden einer Isolierschicht (19) auf der unteren Leiter schicht (3b) mit einer oberen Hauptoberfläche,
- b) Bilden eines durchgehenden Loches (23a) in der Isolier schicht (19), das sich bis zur unteren Leiterschicht (3b) er streckt,
- c) Bilden einer Haftschicht (25a) auf einer Seitenwand des durchgehenden Loches (23a), der unteren Leiterschicht (3b) im durchgehenden Loch (23a) und der Isolationsschicht (19),
- d) Bilden einer ersten Leiterschicht (27a) aus W, Ti, Cr, Mo oder TiN durch ein CVD-Verfahren auf der Haftschicht (25a) und Füllen des durchgehenden Loches (23a) mit der ersten Leiter schicht (27a),
- e) Wegätzen der ersten Leiterschicht (27a), so daß die erste Leiterschicht (27a) nur im durchgehenden Loch (23a) verbleibt,
- f) Wegätzen der Haftschicht (25a), so daß die Haftschicht (25a) nur im durchgehenden Loch (23a) verbleibt,
- g) wobei eine obere Oberfläche (26) der Haftschicht (25a) im durchgehenden Loch (23a) bezüglich der oberen Hauptoberfläche der Isolationsschicht (19) niedriger positioniert ist als eine obere Oberfläche (28) der ersten Leiterschicht (27a) im durchge henden Loch (23a),
gekennzeichnet durch die Schritte:
- h) Bilden einer Stufenverminderungsschicht (33a) zum Vermindern einer Höhendifferenz zwischen der Haftschicht (25a) und der ersten Leiterschicht (27a) auf der oberen Oberfläche (26) der Haftschicht (25a) im durchgehenden Loch (23a), und
- i) Bilden der oberen Leiterschicht (29a), die mit der ersten Leiterschicht (27a) elektrisch verbunden ist, auf der Isola tionsschicht (19), durch ein Sputterverfahren.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das
- j) Bilden der Stufenverminderungsschicht (33a) auf der Isolier schicht (19) und der oberen Oberfläche (26) der Haftschicht (25a) im durchgehenden Loch (23a) durchgeführt wird, und durch Wegätzen der Stufenverminderungsschicht (33a), wobei die Stufenverminderungsschicht (33a) im durchgehenden Loch (23a) verbleibt.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet,
daß
- k) die Stufenverminderungsschicht (33a) elektrisch leitend ist und
- l) die obere Oberfläche (26) der Haftschicht (25a) und die obere Oberfläche (28) der ersten Leiterschicht (27a) damit be schichtet werden.
4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß
- m) der Schritt zum Bilden der Stufenverminderungsschicht (33a) das Wegätzen der Stufenverminderungsschicht (33a) zum Freilegen der oberen Oberfläche (28) der ersten Leiterschicht (27a) um faßt.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß
- n) die Stufenverminderungsschicht aus einem elektrischen Isola tor gebildet ist.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch
gekennzeichnet, daß
- o) die Stufenverminderungsschicht (33a) durch eine CVD-Methode niedergeschlagen wird.
7. Verfahren nach einem der Ansprüche 1 bis 3, dadurch
gekennzeichnet, daß
- p) die Stufenverminderungsschicht (33a) aus einem hoch wärmebeständigen Metallfilm gebildet wird.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch
gekennzeichnet, daß
- q) zum Wegätzen der ersten Leiterschicht (27a) die Ätzrate der ersten Leiterschicht (27a) größer als die der Haftschicht (25a) ist.
9. Leiterschichtverbindungsstruktur einer Halbleitervorrich
tung, die elektrisch eine obere Leiterschicht (29a) und eine
untere Leiterschicht (3b) verbindet,
mit einer Isolationsschicht (19) mit einer oberen Hauptoberflä che, wobei die Isolationsschicht (19) auf der unteren Leiter schicht (3a) gebildet ist und ein durchgehendes Loch (23a) auf weist, das sich von der oberen Hauptoberfläche zur unteren Lei terschicht (3b) erstreckt,
einer ersten Leiterschicht (27a), die in das durchgehende Loch (23a) eingebettet ist und elektrisch die obere Leiterschicht (29a) und die untere Leiterschicht (3b) verbindet,
einer Haftschicht (25a), die zwischen der Seitenwand des durch gehenden Loches (23a) und der ersten Leiterschicht (27a) gebil det ist, und zwischen einer Hauptoberfläche der unteren Leiter schicht (3b) und einer unteren Oberfläche der ersten Leiter schicht (27a), wobei eine obere Oberfläche der Haftschicht (25a) im durchgehenden Loch (23a) niedriger von der oberen Hauptober fläche der Isolationsschicht (19) positioniert ist als eine obere Oberfläche der ersten Leiterschicht (27a), und
einer Stufenverringerungsschicht (33a), die auf der oberen Ober fläche (26) der Haftschicht (25a) im durchgehenden Loch (23a) gebildet ist, zum Vermindern einer Höhendifferenz von der oberen Hauptoberfläche der Isolationsschicht (19) zwischen der oberen Oberfläche (26) der Haftschicht (25a) und der oberen Oberfläche (28) der ersten Leiterschicht (27a).
mit einer Isolationsschicht (19) mit einer oberen Hauptoberflä che, wobei die Isolationsschicht (19) auf der unteren Leiter schicht (3a) gebildet ist und ein durchgehendes Loch (23a) auf weist, das sich von der oberen Hauptoberfläche zur unteren Lei terschicht (3b) erstreckt,
einer ersten Leiterschicht (27a), die in das durchgehende Loch (23a) eingebettet ist und elektrisch die obere Leiterschicht (29a) und die untere Leiterschicht (3b) verbindet,
einer Haftschicht (25a), die zwischen der Seitenwand des durch gehenden Loches (23a) und der ersten Leiterschicht (27a) gebil det ist, und zwischen einer Hauptoberfläche der unteren Leiter schicht (3b) und einer unteren Oberfläche der ersten Leiter schicht (27a), wobei eine obere Oberfläche der Haftschicht (25a) im durchgehenden Loch (23a) niedriger von der oberen Hauptober fläche der Isolationsschicht (19) positioniert ist als eine obere Oberfläche der ersten Leiterschicht (27a), und
einer Stufenverringerungsschicht (33a), die auf der oberen Ober fläche (26) der Haftschicht (25a) im durchgehenden Loch (23a) gebildet ist, zum Vermindern einer Höhendifferenz von der oberen Hauptoberfläche der Isolationsschicht (19) zwischen der oberen Oberfläche (26) der Haftschicht (25a) und der oberen Oberfläche (28) der ersten Leiterschicht (27a).
10. Leiterschichtverbindungsstruktur nach Anspruch 9, dadurch
gekennzeichnet, daß
die Stufenverringerungsschicht (33a) elektrisch leitend ist und
die erste Leiterschicht (27a) bedeckt.
11. Leiterschichtverbindungsstruktur nach Anspruch 9 oder 10,
dadurch gekennzeichnet, daß
die Stufenverringerungsschicht (33a) auf der freigelegten oberen
Oberfläche (28) der ersten Leiterschicht (27a) gebildet ist.
12. Leiterschichtverbindungsstruktur nach einem der Ansprüche 9
bis 11, dadurch gekennzeichnet, daß
die Stufenverringerungsschicht (33a) ein hoch wärmebeständiger
Metallfilm ist.
13. Leiterschichtverbindungsstruktur nach einem der Ansprüche 9
bis 11, dadurch gekennzeichnet, daß
die Stufenverringerungsschicht (33a, 47a) ein Isolationsfilm
ist.
14. Leiterschichtverbindungsstruktur nach einem der Ansprüche 9
bis 13, dadurch gekennzeichnet, daß die erste Leiterschicht
(27a), die Haftschicht (25a) und die Stufenverringerungsschicht
(33a) jeweils aus verschiedenen Materialien gebildet sind.
15. Leiterschichtverbindungsstruktur nach einem der Ansprüche 9
bis 14, dadurch gekennzeichnet, daß
die erste Leiterschicht (27a) einen Teil einer Bitleitung eines
DRAM bildet.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4044827A JP2756887B2 (ja) | 1992-03-02 | 1992-03-02 | 半導体装置の導電層接続構造およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4306322A1 DE4306322A1 (en) | 1993-09-09 |
DE4306322C2 true DE4306322C2 (de) | 1996-01-25 |
Family
ID=12702292
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4306322A Expired - Fee Related DE4306322C2 (de) | 1992-03-02 | 1993-03-01 | Verfahren zum Herstellen einer Leiterschichtverbindungsstruktur und Leiterschichtverbindungsstruktur |
Country Status (4)
Country | Link |
---|---|
US (1) | US5374849A (de) |
JP (1) | JP2756887B2 (de) |
KR (1) | KR970004953B1 (de) |
DE (1) | DE4306322C2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19920970C2 (de) * | 1998-05-07 | 2002-10-24 | Samsung Electronics Co Ltd | Verfahren zum Ausbilden von Kontaktstrecken und gleichzeitigen Planarisieren einer Substratoberfläche in integrierten Schaltungen |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5545926A (en) | 1993-10-12 | 1996-08-13 | Kabushiki Kaisha Toshiba | Integrated mosfet device with low resistance peripheral diffusion region contacts and low PN-junction failure memory diffusion contacts |
DE69527344T2 (de) * | 1994-12-29 | 2003-02-27 | St Microelectronics Inc | Verfahren zur Herstellung einer Halbleiterverbindungsstruktur |
US5527736A (en) * | 1995-04-03 | 1996-06-18 | Taiwan Semiconductor Manufacturing Co. | Dimple-free tungsten etching back process |
US5496773A (en) * | 1995-04-28 | 1996-03-05 | Micron Technology, Inc. | Semiconductor processing method of providing an electrically conductive interconnecting plug between an elevationally inner electrically conductive node and an elevationally outer electrically conductive node |
US5747379A (en) * | 1996-01-11 | 1998-05-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating seamless tungsten plug employing tungsten redeposition and etch back |
JPH09283751A (ja) * | 1996-04-11 | 1997-10-31 | Toshiba Corp | 半導体装置およびその製造方法 |
JP3304754B2 (ja) | 1996-04-11 | 2002-07-22 | 三菱電機株式会社 | 集積回路の多段埋め込み配線構造 |
US6429120B1 (en) | 2000-01-18 | 2002-08-06 | Micron Technology, Inc. | Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals |
US6255192B1 (en) * | 1998-09-29 | 2001-07-03 | Conexant Systems, Inc. | Methods for barrier layer formation |
US6777738B2 (en) * | 1999-06-09 | 2004-08-17 | Renesas Technology Corp. | Semiconductor integrated circuit |
US6420262B1 (en) | 2000-01-18 | 2002-07-16 | Micron Technology, Inc. | Structures and methods to enhance copper metallization |
US7262130B1 (en) | 2000-01-18 | 2007-08-28 | Micron Technology, Inc. | Methods for making integrated-circuit wiring from copper, silver, gold, and other metals |
US7211512B1 (en) | 2000-01-18 | 2007-05-01 | Micron Technology, Inc. | Selective electroless-plated copper metallization |
US6674167B1 (en) | 2000-05-31 | 2004-01-06 | Micron Technology, Inc. | Multilevel copper interconnect with double passivation |
JP2002009149A (ja) * | 2000-06-20 | 2002-01-11 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2005203476A (ja) | 2004-01-14 | 2005-07-28 | Oki Electric Ind Co Ltd | 半導体装置の配線構造及びその製造方法 |
JP5613388B2 (ja) * | 2009-07-23 | 2014-10-22 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体装置の製造方法 |
JP6673088B2 (ja) * | 2016-08-05 | 2020-03-25 | トヨタ自動車株式会社 | 半導体装置 |
US10269624B2 (en) | 2017-07-31 | 2019-04-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Contact plugs and methods of forming same |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5084413A (en) * | 1986-04-15 | 1992-01-28 | Matsushita Electric Industrial Co., Ltd. | Method for filling contact hole |
JPS63244772A (ja) * | 1987-03-31 | 1988-10-12 | Toshiba Corp | 半導体装置のコンタクトホ−ル |
JPH02134849A (ja) * | 1988-11-15 | 1990-05-23 | Nec Corp | 半導体装置 |
JPH03292765A (ja) * | 1990-04-10 | 1991-12-24 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1992
- 1992-03-02 JP JP4044827A patent/JP2756887B2/ja not_active Expired - Lifetime
-
1993
- 1993-02-27 KR KR1019930002893A patent/KR970004953B1/ko not_active IP Right Cessation
- 1993-03-01 DE DE4306322A patent/DE4306322C2/de not_active Expired - Fee Related
- 1993-03-01 US US08/026,672 patent/US5374849A/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19920970C2 (de) * | 1998-05-07 | 2002-10-24 | Samsung Electronics Co Ltd | Verfahren zum Ausbilden von Kontaktstrecken und gleichzeitigen Planarisieren einer Substratoberfläche in integrierten Schaltungen |
Also Published As
Publication number | Publication date |
---|---|
KR930020708A (ko) | 1993-10-20 |
DE4306322A1 (en) | 1993-09-09 |
US5374849A (en) | 1994-12-20 |
JP2756887B2 (ja) | 1998-05-25 |
JPH05243390A (ja) | 1993-09-21 |
KR970004953B1 (ko) | 1997-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4306322C2 (de) | Verfahren zum Herstellen einer Leiterschichtverbindungsstruktur und Leiterschichtverbindungsstruktur | |
DE68919549T2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung. | |
DE4220497B4 (de) | Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung | |
DE3587985T2 (de) | Herstellungsverfahren für integrierte Schaltungen und Anordnung. | |
DE4310955C2 (de) | Verfahren zum Bearbeiten eines Halbleiterwafers | |
DE4420365C2 (de) | Halbleiterbauelement-Isolierverfahren und integrierte Schaltungen für eine Speicheranordnung | |
DE69031575T2 (de) | Halbleiteranordnung mit einer trichterförmigen Verbindung zwischen Leiter-Ebenen und Verfahren zu ihrer Herstellung | |
DE3834241A1 (de) | Halbleitereinrichtung | |
DE4214391C2 (de) | Integrierte Halbleiterschaltkreisstruktur und Verfahren zu ihrer Herstellung | |
DE4221511C2 (de) | Verfahren zum Bilden von Bitstellenleitungen auf einem Halbleiterwafer | |
DE2502235A1 (de) | Ladungskopplungs-halbleiteranordnung | |
DE4316503C2 (de) | Verfahren zur Herstellung von Speicherzellen mit verdeckten Bitleitern | |
DE3844388A1 (de) | Dynamische direktzugriffspeichereinrichtung | |
DE3783404T2 (de) | Leitende aktivierungsverbindungen fuer halbleiteranordnungen. | |
DE2723944A1 (de) | Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung | |
DE2454705A1 (de) | Ladungskopplungsanordnung | |
EP0373258B1 (de) | Verfahren zur selbstjustierten Herstellung von Kontakten zwischen in übereinander angeordneten Verdrahtungsebenen einer integrierten Schaltung enthaltenen Leiterbahnen | |
DE19542606C2 (de) | MIS-Transistor mit einem Dreischicht-Einrichtungsisolationsfilm und Herstellungsverfahren | |
DE4312468C2 (de) | Dynamische Speicherzelle mit wahlfreiem Zugriff und Verfahren zu ihrer Herstellung | |
DE69030433T2 (de) | Herstellungsmethode für Halbleiterspeicher | |
DE10162905B4 (de) | Neuartiges Konsolidierungsverfahren für die Übergangskontaktätzung für DT-basierte DRAM-Bauelemente mit weniger als 150 NM | |
DE69025888T2 (de) | Halbleiterbauelement mit einem dielektrischen Isolierungsbereich mit der Struktur einer U-förmigen Nut | |
DE4113999A1 (de) | Integrierte halbleitereinrichtung und herstellungsverfahren fuer diese | |
DE4102184C2 (de) | Verfahren zum Herstellen einer DRAM-Zelle | |
DE4445565C2 (de) | Säulen-Bipolartransistor und Verfahren zu seiner Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |