DE3587985T2

DE3587985T2 - Herstellungsverfahren für integrierte Schaltungen und Anordnung.

Info

Publication number: DE3587985T2
Application number: DE3587985T
Authority: DE
Inventors: Roger A Haken; Clarence Teng
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 1984-09-26
Filing date: 1985-09-12
Publication date: 1995-05-24
Anticipated expiration: 2005-09-13
Also published as: EP0176010A3; JPS61172351A; EP0176010B1; US4656732A; EP0176010A2; DE3587985D1

Description

Hintergrund und Zusammenfassung der Erfindung

Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung eines geschichteten integrierten Schaltkreises, wie im Oberbegriff des Patentanspruchs 1 definiert, und auf einen geschichteten integrierten Schaltkreis, wie im Oberbegriff des Patentanspruchs 8 definiert.
Da integrierte Schaltkreise auf immer kleinere Geometrien herabgesetzt werden, liegt riesiger wirtschaftlicher Druck auf den Schaltkreislayouttechniken. Das heißt, irgendeine Änderung, die es bei im wesentlichen gleichen Geometrien und Verarbeitungsbedingungen erlaubt, den gleichen Schaltkreis kleiner anzuordnen, wird die Ausbeute auf zwei Arten verbessern: Erstens wird der Prozentsatz der durch zufällige Fehler beschädigten Chips voraussichtlich verringert, falls die für zufällige Fehler empfängliche Fläche eines jeden Chips verkleinert wird. Zweitens können mehr Chips auf einem einzelnen Wafer hergestellt werden, d.h. es können für im wesentlichen gleiche Kosten mehr Chips hergestellt werden, da die Fläche verkleinert ist.
Ein Herstellungsverfahren sowie ein integrierter Schaltkreis, wie oben erwähnt, ist bekannt aus "Patent Abstract of Japan"; Band 6, Nr. 147(E-123)/1025/, 6. August 1982 und aus JP-A-5772321.
Jedoch ist gemäß dem Stand der Technik die Geometrie der Metallisierungsschichten im allgemeinen und im speziellen die Geometrie der Metallisierungsschichten, bei denen Kontakte notwendig sind, ein Faktor, der die Layoutdichte beständig verschlechtert. Fig. 1 zeigt ein Beispiel der Schwierigkeiten, die der Stand der Technik in diesem Zusammenhang hat. Fig. 1 zeigt ein Muster eines Minimumgeometrielayouts mit zwei zueinander parallel verlaufenden Metalleiterbahnen 10. Jede Metalleiterbahn 10 hat eine der Minimumgeometrie lambda entsprechende Breite ("lambda" ist ein von Schaltkreisentwicklern verwendeter Ausdruck, um sich auf die ihnen in einem bestimmten Prozeß zur Verfügung stehende Minimumgeometrie zu beziehen, welche 5 um (microns) für einen Satz Verarbeitungsbedingungen sein kann oder 1 ½ um (microns) für einen anderen Satz. Der bestimmte Wert von lambda ist für den Schaltkreisentwickler verhältnismäßig unwichtig, da er einfach alle Abmessungen ausgedrückt durch lambda angeben kann und die Prozeßingenieure sich sorgen läßt, wie sie lambda verbessern, während sich ihre Prozeßsteuerung verbessert.). Jedoch zeigt Fig. 1b ein Beispiel von dem, was dem Minimumgeometrielayout aus Fig. 1a geschehen kann, wenn nebeneinander liegende Kontakte 12 notwendig sind. Solche nebeneinander liegende Kontakte sind in Speicherzellen oder Mikroprozessoren oder wahlfreien Logiklayouts sehr häufig notwendig. Die Kontaktlöcher 12 werden durch einen anderen Strukturierungsschritt (eine andere Maskenebene) strukturiert als die Strukturierung der Metalleiterbahnen 10, so daß es möglich ist, daß die Stellen der Kontaktlöcher 12 gegenüber den Metalleiterbahnen 10 verschoben sein können. Wo die Minimumgeometrie lambda ist, kann die Überdeckungstoleranz, d.h. der maximal zu erwartende Betrag der Verschiebung zwischen den, wie diese, in zwei verschiedenen Strukturierungsschritten strukturierten Strukturen, typischerweise ein Viertel von lambda sein. Daher wären die Metalleiterbahnen 10 regelmäßig etwas gegenüber den Kontakten 12 verschoben, falls wir mit Techniken gemäß dem Stand der Technik versuchen, sowohl die Kontakte 12 als auch die über ihnen liegenden Metalleiterbahnen 10 mit Minimumgeometrie zu machen. Dies kann eine Anzahl unerwünschter Effekte haben. Zum Beispiel wird der Ubergangswiderstand nicht reproduzierbar sein, da die tatsächliche elektrische Fläche eines jeden Kontaktes veränderbar sein wird. überdies wird bei Kontakten zu Graben- oder Polysiliciumebenen das zum Entfernen der Metallfäden notwendige Überätzen diese empfindlichen Bereiche angreifen. Der möglicherweise wichtigste Nachteil ergibt sich bei der Verbindungskontaktherstellung, z.B. bei Kontakten vom zweiten Metall zum ersten Metall oder vom ersten Metall zum Poly: in diesem Fall wird die Kontaktätzung neben dem zweiten Leiter eine Lücke im Isolator freitragen, falls der Kontakt gegenüber der Kante des unteren Leiters, der kontaktiert werden soll, verschoben ist. In diesem Fall wird etwas von dem nachträglich aufgebrachten Metall zum Auffüllen der Lücke verwendet, so daß das diese Lücke bedeckende Metall übermäßig dünn ist. Dies liefert geringere Metallstufenabdeckung an diesen Stellen, so daß die Vorrichtung anfänglich wegen eines offenen Schaltkreises ausfallen kann oder vorzeitig wegen Elektromigration ausfallen kann. Um dies zu vermeiden, ist es gemäß dem Stand der Technik notwendig, die Metalleiterbahnen 10 an der Stelle um eine Überdeckungstoleranz zu verbreitern, an der sie über die Kontakte 12 kreuzen. Dies ist die in Fig. 1b gezeigte übliche Layouttechnik. Es sei bemerkt, daß an Stellen an denen keine Kontakte notwendig sind sowohl die Metalleiterbahnbreite als auch der Abstand zwischen den Leiterbahnen die Minimumdimension lambda ist, so daß der gesamte Mittenabstand (d.h. der Mitte-zu-Mitte-Abstand der Metalleiterbahnen) lediglich zwei lambda ist. An Stellen an denen Kontakte notwendig sind, wie in Fig. 1b, ist der Abstand zwischen den Leiterbahnen weiterhin die Minimumgeometrie lambda, aber die Metalleiterbahnen sind beide an einem Punkt entlang ihres Weges 1½ lambda breit, so daß der Mitte-zu- Mitte-Abstand dieser parallelen Metalleiterbahnen 2½ lambda sein muß. Daher hat sich die Layoutdichte in der Metallebene grundlegend verschlechtert.
Diese Probleme beziehen sich nicht nur auf Metall-zu-Graben-Kontakte, sondern auch auf Metall-zu-Poly- und Metall- zu-Metall-Kontakte (üblicherweise als "vias" bezeichnet). Bis jetzt war es wünschenswert, daß die Kante einer Metalleiterbahn nicht den Kontakt überschneidet, den die Metalleiterbahn kontaktieren soll. Nochmals, wenn die Metalleiterbahnen verbreitert werden müssen, damit die Kontaktstellen nicht verfehlt werden, dann wird die Dichte der zweiten Metallschicht verringert und die Dichte der ersten Metallschicht wird wahrscheinlich auch verringert.
Das Vorangegangene hat, ausgehend von der Annahme, daß Kontakte mit der Minimumstrukturgröße lambda strukturiert werden können, die Mängel des Standes der Technik beschrieben. Falls die Minimumgeometrie für die Kontakte größer ist als die Minimumgeometrie für die Metallschicht, was ziemlich wahrscheinlich ist, dann ist natürlich die durch den oben erörterten Stand der Technik verursachte Verschlechterung noch schlimmer.
Daher ist das obige Problem in Gate-Array- und kundenbeeinflußbaren Logiklayouts besonders akut., Das heißt, daß bei üblichen Layouttechniken typischerweise ein großer Teil der Handoptimierung zum Vermeiden von Seite an Seite aufgereihter Kontakte verwendet wird, um die nachteiligen Einflüsse dieser Kontakte auf die Metallgeometrie zu mildern. Jedoch ist das Problem noch schlimmer, wo ein Layout gemäß den Kundenbedürfnissen entworfen wird, das durch selektiven Entwurf der Kontakt- und zweiten Metallstufen für jeden kleinen Abschnitt des Schaltkreises angepaßt ist. Das heißt, es ist beim Entwurf von Schaltkreisen für solche Zwecke notwendig, nicht nur nebeneinander liegende Kontakt stellen zu minimieren, sondern auch die Anordnung der möglichen Kontaktstellen zu minimieren.
Daher würden Layoutprobleme offensichtlich beträchtlich vereinfacht, wenn ein Herstellungsverfahren dieses notwendige Erweitern der Metalleiterbahnen mit Minimumgeometrie in der Nähe von Kontakten abwenden könnte.
Daher ist es ein Ziel der vorliegenden Erfindung, ein Verfahren zur Herstellung von integrierten Schaltungen zu schaffen, worin Metalleiterbahnen mit Minimumgeometrie an Stellen, an denen sie Kontaktstellen kreuzen, nicht auf eine größere Breite als die des Kontaktes selbst verbreitert werden müssen.
Es ist ein weiteres Ziel der vorliegenden Erfindung, integrierte Schaltkreisstrukturen zu schaffen, worin der Mittenabstand der Metallebenen nicht größer als die doppelte Minimumgeometrie ist.
Es ist ein weiteres Ziel der vorliegenden Erfindung, einen Prozeß zur Herstellung von integrierten Schaltungen zu schaffen, worin Kontaktstellen kreuzende Metalleiterbahnen nicht breiter als die strukturierte Breite der Kontaktstelle strukturiert werden müssen.
Um diese und andere Ziele zu erreichen, lehrt die vorliegende Erfindung die Verwendung einer Seitenwand in der strukturierten Kontaktstelle, damit der Kontakt um einen Betrag gleich der oder größer als die Überdeckungstoleranz verengt wird. Das heißt, daß die Kontaktlöcher durch eine Fadenseitenwand verengt werden, nachdem sie strukturiert und geätzt wurden, so daß Fehlausrichtungen die Kontakte nicht veranlassen, über die Kante der strukturierten Schicht, die sie eigentlich treffen sollten, abzufallen. Dies bedeutet, daß für Strukturierungszwecke die strukturierte Breite des Kontaktes exakt gleich der Minimumgeometrie gemacht werden kann, und daß die Metallebene, die mit dem Kontakt übereinstimmen muß, ebenfalls exakt gleich der Minimumgeometrie strukturiert werden kann, ohne jegliche Gefahr, daß sie die Kontaktlochstelle verfehlt.
Gemäß der vorliegenden Erfindung werden ein Prozeß zur Herstellung eines integrierten Schaltkreises und ein integrierter Schaltkreis geschaffen, wie in den Patentansprüchen 1 bzw. 8 ausgeführt.
Der Prozeß gemäß der Erfindung ist dadurch gekennzeichnet, daß er den Schritt enthält, die leitende Schicht derart zu strukturieren, daß die Breite der Schicht im integrierten Schaltkreis im Gebiet des Kontaktes in wesentlichen die der Kontaktstelle ist.
Der geschichtete integrierte Schaltkreis gemäß der Erfindung ist dadurch gekennzeichnet, daß die Breite der leitenden Schicht des integrierten Schaltkreises im Gebiet des Kontaktes im wesentlichen die der Kontaktstelle ist.

Kurze Beschreibung der Zeichnungen

Die vorliegende Erfindung wird mit Bezug auf die begleitenden Zeichnungen beschrieben, worin:
Figuren 1a und 1b Strukturen gemäß dem Stand der Technik zeigen, worin der für einfache gerade parallele Metalleiterbahnen verwendbare Minimummittenabstand (in Fig. 1a gezeigt) nicht an Stellen verwendet werden kann an denen diese Metalleiterbahnen, wie in Fig. 1b gezeigt, über angrenzende Kontaktstellen laufen;
Figur 2a-2c aufeinanderfolgende Schritte im Herstellungsprozeß der vorliegenden Erfindung zeigt, die zum Gestalten von Grabenkontakten verwendet werden;
Figur 3 das Layout einer Vorrichtung gemäß der vorliegenden Erfindung zeigt, worin der Metallmittenabstand exakt das Doppelte der Minimumgeometrie bleibt, obwohl die nebeneinander liegenden parallelen Metalleiterbahnen beide über angrenzende Kontaktstellen kreuzen müssen;
Figur 4 eine Draufsicht auf die Anwendung der vorliegenden Erfindung auf eine Zwei-Ebenen-Metall-Struktur zeigt;
Figur 5a eine Musterstruktur gemäß dem Stand der Technik zeigt, worin der Mittenabstand zwischen den aktiven Bereichen durch den für Kontakte zur Polysiliciumebene benötigten Mittenabstand vergrößert ist, und Figur 5b zeigt, wie diese Vergrößerung der Geometrie durch die vorliegende Erfindung vermieden wird.

Beschreibung der bevorzugten Ausführungsformen

Die vorliegende Erfindung ist bei der Herstellung von Vias am vorteilhaftesten, aber sie ist auch für die Herstellung von Grabenkontakten anwendbar. Fig. 2a zeigt eine Musteranwendung der vorliegenden Erfindung auf Metall-zu-Graben- Kontakte. Das heißt, daß in dieser Musterausführungsform ein diffundiertes Gebiet 16, das typischerweise die Verlängerung eines n&spplus;-Source-/Draingebietes innerhalb des Substrats 18 wäre, durch Metall kontaktiert wird. Die Diffundierung 16 wird typischerweise, zusammen mit begleitenden Gateoxid- und Polysilicium-Gatestrukturen, durch Phosphorsilicatglas oder eine andere Zwischenebenen-Oxidschicht 20 abgedeckt. An den Stellen 22 werden dann Löcher in dieses Zwischenebenen-Dielektrikum anisotrop geätzt. In der hier bevorzugten Ausführungsform ist das gezeigte einzelne Kontaktgebiet 22 auf eine Minimumgeometrie geätzt, das heißt, es hat die Breite lambda, wobei lambda im Zusammenhang mit dem vorher beschriebenen besonderen Prozeß definiert ist.
In der hier bevorzugten Ausführungsform wird die Breite des gezeigten Kontaktes 22 ein Mikrometer sein. Die Dicke des Zwischenebenen-Oxids 20 ist neben diesem einzelnen Kontaktgebiet 22 ebenfalls als um ein Mikrometer dargestellt, aber der Fachmann wird erkennen, daß die Dicke des Zwischenebenen-Dielektrikums 20 örtlich schwanken wird, und daß zum Beispiel die bei der Herstellung eines Metall-zu-Polysilicium-Kontaktes zu durchdringende Dicke des Zwischenebenen- Oxids 20 weniger sein wird als die bei der Herstellung eines Metall-zu-Graben-Kontaktes zu durchdringende Dicke des Zwischenebenen-Oxids 20.
Nachdem die Kontaktgebiete 22 ausgeschnitten wurden, wird ein entsprechendes Dielektrikum aufgebracht. In der hier bevorzugten Ausführungsform besteht diese Schicht 24 im wesentlichen aus einem entsprechend aufgebrachten, zum Beispiel bei niedrigem Druck chemisch aufgebrachten Oxid. Wie hier bevorzugt, wird sie als ein TEOS-Oxid aufgebracht, das heißt, sie wird aus einer Tetraethylorthosilangasphase aufgebracht. Diese Schicht 24 wird zwischen der Kontaktebene und der nachfolgenden Metallebene dicker als die Überdekkungstoleranz aufgebracht. In der hier bevorzugten Ausführungsform wird die Schicht 24 bei einer Fehlausrichtungstoleranz von 0,2 um mit einer Dicke von 0,25 um (2500 Angström) aufgebracht. Dies führt zu der in Fig. 2b gezeigten Struktur.
Alternativ kann das Oxid 24 bei Verwendung anderer, in Fachkreisen bekannten, Gasmischungen durch chemisches Niederdruckaufdampfen aufgebracht werden, oder es kann als ein Plasmaoxid aufgebracht werden. Das heißt, wo das Aufbringen durch ein Plasma unterstützt wird, kann das Aufbringen bei so niedrigen Temperaturen wie um 300ºC stattfinden, verglichen mit den vorzuziehenden höheren Temperaturen (um 700ºC), wenn LPCVD mit TEOS angewendet wird.
Als nächstes wird das LPCVD-Oxid 24 abgeätzt, um die Seitenwandoxidfäden 24' zurückzulassen. Die Breite dieser Fäden wird an der Basis nahezu gleich der ursprünglichen Dikke der entsprechenden Schicht sein und wird damit weiterhin größer als die Fehlausrichtungstoleranz zwischen dem Kontakt und der Metallschicht sein. Um dies zu erreichen, sollte, wie es Fachleuten wohlbekannt ist, die dielektrische Schicht 24 um geringfügig mehr als 100% geätzt werden, das heißt, zeitlich lang genug geätzt, um sie von allen flachen Oberflächen zu entfernen, und auch ein wenig länger geätzt werden, um sicherzustellen, daß das Oxid 24 vom Boden des Kontaktlochs 22 entfernt ist. Dies führt zu den Oxidfäden 24'. Diese Fäden umgeben jetzt die Peripherie des Kontaktlochs 22, so daß das Kontaktloch 22 an jeder Seite um eine Ausrichtungstoleranz, oder ein klein wenig mehr, verkleinert wurde.
Dies ist in der Draufsicht der Fig. 3 deutlich zu sehen. In dieser Draufsicht laufen Metalleiterbahnen 10' über strukturierte Kontaktgebiete 12, aber im Gegensatz zur Ausführungsform gemäß dem Stand der Technik aus Fig. 1b bleibt die Breite der Leiterbahnen 10' bei der Minimumgeometrie, sogar an Stellen, an denen sie die Kontaktgebiete 12 kreuzen. Dies ist möglich, da das Hinzufügen des Seitenwandoxids 24' bedeutet, daß das tatsächliche elektrische Kontaktgebiet nicht gleich dem strukturierten Kontaktgebiet 12 ist, sondern bloß aus dem verkleinerten Kontaktgebiet 12' besteht, wie in der Fig. 3 durch die gestrichelten Linien gezeigt. Dieses verkleinerte Kontaktgebiet 12' wird aus oben erwähnten Gründen sicherlich nicht über die Grenzen der Metalleiterbahnen 10' reichen. Zu beachten ist, daß diese verkleinerten Kontaktgebiete 12' in Wirklichkeit sublithographisch sind, das heißt, sie sind kleiner als direkt strukturiert werden könnte.
In der hier bevorzugten Ausführungsform ist das entsprechende Oxid 24 beträchtlich überätzt, zum Beispiel 100% überätzt (das heißt, es wurde das Doppelte der Zeit geätzt, die es braucht um dieses Oxid von einer flachen Oberfläche zu entfernen), um sicherzustellen, daß der Boden des Kontaktgebiets 22 freigemacht ist. Dieses Überätzen wird typischerweise auch ein wenig die Dicke des Dielektrikums 20 verringern, und kann auch bedeuten, daß während der Überätzungsstufe das Silicium auf dem Boden des Kontaktloches ebenfalls leicht weggeätzt wird (da kein Siliciumätzvorgang unendliche Selektivität hat). Jedoch können diese beiden Effekte leicht kompensiert werden und sind nebensächlich.
Um eine Verdünnung des Zwischenebenen-Dielektrikums zu vermeiden, und außerdem eine bessere Steuerung der Breite des Seitenwandoxides zu schaffen, kann die vorliegende Erfindung wie folgt in eine alternative Ausführungsform zusammengestellt werden. Eine dünne Schicht von Siliciumnitrid, z.B. 0,03 um (300 Angström) dick, wird oben auf dem Zwischenebenen-Dielektrikum aufgebracht, bevor der die Kontaktlöcher strukturierende Fotolack aufgeschleudert wird. Die Kontaktlöcher werden durch Verwendung eines Oxidätzvorgangs ausgeschnitten, der Nitrid ebenfalls ausschneidet. Die schützende Schicht 24, die die Seitenwandfäden 24' schaffen wird, wird jetzt aufgetragen und zum Zurücklassen der Fäden geätzt. Jedoch wird die auf dem Zwischenebenen-Dielektrikum 20 aufgebrachte Nitridschicht 101 in dieser Ausführungsform ein riesiges Endpunktsignal liefern, wenn die Schicht 24 von den flachen Oberflächen entfernt wird. Daher ist es nicht notwendig die Schicht 24 so stark zu überätzen, da der Grad der Überätzung mit Bezug zum Endpunktsignal, geschaffen wenn das Ätzplasma die dünne Nitridschicht 101 über der flachen Oberfläche des Zwischenebenen-Dielektrikums 20 berührt, gesteuert werden kann.
Eine wichtige Folge der vorliegenden Erfindung ist, daß die tatsächliche Kontaktfläche verringert wird, und damit der Serienwiderstand des Kontaktes erhöht wird. Zum Beispiel wird die Kontaktfläche von ungefähr einem Quadratmikrometer auf ungefähr ein Drittel davon verringert, falls ein quadratischer Kontakt mit einem Mikrometer Kantenlänge auf jeder Seite mit Seitenwänden von 0,2 um versehen wird. Vorausgesetzt, daß der spezifische Kontaktwiderstand gleich bleibt, wird der Serienwiderstand durch diesen Kontakt hindurch dementsprechend erhöht.
In der hier bevorzugten Ausführungsform ist dies nicht von großer Bedeutung, da die Kontakte weiterhin keinen größeren Beitrag zum Serienwiderstand des gestalteten integrierten Schaltkreises liefern. Im Vergleich zu dem durch Polysilicium- oder Grabenverbindungen aufgezwungenen Serienwiderstand wird der Kontaktwiderstand typischerweise klein sein. Das heißt, daß die vorliegende Erfindung bevorzugt in Ausführungsformen angewendet wird, in denen der spezifische Kontaktwiderstand klein genug ist, so daß die Verkleinerung der Kontaktfläche nicht elektrisch verheerend ist. Zum Beispiel wird die vorliegende Erfindung, wo sie auf Kontakte zum Polysilicium angewendet wird, vorzugsweise Prozesse anwenden, z.B. silicidbeschichtetes Polysilicium, die einen niedrigen spezifischen Kontaktwiderstand, z.B. 0,04 Mikroohm pro Quadratzentimeter, hervorbringen. In diesem Fall wird ein quadratischer Kontakt mit einem Mikrometer Kantenlänge einen Widerstand von 4 Ohm haben, was unbedeutend ist, und die Verwendung einer quadratischen Seitenwand von 0,2 um wird zu einem Kontaktwiderstand führen, der immer noch nur um 12 Ohm ist. Jedoch könnte, falls der spezifische Kontaktwiderstand statt dessen relativ groß wäre, z.B. 1 Mikroohm pro Quadratzentimeter, die Verdreifachung des Kontaktwiderstandes von 100 Ohm auf 300 Ohm höchst unerwünscht sein.
Wie in Fig. 2c zu sehen sind die Seitenwandoxide 24' am oberen Ende abgerundet, aber die Kontaktseitenwandprofile sind dennoch viel steiler als es normalerweise durch einen Prozeß erreicht würde, wie z.B. Resisterosion oder Aufschmelzen des Zwischenebenen-Dielektrikums 20, der darauf abzielt abgeschrägte Kontaktseitenwände zu erreichen. Daher ist es in Verbindung mit der vorliegenden Erfindung vorzuziehen, einen Stiftkontaktprozeß oder eine formgleiche Metallaufbringung zu verwenden. Solche Prozesse wurden in der Literatur umfassend beschrieben.
Daher hat die vorliegende Erfindung den hauptsächlichen Vorteil, daß der Metallmittenabstand nicht durch das verwendete Kontaktlayout verschlechtert wird.
Ein nebensächlicher Vorteil der vorliegenden Erfindung ist, daß der Grabenmittenabstand jetzt auch von den Zwängen befreit ist, die vom Kontaktlayout auferlegt sein können. Das heißt, es ist nicht nur wünschenswert, daß die Metalleiterbahnen nicht die Kontaktlöcher verfehlen, sondern es ist auch höchst wünschenswert, daß die Kontaktlöcher nicht die Grabengebiete verfehlen, die sie kontaktieren sollen. Zum Beispiel würde der in den Figuren 1a und 1b gezeigte Kontaktabstand auch den Grabenmittenabstand verschlechtern, falls die Leiterbahnen statt einer Metallebene 10 eine Grabenebene 10' andeuten würden. Obwohl der Grabenmittenabstand bei einem Kontaktlayout in dieser Art und Weise wahrscheinlich weniger dramatisch begrenzt wird als der Metallmittenabstand, ist dies trotzdem ein zusätzlicher Vorteil der Erfindung, der Entwicklern zusätzlichen Spielraum gibt.
Ein weiterer Vorteil der Erfindung, und ein sehr wichtiger, ist ihre befreiende Auswirkung auf den Polysiliciummittenabstand. Das heißt, daß der Mittenabstand zwischen aktiven Vorrichtungsgebieten (z.B. die Gebiete 114, wo eine Polyebene 110 einen Graben 112 kreuzt) in vielen Schaltkreisentwürfen, wie in Fig. 5A gezeigt, durch den benötigten Abstand zwischen den Metall-zu-Poly-Kontakten (Vias) 116 verschlechtert wird, da es wie oben erörtert notwendig ist, die Polyschicht 110 in der Umgebung der Vias 116 zu verbreitern. Jedoch können durch Verwendung der vorliegenden Erfindung unter diesen Umständen kompaktere Layouts, wie in Fig. 5B gezeigt, erreicht werden. Das heißt, daß das strukturierte Kontaktgebiet 116 in dieser Ausführungsform der Erfindung durch Seitenwände verringert ist, um ein effektives Kontaktgebiet 118 zu schaffen. Dies bedeutet, daß die Verwendung von Seitenwänden zum Kompensieren der Ausrichtungstoleranzen bedeutet, daß der tatsächliche resultierende effektive Kontakt 118 nicht die verengten Polysiliciumleiterbahnen 110' verfehlt, selbst wenn das strukturierte Kontaktgebiet 116 so klein wie zum Verfehlen der Polysiliciumebene 110' gemacht wird. Daher kann der Mittenabstand zwischen den aktiven Gebieten 114 bei Minimumgeometrie belassen werden.
Ein besonderer weiterer Vorteil der vorliegenden Erfindung ist in Mehrschichtprozessen zu sehen, besonders in viaintensiven Entwürfen. Zum Beispiel zeigt die Fig. 5 einen Musterausschnitt einer Struktur, in dem Metalleiterbahnen der ersten Ebene 42 durch mehrere Vias mit einem dichten Feld von Metalleiterbahnen der zweiten Ebene 40 verbunden sind. Durch Verwendung der vorliegenden Erfindung werden die strukturierten Viagebiete 44 (als extra dicke Umrandungen gezeigt) auf die tatsächlichen Viagebiete 46 (als gestrichelte Linien gezeigt) verringert, so daß sowohl die Metalleiterbahnen der ersten Ebene 42 als auch die Metalleiterbahnen der zweiten Ebene 40 als dichte Felder angeordnet werden können. Dies ist höchst vorteilhaft für Gate-Arrays, wie oben erwähnt, und auch für viele andere zwischenverbindungsintensive Logiklayouts, wie z.B. spezifische signalverarbeitende Teile oder Mikroprozessoren im allgemeinen.
Ein weiterer Vorteil der vorliegenden Erfindung ist, daß es die vorhergehenden Vorteile erreicht ohne irgendwelche bedeutende Verarbeitungsschwierigkeiten hinzuzufügen. Das heißt, daß das Aufbringen eines LPCVD-Oxids und anisotropes Abätzen zum Hinterlassen der Fäden die einzigen hinzugefügten Schritte sind. Diese Schritte sind einfach, billig und von geringem Risiko.
Wie die obige Erörterung zeigt, ist die vorliegende Erf indung besonders vorteilhaft, wenn sie auf wahrer VLSI-Ebene mit anderen weiterentwickelten Verarbeitungsmerkmalen kombiniert wird. Das heißt, daß die vorliegende Erfindung in Verbindung mit weiterentwickelten Merkmalen, wie zum Beispiel Source-/Draingebiete mit niedrigem Flächenwiderstand (silizidbeschichtet), Stiftkontakte und Metallmittenabstände von Minimumgeometrie, am vorteilhaftesten ist.

Claims

1. Verfahren zum Herstellen einer integrierten Schaltung, enthaltend die Schritte:

Herstellen einer Halbleiterschicht oder einer Leiterschicht (16; 42), mit der an einer vorbestimmten Kontaktstelle durch eine nachfolgende leitende Schicht (10) ein Kontakt gebildet werden soll;

Herstellen einer Isolierschicht (20), die über der Schaltungsschicht (16; 42) liegt,

Strukturieren der Isolierschicht (20) zum Freilegen der Kontaktstelle,

formgleiches Aufbringen einer zusätzlichen Schicht (24) aus Isoliermaterial,

anisotropes Ätzen der zusätzlichen Schicht (24) zu deren Entfernen von freiliegenden ebenen Flächen, wodurch die freiliegende Kontaktstelle (16; 22; 44) durch zurückbleibende Abschnitte (24') der zusätzlichen Schicht (24) aus Isoliermaterial an ihrem Umfang verengt wird,

Aufbringen der nachfolgenden leitenden Schicht (10) zur Bildung des Kontakts, und

Strukturieren der leitenden Schicht (10) in der Weise, daß die Breite der Schicht in der integrierten Schaltung im Bereich des Kontakts im wesentlichen der der Kontaktstelle entspricht.

2. Verfahren zum Herstellen einer integrierten Schaltung nach Anspruch 1, enthaltend den Schritt:

Strukturieren der ersten isolierenden Schicht (20) zum Freilegen von Kontaktstellen, die mit im wesentlichen der minimalen Prozeßgeometrie im Abstand voneinander liegen.

3. Verfahren zum Herstellen einer integrierten Schaltung nach Anspruch 2, enthaltend den Schritt:

Strukturieren der leitenden Schicht (10) zur Erzielung elektrisch getrennter Kontakte an im Abstand voneinander liegenden Stellen.

4. Verfahren zum Herstellen einer integrierten Schaltung nach einem der vorhergehenden Ansprüche, wobei der Kontakt mit der nachfolgenden Schicht (10) unter Bildung einer Durchkontaktierung (12) bewirkt wird.

5. Verfahren zum Herstellen einer integrierten Schaltung nach einem der vorhergehenden Ansprüche und enthaltend den Schritt des Strukturierens der ersten Isolierschicht (20) zum Freilegen mehrerer Bereiche im wesentlichen an der Kontaktstelle.

6. Verfahren zum Herstellen einer integrierten Schaltung nach einem der vorhergehenden Ansprüche, bei welchem der Schritt des Aufbringens einer zusätzlichen Schicht (24) aus lsoliermaterial chemisches Aufdampfen von Siliciumoxiden bei niedrigem Druck umfaßt.

7. Verfahren zum Herstellen einer integrierten Schaltung nach einem der Ansprüche 1 bis 5, bei welchem der Schritt des Aufbringens einer zusätzlichen Schicht (24) aus Isoliermaterial plasmagestütztes Aufbringen von Siliciumoxiden bei niedrigem Druck umfaßt.

8. Integrierte Schaltung, enthaltend:

eine Halbleiter- oder Leiterschicht (16; 42) unter einer Isolierschicht (20), die so strukturiert ist, daß eine Schaltungskontaktstelle (12; 22; 44) freigelegt wird,

Isoliermaterial (24'), das sich von der Isolierschicht (20) in die freiliegende Kontaktstelle an deren Umfang erstreckt,

eine leitende Schicht (10) über der Isolierschicht (20), die sich in die freiliegende Stelle erstreckt, um die Halbleiter- oder Leiterschicht (16; 42) zu kontaktieren, und

wobei die Breite der leitenden Schicht (10) der integrierten Schaltung im Bereich des Kontakts im wesentlichen der der Kontaktstelle (12; 22; 44) entspricht.

9. Integrierte Schaltung nach Anspruch 8, bei welcher Kontaktstellen im Abstand von im wesentlichen der minimalen Prozeßgeometrie voneinander liegen.

10. Integrierte Schaltung nach Anspruch 9, bei welcher die leitende Schicht (10) elektrisch getrennte Kontakte an voneinander im Abstand liegenden Stellen bildet.

11. Integrierte Schaltung nach einem der Ansprüche 8 bis 10, bei welcher die Schicht (16) eine Schicht aus polykristallinem Silicium umfaßt.

12. Integrierte Schaltung nach einem der Ansprüche 8 bis 10, bei welcher die Schicht (16) eine Schicht aus einer Metallsilicidverbindung umfaßt.

13. Integrierte Schaltung nach einem der Ansprüche 8 bis 12, bei welcher die freiliegende Kontaktstelle eine Gate-Zone eines Feldeffekttransistors umfaßt.

14. Integrierte Schaltung nach einem der Ansprüche 8 bis 13, bei welcher der Kontakt mit der leitenden Schicht (10) eine Durchkontaktierung (12) bildet.

15. Integrierte Schaltung nach einem der Ansprüche 8 bis 14, enthaltend mehrere Kontakte.

16. Integrierte Schaltung nach Anspruch 15, bei welcher wenigstens zwei Kontakte mit elektrisch gemeinsamen Bereichen der Schaltungsschicht (18) in Verbindung stehen.

17. Integrierte Schaltung nach einem der Ansprüche 8 bis 16, bei welcher eine Kontaktstelle von anderen Halbleiterstrukturen einen Abstand von im wesentlichen der Minimumgeometrie hat.