DE3872803T2 - Selbstjustierende metallisierung einer halbleiteranordnung und verfahren zur selektiven wolframabscheidung. - Google Patents

Selbstjustierende metallisierung einer halbleiteranordnung und verfahren zur selektiven wolframabscheidung.

Info

Publication number
DE3872803T2
DE3872803T2 DE8888201742T DE3872803T DE3872803T2 DE 3872803 T2 DE3872803 T2 DE 3872803T2 DE 8888201742 T DE8888201742 T DE 8888201742T DE 3872803 T DE3872803 T DE 3872803T DE 3872803 T2 DE3872803 T2 DE 3872803T2
Authority
DE
Germany
Prior art keywords
layer
regions
tungsten
nucleation
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE8888201742T
Other languages
English (en)
Other versions
DE3872803D1 (de
Inventor
Janet Mary Deblasi
Der Putte Paulus Zacharias Van
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE3872803D1 publication Critical patent/DE3872803D1/de
Application granted granted Critical
Publication of DE3872803T2 publication Critical patent/DE3872803T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/903—Catalyst aided deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

    Hintergrund der Erfindung
  • Die Erfindung bezieht sich auf eine Halbleiteranordnung mit selbstjustierender Metallisierung auf freigelegten Siliziumgebieten der Anordnung, sowie auf ein Verfahren zum Bilden einer derartigen Metallisierung durch den selektiven Niederschlag von Wolfram.
  • Der immer fortschreitende Trend zu verringerten Abmessungen und vergrößerter Packungsdichte bei integrierten Schaltungsanordnungen erfordert eine zunehmende Verfeinerung des Entwurfs und der Fertigung dieser Anordnungen und Schaltungskreisen.
  • In VLSI-Schaltungskreisen (Integration sehr hohen Grades) beschränkten bisher die Maskenausrichtung und die Ätztoleranzanforderungen herkömmlicher Fertigungstechniken die Packungsdichte der aktiven Anordnungen sowie der Verbindungsleitungen. Die Entwicklung selbstjustierender Kontakte zu der Source, der Drain und zum Polysilizium-Gate und Verbindungsleitungen in MOS-Anordnungen (Metal Oxide Semiconductor) haben es folglich ermöglicht, größere Packungsdichten der Anordnungen und Verbindungen zu schaffen.
  • Selbsjustierende Kontakte sind diejenigen, in denen größere Kontaktflächen vorgesehen sind, damit ohne Vergrößerung der Abmessungen der Anordnung unkritische Justiertoleranzen möglich sind.
  • Eine Möglichkeit selbstjustierende Kontakte für MOS-Anordnungen zu erzielen ist Polysilizium-Kontakte (PC) und Gate-Masken (G) zu kombinieren zum Definieren der selbstjustierenden Kontakte. Siehe M.K. Kahn u.a. "A Self-Aligned Contact (SAC) Process For Manufacturing VLSI-Circuits"' 1979 ECS Meeting, Los Angeles, CA., Abstract Nr. 548, Seite 1469.
  • Eine andere Möglichkeit zum Erzielen selbstjustierender Kontakte ist das Bilden einer Polysiliziumschicht unmittelbar auf den Source-, Drain- und Gate-Gebieten der MOS-Anordnung, und die darauffolgende Bildung von Isolierungen in dieser Polysiliziumschicht durch selektive Oxydation der Schicht unter Verwendung einer unkritischen Siliziumnitridmaske. H.S. Fu u.a., "A New MOS Transistor With Self-Registering Source-Drain and Gate Contacts", IEDM, 1980, Seite 140.
  • Eine andere Beschränkung im Entwurf von VLSI-Schaltungskreisen ist der elektrische Widerstand der Polysilizium-Gate-Elektroden und der Verbindungen. Es ist bekannt, den elektrischen Widerstand dieser Strukturen durch den vollständigen oder teilweisen Ersatz des Polysiliziums durch Metallsilicide. Sie beispielsweise B. Crowder u.a.,: "One Micrometer MOSFET VLSI Technology: Part VII-Metal Silicide Interconnection Technology-A Future Perspective", IEEE Journal of Solid State Circuits, SC-14, Nr. 2, April 1979, Seite 291. Die Möglichkeit, selektiv Silicide auf Einkristallsilizium und Polysilizium zu bilden, wurde benutzt um hochschmelzende Metallsilicidverbindungen mit niedrigem Widerstand selbstjustierend zu machen zu den Source-, Drain- und Gate-Gebieten der MOS-Anordnungen. C.K. Lau u.a.,:"Titanium Disilicide Self-Aligned Source/Drain + Gate Technology", IEDM, 1982, Seite 714.
  • In einer Verfeinerung der obengenannten Technik wurde das Silicid außerdem über das Feldoxidgebiet erweitert, indem auf der hochschmelzenden Metallschicht über dem isolierenden Feldoxidgebiet eine amorphe Siliziumschicht gebildet wurde, wobei zum Bilden der Siliziumschicht ein unkritischer Photomaskierungsschritt durchgeführt wurde, und zwar vor der Formung des Silicids durch eine Reaktion des hochschmelzenden Metalls in Kontakt mit dem Silizium. Die sich daraus ergebende Erweiterung der Silicidverbindung über das Feldoxidgebiet ermöglicht es, daß Source- und Drain-Kontakte angrenzend an die Source- und Drain-Gebiete statt unmittelbar über dieselben angebracht werden, wodurch es möglich wird, die Maskenjustierungs- und Ätztoleranzanforderungen weniger hoch zu stellen. D.C. Chen u.a.,:"A New Device Interconnect Scheme For Sub-Micron VLSI", IEDM, 1984, Seite 118.
  • Aber dennoch erfordert die obenstehend beschriebene Technik zusätzliche Niederschlag-, Maskierungs- und Ätzmaßnahmen zum Bilden des amorphen Siliziummusters, Erhitzungsmaßnahmen zum Bilden des Silicids, sowie Ätzmaßnahmen zum Entfernen des nicht an der Reaktion beteiligten hochschmelzenden Metalls nach der Silicidformung. Außerdem muß, da das Silicid nicht wirksam ist, eine Kreuzdiffusion zwischen nacheinander gebildeten Aluminiumkontakten und dem darunter liegenden Silizium zu vermeiden, auf der Silicidverbindungsschicht in allen durchgehenden Löchern, die sich jenseits des Randes des Feldoxids in das Inselgebiet der Anordnung erstrecken, eine einzelne Schicht aus einem Sperrschichtmaterial wie Titannitrid oder Wolfram gebildet werden.
  • Eine andere Möglichkeit zum Erzielen selbstjustierender Kontakte ist in der Europäischen Patentanmeldung EP-A-0 201 250 beschrieben worden. Auf einer Isolierschicht mit durchgehenden Löchern, durch die selektierte Gebiete des Substrats frei liegen, wird eine Keimbildungsschicht mit einem vorbestimmten Muster gebildet, die sich bis an den rand der durchgehenden Löcher erstreckt. Danach wird auf der genannten Keimbildungsschicht und auf den freigelegten Gebieten des Substrats selektiv ein Metall oder ein Metallsilicid aufgewachsen, so daß eine kontinuierliche Metall- oder Metallsilicidschicht in Kontakt mit dem Substrat in der Öffnung gebildet wird und sich von dort längs des Musters der Keimbildungsschicht erstreckt.
    • Zusammenfassung der Erfindung
  • Nach der Erfindung wird, wie in den Ansprüchen definiert, eine selbstjustierende Metallisierung für Halbleiteranordnungen dadurch geschaffen, daß auf den freigelegten Halbleitergebieten der Anordnung eine erste Wolframschicht selektiv niedergeschlagen wird, daß eine Schicht aus einem Material gebildet wird, das Keimbildungsstellen für Wolfram auf selektierten Gebieten von isolierenden Gebieten grenzen an die Siliziumgebiete schafft, und daß danach eine zweite Wolframschicht auf den freigelegten Teilen der ersten Schicht und der Keimbildungsschicht selektiv niedergeschlagen wird, wodurch die Metallisierung über die isolierenden Gebiete erweitert wird. Eine derartige selbsjustierende Metallisierung, die außerdem auf einfache Weise unmittelbar auf Keimbildungsoberflächen wie Einkristall-, polykristallinem und amorphem Silizium, selektiv niedergeschlagen werden kann, weist einen niedrigeren spezifischen Widerstand auf als Polysilizium und die meisten hochschmelzenden Metallsilicidmetallisierungen, und bildet eine effektive Sperre zu Kreuzdiffusion zwischen Aluminiumkontakten und darunter liegenden Siliziumgebieten.
  • Nach einem Aspekt der Erfindung wird ein Verfahren geschaffen zum Bilden einer selbstjustierenden Metallisierung zu den freigelegten Siliziumgebieten einer Halbleiteranordnung, wobei dieses Verfahren die nachfolgenden Verfahrensschritte aufweist:
  • a) das selektive Niederschlagen einer ersten Wolframschicht auf den freigelegten Siliziumgebieten der Anordnung, wobei diese Gebiete durch isolierende Gebiete voneinander getrennt sind,
  • b) das Niederschlagen einer Schicht aus einem Material, das Keimbildungsstellen für Wolfram auf der Oberfläche der Anordnung schafft, einschließlich der erstgenannten selektiv niedergeschlagenen Wolframschicht und der isolierenden Gebiete,
  • c) das selektive Entfernen von Teilen der Keimbildungsschicht zum Bilden eines Musters, das sich über die obengenannten Teile der isolierenden Gebiete erstreckt und wenigstens Randteile der erstgenannten Wolframschicht kontaktiert, welche an diesen isolierenden Gebieten anliegen, und
  • d) das selektive Niederschlagen einer zeiten Wolframschicht auf der Keimbildungsschicht und den freigelegten Teilen der ersten Wolframschicht zum gegenseitigen Verbinden der Metallisierung über die vorbestimmten isolierenden Gebiete.
  • Nach bevorzugten Ausführungsformen der Erfindung werden die Keimbildungsschicht und die zweite Wolframschicht bei einer Temperatur niedergeschlagen, die niedriger ist als die Bildungstemperatur für das Wolframsilicid, ist die Keimbildungsschicht ist amorphes Silizium und wird durch Ätzen durch eine unkritische Photomaske hindurch entfernt.
  • Nach einem anderen Aspekt der Erfindung wird eine Halbleiteranordnung geschaffen mit freigelegten Siliziumgebieten, wobei diese Gebiete durch isolierende Gebiete voneinander getrennt sind, und es wird eine selbstjustierende Metallisierung angebracht, wobei die Anordnung die folgenden Elemente aufweist:
  • a) eine erste Wolframschicht in Kontakt mit den freigelegten Siliziumgebieten,
  • b) eine gemusterte Schicht aus einem Material, das Keimbildungsstellen schaffen kann zum selektiven Niederschlag von Wolfram, wobei diese gemusterte Keimbildungsschicht sich über vorbestimmte Teile der isolierenden Gebiete erstreckt und wenigstens Randteile der ersten Wolframsehicht, die an diese isolierenden Gebiete grenzen, kontaktiert, und
  • c) eine zweite Wolframschicht auf der gemusterten Keimbildungsschicht und dem freigelegten Teil der ersten Wolframschicht, wobei die zweite Schicht die Metallisierung über die vorbestimmten Teile der isolierenden Gebiete gegenseitig verbindet.
  • Nach einer bevorzugten Ausführungsform der Anordnung ist die Keimbildungsschicht amorphes Silizium und beträgt die Dicke der ersten und zweiten Wolframschicht mindestens etwa 100 nm.
    • Kurze Beschreibung der Zeichnung
  • Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen.
  • Fig. 1 bis 6 einen schematischen Schnitt durch eine Ausführungsform einer MOS-Anordnung mit einer Source, einer Drain, einem gate und mit isolierenden Oxidgebieten, wobei die aufeinanderfolgenden Verfahrensschritte zum Herstellen einer erfindungsgemäßen MOS-Halbleiteranordnung dargestellt sind, und
  • Fig. 7 einen schematischen Schnitt durch eine andere Ausführungsform einer erfindungsgemäßen MOS-Anordnung, wobei ein Aluminium-Kontaktgebiet sich bis jenseits des Randes eines Feldoxidgebietes erstreckt.
    • Beschreibung der bevorzugten Ausführungsformen
  • Fig. 1 zeigt einen Körper aus Einkristall-Silizium 10 mit bereits darin vorgesehenen Source- und Drain-Gebieten 11 bzw. 12 sowie Feldoxidgebieten 13, 14 und 15, wobei die Source- und Drain-Gebiete durch Ionenimplantierung durch eine nicht dargestellte dünne thermisch aufgewachsen Siliziumdioxidschicht hindurch auf der Oberfläche des Siliziumkörpers 10 gebildet sind. Das Polysilizium-Gate 16 über dem Gate-Oxid 17 und das Polysilizium-Element 18 über dem Feldoxid 13 liegen auf der Oberfläche des Siliziumkörpers 10, wobei das Polysilizium-Gate 16 und das Element 18 durch aus Oxid bestehende Seitenwanddistanzelemente 19, 20, 21 und 22 geschützt werden. Bekanntlich können die Distanzteile entweder durch Hochdruckoxidation oder durch chemischen Niederschlag aus der Dampfphase einer Siliziumdioxidschicht auf der Oberfläche der Anordnung gebildet werden, mit einer nachfolgenden anisotropen reaktiven Ionenätzung zum selektiven Entfernen von Teilen der Oxidschicht.
  • Fig 2 zeigt, daß nach der Bildung der Polysilizium-Elemente die Source, die Drain und die aus Oxid bestehenden Seitenwanddistanzelemente eine Wolframschicht 23 auf den freigelegten Einkristall- und polykristallinen Siliziumoberflächen selektiv niedergeschlagen wird, wobei die Teile 23a, b, c, d und e der Wolframschicht der Source 11, der Drain 12, dem Gate 16, dem Element 18 und dem Siliziumgebiet 24 der Anordnung entsprechen. Bekanntlich kann ein derartiger selektiver Niederschlag von Wolfram auf Siliziumoberflächen unter gesteuerten verhältnissen erzielt werden, wie dies beispielsweise eingehend beschrieben ist in E.K. Broadbent u.a.: "Selective Low Pressure Chemical Vapor Deposition of Tungsten", Journal of the Electrochemical Society, Heft 131, Nr. 6, Juni 1984, Seite 1427. Kurz gesagt kann ein solcher selektiver Niederschlag dadurch erhalten werden, daß die Oberfläche der Anordnung mit einem Dampf einer reduzierbaren Wolframverbindung wie WF&sub6; in Anwesenheit von H&sub2; in Kontakt gebracht wird bei einer Temperatur im Bereich von etwa 250 bis 500 ºC. Zunächst tritt Niederschlag auf wenn das WF&sub6; bei Kontaktierung mit den freigelegten Siliziumoberflächen der Anordnung zu metallisches Wolfram reduziert wird, und danach durch die Reduktion von WF&sub6; durch H&sub2;.
  • Diese Wolframschicht, die einen Kontakt mit einem niedrigen spezifischen Widerstand mit dem Silizium schafft, soll dick genug sein um das darunter liegende Silizium der Source- und Drain-Gebiete gegen Ätzung zu schützen bei dem untenstehend noch zu beschreibenden Ätzvorgang, wobei eine Schichtdicke von etwa 100 nm im allgemeinen ausreicht um eine solche unerwünschte Ätzung zu vermeiden. Der Schichtwiderstand einer derartigen Schicht liegt in der Größenordnung von 1 Ohm je Quadratfläche gegenüber einem Flächenwiderstand einer hochschmelzenden Metallsilicidschicht vergleichbarer Dicke von etwa 1 bis 10 Ohm je Quadratfläche.
  • Fig 3 zeigt, daß nach der Bildung der ersten Wolframschicht 23 eine Schicht 25 aus amorphem Silizium oder einem anderen Material, das als Source von Keimbildungsstellen für Wolfram geeignet ist, niedergeschlagen wird. Außer der Funktion einer Keimbildungsstelle für Wolfram, soll das Material unterhalb 500 ºC niedergeschlagen werden können, welche die Zieltemperatur zum Bilden von Wolframsilicid ist, und es soll gegenüber Wolfram und Siliziumdioxid selektiv ätzbar sein. Es dürfte einleuchten, daß die beispielsweise durch Kathodenzerstäubung gebildete amorphe Siliziumschicht 25 die ganze Oberfläche der Anordnung bedeckt.
  • Fig. 4 zeigt, daß die amorphe Siliziumschicht 25 danach zu einem Muster von Gebieten 25a und 25b geformt wird, und zwar dadurch, daß auf der Oberfläche der niedergeschlagenen Siliziumschicht 25 eine Photoresistschicht angebracht wird und daß diese Photoresistschicht 26a und 26b zum Maskieren von Feldoxid 14 und angrenzender Teile der Wolframschichten 23b und 23e sowie des Seitenwanddistanzelementes 21, eines Teils des Feldoxids 13 zwischen dem Distanzelement 21 und dem Source-Gebiet 11, und angrenzender Teile von Wolframschichten 23a und 23d gemustert wird. Die Siliziumschicht 25 wird danach geätzt zum Zurücklassen gemusterter Gebiete 25a und 25b. Während dieses Ätzvorgangs schützt die Wolframschicht 23 das darunter liegende Silizium gegen einen Angriff des Ätzmittels.
  • Danach werden Photoresistmusterelemente 26a und 26b entfernt und auf den amorphen gemusterten Siliziumgebieten 25a und 25b sowie auf den freigelegten Teilen der ersten Wolframschicht wird eine zweite Wolframschicht 27 selektiv niedergeschlagen, wie in Fig. 5 dargestellt. Die amorphen Siliziumgebiete 25a und 25b haben folglich Keimbildungsstellen für die zweite niedergeschlagene Wolframschicht 27 geschaffen, wodurch die sich daraus ergebende Metallisierung sich von dem Source- Gebiet 11 über das Feldoxid 13 und die Seitenwanddistanzelemente 21 zu dem Polysilizium-Element 18 erstreckt und von dem Drain-Gebiet 12 über das Feldoxid 14 zu dem Kanalgebiet 24. Außerdem bleiben durch die Selektivität des Wolframniederschlags, das Seitenwanddistanzelement 22, das Feldoxidgebiet 13, das angrenzende Seitenwanddistanzelement 22 und das Feldoxidgebiet 15 frei während des ganzen Prozesses frei von Wolfram, wobei die Notwendigkeit eines selektiven Ätzvorgangs zum Entfernen von Wolfram von diesen Gebieten vermieden wird.
  • Die zweite Wolframschicht wird mit einer Dicke von mindestens etwa 100 nm und vorzugsweise etwa 120 nm angebracht, damit eine zuverlässige Verbindungsstruktur mit niedrigem Widerstand erhalten wird.
  • Zum darauffolgenden Vervollständigen der selbsjustierenden Metallisierungsstruktur wird die ganze Oberfläche der Anordnung in einer dicken isolierenden Oxidschicht 28 eingekapselt, wie dies in Fig. 6 dargestellt ist. Diese Schicht 28 ist eine im Plasmaverfahren oder aus der Dampfphase niedergeschlagene dielektrische Schicht, die bevorzugt wird, weil sie bei einer Temperatur unterhalb 500 ºC gebildet werden kann, was die Zieltemperatur der Bildung von Wolframsilicid ist. "Flow"-Glas, das mit Phosphor hochdotiertes Siliziumdioxid mit einer hohen Flußtemperatur ist, ist folglich bei dieser Ausführungsform unverwendbar.
  • Das Planieren der Oxidschicht 28 kann gewünschtenfalls mit Hilfe einer der bekannten Techniken durchgeführt werden, beispielsweise durch Anbringen einer flüssigen Photoresistschicht über die unebene Oberfläche, das Erhärten lassen der Photoresistschicht und das darauffolgende Zurückätzen der ebenen Oberfläche durch ein physikalisches Verfahren, wie Zerstäubungsätzen oder Ionenfräsen zum Entfernen der Photoresistschicht und des darunter liegenden Material in etwa derselben Zeit. Siehe beispielsweise U.S. Patent 4.025.411.
  • Danach wird die Kontakt- bzw. durchgehende Öffnung 29 in der Oxidschicht 28 durch Ätzen geöffnet und mittels eines Metalls, wie Aluminium oder einer Aluminiumlegierung mit einem geringen Prozentsatz an Silizium oder eines ähnlichen geeigneten Kontaktmaterials wird ein Kontakt von draußen mit der Metallisierung hergestellt und die Anordnung wird danach entsprechend herkömmlichen Verfahren zu Ende bearbeitet.
  • Einer der Vorteile der erfindungsgemäßen selbstjustierenden Metallisierungsstruktur ist, daß die Wolframschichten in der Metallisierungsstruktur als effektive Sperrschicht gegen Diffusion zwischen dem Aluminiumkontakt 30 und dem darunter liegenden Silizium wirksam sein kann. So zeigt beispielsweise Fig. 7 eine Abwandlung der Anordnung, in der die hindurchgehende Öffnung 31 am Rand des Feldoxidgebietes 33 vorgesehen ist, und dadurch das Siliziumgebiet 34 der Anordnung überlappt. In dieser Konfiguration sind die Wolframschichten 35 und 36 der Metallisierungsstruktur als Sperrschicht für die Kreuzdiffusion zwischen dem Siliziumgebiet und dem Aluminiumkontakt 32 wirksam.
  • Im allgemeinen soll die Bildung von Wolframsilicid durch eine Reaktion der Wolframschichten mit entweder dem darunter liegenden Einkristall-Siliziumkörper oder der darüber liegenden amorphen Siliziumschicht vermieden werden, und zwar wegen des höheren spezifischen Widerstandes des Silicids. Es kann aber Anwendungsbereiche geben, in denen die Bildung des Silicids erwünscht ist. In derartigen Fällen kann das Polysilizium, das eine Niederschlagtemperatur über 500 ºC hat, durch amorphes Silizium ersetzt werden, und es wir dann Silicid gebildet beim Niederschlagen durch Reaktion mit der darunter liegenden Wolframschicht. Auf alternative Weise kann das Silicid durch eine einzelne Glühbehandlung bei einer Temperatur über 500 ºC zum Fördern der Reaktion zwischen dem amorphen Silizium und der ersten Wolframschicht gebildet werden. Danach kann das amorphe oder Polysilizium von den nicht maskierten Teilen der Schicht entfernt werden, und zwar durch ein Ätzmittel, das für das Silizium gegenüber dem Siliziumdioxid und dem Wolframsilicid selektiv ist. Die zweite Wolframschicht könnte danach auf die bereits beschriebene Art und Weise niedergeschlagen werden (wobei das Wolframdisilicid und das amorphe oder Polysilizium Keimbildungsstellen für den selektiven Niederschlag bilden), bei einer Temperatur unter 500 ºC damit die Vorteile eines niedrigeren spezifischen Widerstandes und einer Sperrschicht gegen Diffusion dieser Schicht beibehalten werden.

Claims (15)

1. Verfahren zur Herstellung einer selbstjustierenden Metallisierung auf freigelegten Halbleitergebieten einer Halbleiteranordnung, wobei dieses Verfahren die nachfolgenden Verfahrensschritte aufweist:
a) das selektive Niederschlagen einer ersten Wolframschicht auf den freigelegten Halbleitergebieten der Oberfläche der Anordnung, wobei diese Gebiete durch Isoliergebiete voneinander getrennt sind,
b) das Niederschlagen einer Keimbildungsschicht aus einem Material, das Keimbildungsstellen für Wolfram auf der Oberfläche der Anordnung bildet, einschließlich der ersten selektiv niedergeschlagenen Wolframschicht,
c) das selektive Entfernen von Teilen der Keimbildungsschicht zum Freilassen eines Musters von Gebieten über vorbestimmten Teilen der isolierenden Gebiete und das Kontaktieren von mindestens Randteilen der ersten Wolframschicht, die an diese Isoliergebiete grenzen, und
d) das selektive Niederschlagen einer zweiten Wolframschicht auf den restlichen Gebieten der Keimbildungsschicht und den freigelegten Teilen der ersten Wolframschicht zur gegenseitigen Verbindung der Metallisierungen über die vorbestimmten Isoliergebiete hinweg.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Metallisierungsprozeß bei Temperaturen unterhalb ungefähr 500ºC durchgeführt wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Keimbildungsschicht durch Bildung einer Photoresistschicht auf der Oberfläche der Anordnung, durch selektive Entfernung von Teilen des Photoresists zum Zurücklassen eines Musters entsprechend dem erwünschten Muster der Keimbildungsschicht, durch selektive Ätzung der freigelegten Teile der Keimbildungsschicht und durch Abziehung des Photoresistmusters zum Zurücklassen des erwünschten Keimbildungsschichtmusters selektiv entfernt wird.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Keimbildungsschicht amorphes Silizium ist.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Dicke der ersten und zweiten Wolframschicht mindestens 100 nm beträgt.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß nach dem selektiven Niederschlagen der zweiten Wolframschicht eine dicke Isolierschicht auf der Oberfläche der Anordnung gebildet wird, wobei mindestens eine Kontaktöffnung durch die Isolierschicht hindurch vorgesehen wird, und durch die Öffnung hindurch zu der unterliegenden Metallisierung mindestens ein Kontakt gebildet wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die dicke Isolierschicht planiert ist.
8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß der Kontakt aus Aluminium und den Legierungen desselben gewählt wird.
9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Anordnung eine MOS-Anordnung ist und die freigelegten Halbleitergebiete mindestens Source-, Drain- und Gate-Gebiete aufweisen.
10. Halbleiteranordnung mit freigelegten Halbleitergebieten, die durch Isoliergebiete voneinander getrennt sind, und mit einer selbstjustierenden Metallisierung zu den freigelegten Halbleitergebieten der Anordnung, wobei die Metallisierung die nachfolgenden Schichten aufweist:
a) eine erste Wolframschicht in Kontakt mit den freigelegten Halbleitergebieten,
b) eine gemusterte Schicht aus einem Material, das imstande ist, Keimbildungsstellen zum selektiven Niederschlagen von Wolfram zu schaffen, wobei diese gemusterte Keimbildungsschicht über vorbestimmte Teile der Isoliergebiete liegt und mindestens die Randteile der ersten Wolframschicht, die an diese Isoliergebiete grenzen, kontaktiert, und
c) eine zweite Wolframschicht auf der gemusterten Keimbildungsschicht und den freigelegten Teilen der ersten Wolframschicht, wobei diese zweite Schicht die Metallisierungen über die vorbestimmten Teile der Isoliergebiete hinweg miteinander verbindet.
11. Halbleiteranordnung nach Anspruch 10, dadurch gekennzeichnet, daß das Keimbildungsstellen bildende Material amorphes Silizium ist.
12. Halbleiteranordnung nach Anspruch 10, dadurch gekennzeichnet, daß die Dicke der ersten und zweiten Wolframschicht mindestens 100 nm beträgt.
13. Halbleiteranordnung nach Anspruch 12, dadurch gekennzeichnet, daß die Dicke der zweiten Wolframschicht mindestens 120 nm beträgt.
14. Halbleiteranordnung nach Anspruch 10, dadurch gekennzeichnet, daß die Metallisierung mit einer dicken Isolierschicht bedeckt wird, die mindestens ein Kontaktöffnung definiert, durch die sich ein darüber liegendes elektrisches Kontaktmaterial erstreckt zur Kontaktierung der unterliegenden Metallisierung.
15. Halbleiteranordnung nach Anspruch 10, dadurch gekennzeichnet, daß die freigelegten Halbleitergebiete mindestens Source-, Drain- und Gate-Gebiete aufweisen.
DE8888201742T 1987-08-27 1988-08-16 Selbstjustierende metallisierung einer halbleiteranordnung und verfahren zur selektiven wolframabscheidung. Expired - Fee Related DE3872803T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/090,301 US4822749A (en) 1987-08-27 1987-08-27 Self-aligned metallization for semiconductor device and process using selectively deposited tungsten

Publications (2)

Publication Number Publication Date
DE3872803D1 DE3872803D1 (de) 1992-08-20
DE3872803T2 true DE3872803T2 (de) 1993-02-18

Family

ID=22222186

Family Applications (1)

Application Number Title Priority Date Filing Date
DE8888201742T Expired - Fee Related DE3872803T2 (de) 1987-08-27 1988-08-16 Selbstjustierende metallisierung einer halbleiteranordnung und verfahren zur selektiven wolframabscheidung.

Country Status (5)

Country Link
US (1) US4822749A (de)
EP (1) EP0307021B1 (de)
JP (1) JP2598481B2 (de)
KR (1) KR970011263B1 (de)
DE (1) DE3872803T2 (de)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4994402A (en) * 1987-06-26 1991-02-19 Hewlett-Packard Company Method of fabricating a coplanar, self-aligned contact structure in a semiconductor device
US4985371A (en) * 1988-12-09 1991-01-15 At&T Bell Laboratories Process for making integrated-circuit device metallization
US5358902A (en) * 1989-06-26 1994-10-25 U.S. Philips Corporation Method of producing conductive pillars in semiconductor device
GB2233820A (en) * 1989-06-26 1991-01-16 Philips Nv Providing an electrode on a semiconductor device
JPH03141645A (ja) * 1989-07-10 1991-06-17 Texas Instr Inc <Ti> ポリサイドによる局所的相互接続方法とその方法により製造された半導体素子
US4933303A (en) * 1989-07-25 1990-06-12 Standard Microsystems Corporation Method of making self-aligned tungsten interconnection in an integrated circuit
US4935376A (en) * 1989-10-12 1990-06-19 At&T Bell Laboratories Making silicide gate level runners
US5070029A (en) * 1989-10-30 1991-12-03 Motorola, Inc. Semiconductor process using selective deposition
US4987099A (en) * 1989-12-29 1991-01-22 North American Philips Corp. Method for selectively filling contacts or vias or various depths with CVD tungsten
US5166771A (en) * 1990-01-12 1992-11-24 Paradigm Technology, Inc. Self-aligning contact and interconnect structure
US5483104A (en) * 1990-01-12 1996-01-09 Paradigm Technology, Inc. Self-aligning contact and interconnect structure
US5118639A (en) * 1990-05-29 1992-06-02 Motorola, Inc. Process for the formation of elevated source and drain structures in a semiconductor device
US5156994A (en) * 1990-12-21 1992-10-20 Texas Instruments Incorporated Local interconnect method and structure
US5115296A (en) * 1991-01-14 1992-05-19 United Microelectronics Corporation Preferential oxidization self-aligned contact technology
US5280190A (en) * 1991-03-21 1994-01-18 Industrial Technology Research Institute Self aligned emitter/runner integrated circuit
US5313084A (en) * 1992-05-29 1994-05-17 Sgs-Thomson Microelectronics, Inc. Interconnect structure for an integrated circuit
DE4339919C2 (de) * 1993-11-23 1999-03-04 Siemens Ag Herstellverfahren für eine aus Silizid bestehende Anschlußfläche für ein Siliziumgebiet
US5702979A (en) * 1994-05-31 1997-12-30 Sgs-Thomson Microelectronics, Inc. Method of forming a landing pad structure in an integrated circuit
US5956615A (en) * 1994-05-31 1999-09-21 Stmicroelectronics, Inc. Method of forming a metal contact to landing pad structure in an integrated circuit
US5945738A (en) * 1994-05-31 1999-08-31 Stmicroelectronics, Inc. Dual landing pad structure in an integrated circuit
US5633196A (en) * 1994-05-31 1997-05-27 Sgs-Thomson Microelectronics, Inc. Method of forming a barrier and landing pad structure in an integrated circuit
FR2728390A1 (fr) * 1994-12-19 1996-06-21 Korea Electronics Telecomm Procede de formation d'un transistor a film mince
US5705427A (en) * 1994-12-22 1998-01-06 Sgs-Thomson Microelectronics, Inc. Method of forming a landing pad structure in an integrated circuit
JP4156044B2 (ja) * 1994-12-22 2008-09-24 エスティーマイクロエレクトロニクス，インコーポレイテッド 集積回路におけるランディングパッド構成体の製造方法
US5480830A (en) * 1995-04-04 1996-01-02 Taiwan Semiconductor Manufacturing Company Ltd. Method of making depleted gate transistor for high voltage operation
US5654860A (en) * 1995-08-16 1997-08-05 Micron Technology, Inc. Well resistor for ESD protection of CMOS circuits
EP0864176B1 (de) 1995-11-30 2002-02-13 Micron Technology, Inc. Esd-schutzstruktur für halbleiterchips
US6507074B2 (en) 1995-11-30 2003-01-14 Micron Technology, Inc. Structure for ESD protection in semiconductor chips
US5719071A (en) * 1995-12-22 1998-02-17 Sgs-Thomson Microelectronics, Inc. Method of forming a landing pad sturcture in an integrated circuit
US5804846A (en) * 1996-05-28 1998-09-08 Harris Corporation Process for forming a self-aligned raised source/drain MOS device and device therefrom
US6316325B1 (en) * 1998-11-13 2001-11-13 United Microelectronics Corp. Method for fabricating a thin film resistor
US6392302B1 (en) 1998-11-20 2002-05-21 Micron Technology, Inc. Polycide structure and method for forming polycide structure
US8754416B2 (en) * 2005-11-25 2014-06-17 The Hong Hong University of Science and Technology Method for fabrication of active-matrix display panels
CN103871882B (zh) * 2012-12-17 2016-09-28 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
US20150171321A1 (en) * 2013-12-13 2015-06-18 Micron Technology, Inc. Methods of forming metal on inhomogeneous surfaces and structures incorporating metal on inhomogeneous surfaces
US9984919B1 (en) 2017-07-31 2018-05-29 Globalfoundries Inc. Inverted damascene interconnect structures

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1399163A (en) * 1972-11-08 1975-06-25 Ferranti Ltd Methods of manufacturing semiconductor devices
US4445266A (en) * 1981-08-07 1984-05-01 Mostek Corporation MOSFET Fabrication process for reducing overlap capacitance and lowering interconnect impedance
JPS60130844A (ja) * 1983-12-20 1985-07-12 Toshiba Corp 半導体装置の製造方法
JPS60240123A (ja) * 1984-05-15 1985-11-29 Fujitsu Ltd 半導体装置の製造方法
JPS60245256A (ja) * 1984-05-21 1985-12-05 Fujitsu Ltd 半導体装置
JPH0682758B2 (ja) * 1984-06-15 1994-10-19 ヒューレット・パッカード・カンパニー 半導体集積回路の形成方法
US4589196A (en) * 1984-10-11 1986-05-20 Texas Instruments Incorporated Contacts for VLSI devices using direct-reacted silicide
DE3650077T2 (de) * 1985-03-15 1995-02-23 Hewlett Packard Co Metallisches Verbindungssystem mit einer ebenen Fläche.
EP0201250B1 (de) * 1985-04-26 1992-01-29 Fujitsu Limited Verfahren zur Herstellung einer Kontaktanordnung für eine Halbleiteranordnung
US4648175A (en) * 1985-06-12 1987-03-10 Ncr Corporation Use of selectively deposited tungsten for contact formation and shunting metallization
US4630357A (en) * 1985-08-02 1986-12-23 Ncr Corporation Method for forming improved contacts between interconnect layers of an integrated circuit
US4660276A (en) * 1985-08-12 1987-04-28 Rca Corporation Method of making a MOS field effect transistor in an integrated circuit
US4751198A (en) * 1985-09-11 1988-06-14 Texas Instruments Incorporated Process for making contacts and interconnections using direct-reacted silicide
US4764484A (en) * 1987-10-08 1988-08-16 Standard Microsystems Corporation Method for fabricating self-aligned, conformal metallization of semiconductor wafer

Also Published As

Publication number Publication date
JP2598481B2 (ja) 1997-04-09
KR970011263B1 (ko) 1997-07-08
KR890004404A (ko) 1989-04-21
US4822749A (en) 1989-04-18
DE3872803D1 (de) 1992-08-20
EP0307021B1 (de) 1992-07-15
JPS6472524A (en) 1989-03-17
EP0307021A1 (de) 1989-03-15

Similar Documents

Publication Publication Date Title
DE3872803T2 (de) Selbstjustierende metallisierung einer halbleiteranordnung und verfahren zur selektiven wolframabscheidung.
DE3851163T2 (de) Kontakt in einer Bohrung in einem Halbleiter und Verfahren zu seiner Herstellung.
DE3687179T2 (de) Herstellung eines selbstausrichtenden kontaktfensters in einer integrierten schaltung.
DE69133316T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE69220995T2 (de) Metallisierung eines integrierten Schaltkreises mit Nullkontaktanforderung des Gehäuses und Verfahren zu seiner Herstellung
DE69029595T2 (de) Halbleiterbauelemente mit einem Wolframkontakt und sein Herstellungsverfahren
DE69025886T2 (de) Verfahren zum teilweisen Anfüllen von Kontakten oder Durchführungen verschiedener Tiefe
DE69332136T2 (de) Halbleiterbauelement mit einem Kontakt und Verfahren zu seiner Herstellung
DE60304225T2 (de) NIickelsilizid mit verminderter Grenzflächenrauhigkeit
DE69429951T2 (de) Herstellungsverfahren für Halbleiteranordnung unter Verwendung der selektiven CVD-Methode
DE69736460T2 (de) Verfahren zur Herstellung von gerichtet abgeschiedenem Silizid über Transistorelektroden
DE112006003206B4 (de) Verfahren zum Ausbilden einer Halbleiteranordnung
DE102005063092B3 (de) Halbleiterbauelement mit einer Kontaktstruktur mit erhöhter Ätzselektivität
DE2922018A1 (de) Verfahren zur herstellung von vlsi-schaltungen
DE3834241A1 (de) Halbleitereinrichtung
DE69214339T2 (de) Struktur und Verfahren für die Bildung selbstjustierender Kontakte
DE3334333A1 (de) Verfahren zur herstellung eines mos-einrichtung mit selbstjustierten kontakten
DE10236682A1 (de) Halbleitervorrichtung
DE69526486T2 (de) Verfahren zum Herstellen einer Kontaktfläche in einer integrierten Schaltung
DE102007057682A1 (de) Hybridkontaktstruktur mit Kontakt mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE2922015A1 (de) Verfahren zur herstellung einer vlsi-schaltung
DE2921010A1 (de) Verfahren zur herstellung von sowie strukturen fuer vlsi-schaltungen mit hoher dichte
DE112020003222B4 (de) Zwischenverbindungsanordnung mit vollständig ausgerichteten durchkontakten
DE3855889T2 (de) Ein verfahren zur herstellung selbstausrichtender halbleiteranordnungen
EP0764982B1 (de) Verfahren zur Herstellung einer integrierten CMOS-Schaltung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: PHILIPS ELECTRONICS N.V., EINDHOVEN, NL

8327 Change in the person/name/address of the patent owner

Owner name: KONINKLIJKE PHILIPS ELECTRONICS N.V., EINDHOVEN, N

8339 Ceased/non-payment of the annual fee