JP2598481B2 - 半導体装置及びその自己整列金属化部分の形成方法 - Google Patents
半導体装置及びその自己整列金属化部分の形成方法Info
- Publication number
- JP2598481B2 JP2598481B2 JP63210418A JP21041888A JP2598481B2 JP 2598481 B2 JP2598481 B2 JP 2598481B2 JP 63210418 A JP63210418 A JP 63210418A JP 21041888 A JP21041888 A JP 21041888A JP 2598481 B2 JP2598481 B2 JP 2598481B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- tungsten
- nucleation
- semiconductor device
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 26
- 238000000034 method Methods 0.000 title claims description 23
- 239000010937 tungsten Substances 0.000 claims description 61
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 60
- 229910052721 tungsten Inorganic materials 0.000 claims description 60
- 230000006911 nucleation Effects 0.000 claims description 28
- 238000010899 nucleation Methods 0.000 claims description 28
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 230000008021 deposition Effects 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 229910045601 alloy Inorganic materials 0.000 claims 1
- 239000000956 alloy Substances 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 25
- 229910052710 silicon Inorganic materials 0.000 description 25
- 239000010703 silicon Substances 0.000 description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 23
- 229920005591 polysilicon Polymers 0.000 description 20
- 229910021332 silicide Inorganic materials 0.000 description 20
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 19
- 238000001465 metallisation Methods 0.000 description 14
- 238000005530 etching Methods 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 9
- 125000006850 spacer group Chemical group 0.000 description 9
- 239000003870 refractory metal Substances 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 6
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 229910021342 tungsten silicide Inorganic materials 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000000992 sputter etching Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000053 physical method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229910021352 titanium disilicide Inorganic materials 0.000 description 1
- 150000003657 tungsten Chemical class 0.000 description 1
- 150000003658 tungsten compounds Chemical class 0.000 description 1
- DZKDPOPGYFUOGI-UHFFFAOYSA-N tungsten dioxide Inorganic materials O=[W]=O DZKDPOPGYFUOGI-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32051—Deposition of metallic or metal-silicide layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/903—Catalyst aided deposition
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、露出したシリコン領域に対する自己整列金
属化部分を有する半導体装置、及びタングステンの選択
的な付着によりこのような金属化部分を形成する方法に
係る。
属化部分を有する半導体装置、及びタングステンの選択
的な付着によりこのような金属化部分を形成する方法に
係る。
従来の技術 集積回路装置のサイズが減少されそして実装密度が高
くなる傾向が続いているために、これら装置及び回路の
設計及び製造に益々精巧さが要求されるようになってき
ている。
くなる傾向が続いているために、これら装置及び回路の
設計及び製造に益々精巧さが要求されるようになってき
ている。
VLSI（非常に大規模な集積）回路の場合、従来の製造
技術ではマスクを整列させそしてエッチングの許容差を
確保することが必要とされるために、能動的な装置及び
相互接続ラインの両方について実装密度が制限される。
従って、MOS（金属酸化物半導体）装置においてソー
ス、ドレイン及びポリシリコンゲートと相互接続ライン
とに対する自己整列接点が開発されたことにより、装置
及び相互接続部の実装密度を上げることができるように
なった。
技術ではマスクを整列させそしてエッチングの許容差を
確保することが必要とされるために、能動的な装置及び
相互接続ラインの両方について実装密度が制限される。
従って、MOS（金属酸化物半導体）装置においてソー
ス、ドレイン及びポリシリコンゲートと相互接続ライン
とに対する自己整列接点が開発されたことにより、装置
及び相互接続部の実装密度を上げることができるように
なった。
自己整列接点とは、装置のサイズを増加しなくても厳
密な整列許容差を考慮しなくてもよいように大きな接触
領域が設けられた接点をいう。
密な整列許容差を考慮しなくてもよいように大きな接触
領域が設けられた接点をいう。
MOS装置の自己整列接点を得るための１つの解決策
は、ポリシリコン接点（PC）及びゲートマスク（Ｇ）を
組合せて自己整列接点を画成することである。1979年米
国カルフォルニア州ロスアンジェルスで開催されたECS
ミーティングの「アブストラクト」No.548の第1469頁に
掲載されたM.R.カーン（Kahn）氏等の「VLSI回路を製造
するための自己整列接触（SAC）方法（A Self−Aligned
Contact（SAC） Process For Manufactuing VLSI Circ
uit）」と題する論文を参照されたい。
は、ポリシリコン接点（PC）及びゲートマスク（Ｇ）を
組合せて自己整列接点を画成することである。1979年米
国カルフォルニア州ロスアンジェルスで開催されたECS
ミーティングの「アブストラクト」No.548の第1469頁に
掲載されたM.R.カーン（Kahn）氏等の「VLSI回路を製造
するための自己整列接触（SAC）方法（A Self−Aligned
Contact（SAC） Process For Manufactuing VLSI Circ
uit）」と題する論文を参照されたい。
自己整列接点を得るための別の解決策は、MOS装置の
ソース、ドレイン及びゲート領域上に直接ポリシリコン
層を形成し、次いで、厳密でない窒化シリコンマスクを
用いてポリシリコン層を選択的に酸化することによりこ
のポリシリコン層に分離部分を形成することである。19
80年、IEDMの第140頁に掲載されたH.S.ヒュー（Fu）氏
等の「自己整列のソース−ドレイン及びゲート接点を有
する新規なMOSトランジスタ（A New MOS Transistor Wi
th Self−Registering Sorce−Drain and Gate Contact
s）」と題する論文を参照されたい。
ソース、ドレイン及びゲート領域上に直接ポリシリコン
層を形成し、次いで、厳密でない窒化シリコンマスクを
用いてポリシリコン層を選択的に酸化することによりこ
のポリシリコン層に分離部分を形成することである。19
80年、IEDMの第140頁に掲載されたH.S.ヒュー（Fu）氏
等の「自己整列のソース−ドレイン及びゲート接点を有
する新規なMOSトランジスタ（A New MOS Transistor Wi
th Self−Registering Sorce−Drain and Gate Contact
s）」と題する論文を参照されたい。
VLSI回路の設計において遭遇する別の制約は、ポリシ
リコンゲート及び相互接続部の電気抵抗にある。ポリシ
リコンを金属ケイ化物と部分的又は完全に取り替えるこ
とによってこれら構造体の電気抵抗率を下げることが知
られている。例えば、1979年４月のIEEEジャーナル・オ
ブ・ソリッドステート・サーキット、SC−14、No.2、第
291頁に掲載されたB.クラウダ（B.Crowder）氏等の「１
マイクロメータのMOSFET VLSI技術：パートVII−金属
ケイ化物相互接続技術−将来の展望（One Micrometer M
OSFET VLSI Technology:Part VII−Metal Silicide In
terconnection Technology−A Future Perspective）」
と題する論文を参照されたい。単結晶シリコン及びポリ
シリコンの上にケイ化物を選択的に形成できるようにす
る手段を用いて、MOS装置のソース、ドレイン及びゲー
ト領域に自己整列された低抵抗率の耐火金属ケイ化物相
互接続部が形成されている。これについては、1982年IE
DMの第714頁に掲載されたC.K.ロー（Lau）氏等の「二ケ
イ化チタン自己整列ソース／ドレイン＋ゲート技術」を
参照されたい。
リコンゲート及び相互接続部の電気抵抗にある。ポリシ
リコンを金属ケイ化物と部分的又は完全に取り替えるこ
とによってこれら構造体の電気抵抗率を下げることが知
られている。例えば、1979年４月のIEEEジャーナル・オ
ブ・ソリッドステート・サーキット、SC−14、No.2、第
291頁に掲載されたB.クラウダ（B.Crowder）氏等の「１
マイクロメータのMOSFET VLSI技術：パートVII−金属
ケイ化物相互接続技術−将来の展望（One Micrometer M
OSFET VLSI Technology:Part VII−Metal Silicide In
terconnection Technology−A Future Perspective）」
と題する論文を参照されたい。単結晶シリコン及びポリ
シリコンの上にケイ化物を選択的に形成できるようにす
る手段を用いて、MOS装置のソース、ドレイン及びゲー
ト領域に自己整列された低抵抗率の耐火金属ケイ化物相
互接続部が形成されている。これについては、1982年IE
DMの第714頁に掲載されたC.K.ロー（Lau）氏等の「二ケ
イ化チタン自己整列ソース／ドレイン＋ゲート技術」を
参照されたい。
上記技術の改善において、シリコンに接触する耐火金
属の反応によりケイ化物を生成する前に、シリコン層を
形成するための厳密でないホトマスク工程を使用して、
絶縁フィールド酸化物領域上の耐火金属層にアモルファ
スシリコン層を形成することにより、ケイ化物がフィー
ルド酸化物領域上に付加的に延ばされている。これによ
りフィールド酸化物領域上にできたケイ化物相互接続部
の延長部は、ソース及びドレイン接点をソース及びドレ
イン領域の真上ではなくてこれら領域に隣接して配置で
きるようにし、マスクの整列及びエッチング許容差の要
求を緩和できるようにする。これについては、1984年IE
DMの第118頁に掲載されたD.C.チェン（Chen）氏等の
「ミクロン以下のVLSIのための新規な装置相互接続機構
（A New Device Interconnect Scheme For Sub−Micron
VLSI）」と題する論文を参照されたい。
属の反応によりケイ化物を生成する前に、シリコン層を
形成するための厳密でないホトマスク工程を使用して、
絶縁フィールド酸化物領域上の耐火金属層にアモルファ
スシリコン層を形成することにより、ケイ化物がフィー
ルド酸化物領域上に付加的に延ばされている。これによ
りフィールド酸化物領域上にできたケイ化物相互接続部
の延長部は、ソース及びドレイン接点をソース及びドレ
イン領域の真上ではなくてこれら領域に隣接して配置で
きるようにし、マスクの整列及びエッチング許容差の要
求を緩和できるようにする。これについては、1984年IE
DMの第118頁に掲載されたD.C.チェン（Chen）氏等の
「ミクロン以下のVLSIのための新規な装置相互接続機構
（A New Device Interconnect Scheme For Sub−Micron
VLSI）」と題する論文を参照されたい。
発明が解決しようとする課題 然し乍ら、上記の技術では、アモルファスシリコンパ
ターンを形成するために付着、マスキング及びエッチン
グを行い、ケイ化物を形成するために加熱し、そしてケ
イ化物が形成された後に非反応耐火金属を除去するため
にエッチングを行うという付加的な段階が必要とされ
る。更に、ケイ化物は、その後に形成されるアルミニウ
ム接点とその下のシリコンとの間のクロス拡散を効果的
に防止しないので、ケイ化物の相互接続層の経路穴（こ
れは、フィールド酸化物のエッジを越えて装置の島領域
へと延びる）に窒化チタン又はタングステンのようなバ
リア材料の個別層を形成しなければならない。
ターンを形成するために付着、マスキング及びエッチン
グを行い、ケイ化物を形成するために加熱し、そしてケ
イ化物が形成された後に非反応耐火金属を除去するため
にエッチングを行うという付加的な段階が必要とされ
る。更に、ケイ化物は、その後に形成されるアルミニウ
ム接点とその下のシリコンとの間のクロス拡散を効果的
に防止しないので、ケイ化物の相互接続層の経路穴（こ
れは、フィールド酸化物のエッジを越えて装置の島領域
へと延びる）に窒化チタン又はタングステンのようなバ
リア材料の個別層を形成しなければならない。
そこで、本発明の目的は、公知のポリシリコン及びケ
イ化物相互接続部よりも電気抵抗率の低い半導体装置の
ための自己整列金属化部分を提供することである。
イ化物相互接続部よりも電気抵抗率の低い半導体装置の
ための自己整列金属化部分を提供することである。
本発明の別の目的は、ケイ化物を形成する必要がなく
且つ絶縁領域の表面から耐火金属を除去する付加的なエ
ッチング工程を行うことなく装置の絶縁領域上に自己整
列金属化部分を設けることである。
且つ絶縁領域の表面から耐火金属を除去する付加的なエ
ッチング工程を行うことなく装置の絶縁領域上に自己整
列金属化部分を設けることである。
本発明の更に別の目的は、絶縁領域のエッジを越えて
装置の島領域へと延びる接触領域において金属化部分の
上に付加的な拡散バリア層を形成する必要のない自己整
列金属化部分を提供することである。
装置の島領域へと延びる接触領域において金属化部分の
上に付加的な拡散バリア層を形成する必要のない自己整
列金属化部分を提供することである。
課題を解決するための手段 本発明によれば、半導体装置のための自己整列金属化
部分は、装置の露出した半導体領域の上に第１のタング
ステン層を選択的に付着し、シリコン領域の付近の絶縁
領域の選択された領域上にタングステンのための核形成
場所を与える材料の層を形成し、次いで、上記第１層及
び核形成層の露出した部分の上に第２のタングステン層
を選択的に付着し、これにより、絶縁領域を横切って金
属化部分が延びるようにすることにより形成される。こ
のような自己整列金属化部分は、単結晶、多結晶及びア
モルファスシリコンのように核形成表面上に直接容易に
選択的に付着されるのに加えて、多結晶シリコン（ポリ
シリコン）や大部分の耐火金属ケイ化物の金属化部分よ
りも抵抗率が低く、且つアルミニウム接点とその下のシ
リコン領域との間のクロス拡散に対する効果的なバリア
となる。
部分は、装置の露出した半導体領域の上に第１のタング
ステン層を選択的に付着し、シリコン領域の付近の絶縁
領域の選択された領域上にタングステンのための核形成
場所を与える材料の層を形成し、次いで、上記第１層及
び核形成層の露出した部分の上に第２のタングステン層
を選択的に付着し、これにより、絶縁領域を横切って金
属化部分が延びるようにすることにより形成される。こ
のような自己整列金属化部分は、単結晶、多結晶及びア
モルファスシリコンのように核形成表面上に直接容易に
選択的に付着されるのに加えて、多結晶シリコン（ポリ
シリコン）や大部分の耐火金属ケイ化物の金属化部分よ
りも抵抗率が低く、且つアルミニウム接点とその下のシ
リコン領域との間のクロス拡散に対する効果的なバリア
となる。
本発明の１つの特徴によれば、半導体装置の露出した
シリコン領域に対し自己整列金属化部分を形成する方法
において、 ａ）上記半導体装置の表面の露出したシリコン領域上に
タングステンの第１層を選択的に付着し、上記露出した
領域は絶縁領域によって分離されており、 ｂ）上記半導体装置の表面上で少なくとも上記第１の選
択的に付着されたタングステン層及び絶縁領域の上にタ
ングステンの核形成場所を与える材料の層を付着し、 ｃ）上記絶縁領域の所定の部分の上に横たわり且つこれ
ら絶縁領域に当接している第１タングステン層の少なく
ともエッジ部分に接触するようなパターンを残すように
上記核形成層の部分を選択的に除去し、そして ｄ）上記核形成層及び上記第１タングステン層の露出部
分の上にタングステンの第２層を選択的に付着して、上
記所定の絶縁領域を横切って金属化部分を相互接続する
という段階を具備することを特徴とする方法が提供され
る。
シリコン領域に対し自己整列金属化部分を形成する方法
において、 ａ）上記半導体装置の表面の露出したシリコン領域上に
タングステンの第１層を選択的に付着し、上記露出した
領域は絶縁領域によって分離されており、 ｂ）上記半導体装置の表面上で少なくとも上記第１の選
択的に付着されたタングステン層及び絶縁領域の上にタ
ングステンの核形成場所を与える材料の層を付着し、 ｃ）上記絶縁領域の所定の部分の上に横たわり且つこれ
ら絶縁領域に当接している第１タングステン層の少なく
ともエッジ部分に接触するようなパターンを残すように
上記核形成層の部分を選択的に除去し、そして ｄ）上記核形成層及び上記第１タングステン層の露出部
分の上にタングステンの第２層を選択的に付着して、上
記所定の絶縁領域を横切って金属化部分を相互接続する
という段階を具備することを特徴とする方法が提供され
る。
本発明の好ましい実施例によれば、核形成層及び第２
のタングステン層は、ケイ化タングステンの生成温度よ
り低い温度で付着され、そして核形成層はアモルファス
シリコンであって、厳密でないホトマスクを介してエッ
チングすることにより選択的に除去される。
のタングステン層は、ケイ化タングステンの生成温度よ
り低い温度で付着され、そして核形成層はアモルファス
シリコンであって、厳密でないホトマスクを介してエッ
チングすることにより選択的に除去される。
本発明の別の特徴によれば、絶縁領域によって分離さ
れた露出したシリコン領域と、自己整列金属化部分とを
有する半導体装置において、 ａ）上記露出したシリコン領域に接触するタングステン
の第１層と、 ｂ）上記絶縁領域の所定の部分の上に横たわり且つこれ
ら絶縁領域に当接している上記第１タングステン層の少
なくともエッジ部分に接触するようにタングステンを選
択付着するための核形成場所を作ることのできる材料よ
り成るパターン化層と、 ｃ）上記パターン化核形成層及び上記第１タングステン
層の露出部分の上に設けられたタングステンの第２層と
を具備し、この第２層は、上記絶縁領域の所定部分を横
切って金属化部分を相互接続することを特徴とする半導
体装置が提供される。
れた露出したシリコン領域と、自己整列金属化部分とを
有する半導体装置において、 ａ）上記露出したシリコン領域に接触するタングステン
の第１層と、 ｂ）上記絶縁領域の所定の部分の上に横たわり且つこれ
ら絶縁領域に当接している上記第１タングステン層の少
なくともエッジ部分に接触するようにタングステンを選
択付着するための核形成場所を作ることのできる材料よ
り成るパターン化層と、 ｃ）上記パターン化核形成層及び上記第１タングステン
層の露出部分の上に設けられたタングステンの第２層と
を具備し、この第２層は、上記絶縁領域の所定部分を横
切って金属化部分を相互接続することを特徴とする半導
体装置が提供される。
本発明装置の好ましい実施例によれば、上記核形成層
はアモルファスシリコンであり、そして第１及び第２の
タングステン層の厚みは少なくとも約100nmである。
はアモルファスシリコンであり、そして第１及び第２の
タングステン層の厚みは少なくとも約100nmである。
実施例 以下、添付図面を参照し、本発明の好ましい実施例を
詳細に説明する。
詳細に説明する。
第１図には、ソース及びドレイン領域11及び12と、フ
ィールド酸化物領域13、14及び15とが予め形成された単
結晶シリコンの本体10が示されており、ソース及びドレ
イン領域は、シリコン本体10の表面上に設けた薄い熱成
長の二酸化シリコン層（図示せず）を通してイオンイン
プランテーションすることにより形成される。ゲート酸
化物17の上部のポリシリコンゲート16及びフィールド酸
化物13の上部のポリシリコン素子18は、シリコン本体10
の表面上に配置され、ポリシリコンゲート16及び素子18
は両方とも酸化物側壁スペーサ19、20、21及び22によっ
て保護される。良く知られているように、これらのスペ
ーサは、典型的に、装置の表面上に二酸化シリコン層を
高圧力で酸化するか又は化学蒸着した後に非等方性反応
のイオンエッチングを行って酸化物層の一部分を選択的
に除去することによって形成される。
ィールド酸化物領域13、14及び15とが予め形成された単
結晶シリコンの本体10が示されており、ソース及びドレ
イン領域は、シリコン本体10の表面上に設けた薄い熱成
長の二酸化シリコン層（図示せず）を通してイオンイン
プランテーションすることにより形成される。ゲート酸
化物17の上部のポリシリコンゲート16及びフィールド酸
化物13の上部のポリシリコン素子18は、シリコン本体10
の表面上に配置され、ポリシリコンゲート16及び素子18
は両方とも酸化物側壁スペーサ19、20、21及び22によっ
て保護される。良く知られているように、これらのスペ
ーサは、典型的に、装置の表面上に二酸化シリコン層を
高圧力で酸化するか又は化学蒸着した後に非等方性反応
のイオンエッチングを行って酸化物層の一部分を選択的
に除去することによって形成される。
第２図を参照すれば、ポリシリコン素子、ソース、ド
レイン及び酸化物側壁スペーサを形成した後に、露出し
た単結晶及び多結晶シリコンの表面にタングステンの層
23が選択的に付着され、該タングステン層の部分23a、2
3b、23c、23d及び23eは、装置のソース11、ドレイン1
2、ゲート16、素子18及びシリコン領域24に対応する。
良く知られているように、シリコンの表面にタングステ
ンをこのように選択的に付着することは、制御された状
態のもとで行われ、これについては、例えば、1984年６
月の「ジャーナル・オブ・エレクトロケミカル・ソサエ
ティ」第131巻、第６号の第1427頁に掲載されたE.K.ブ
ロードベンド氏等の「タングステンの選択的低圧力化学
蒸着（Selective Low Pressure Chemical Vapor Deposi
tion of Tungesten）」と題する論文に詳細に説明され
ている。簡単に述べると、このような選択的な付着は、
H2の存在する中で約250ないし500℃の範囲内の温度にお
いてHF6のような還元可能なタングステンコンパウンド
の蒸気と装置の表面とを接触させることによって達成さ
れる。WF6が装置の露出したシリコン表面に接触した
後、H2によるWF6の還元によって金属タングステンに還
元されたときに付着が最初に生じる。
レイン及び酸化物側壁スペーサを形成した後に、露出し
た単結晶及び多結晶シリコンの表面にタングステンの層
23が選択的に付着され、該タングステン層の部分23a、2
3b、23c、23d及び23eは、装置のソース11、ドレイン1
2、ゲート16、素子18及びシリコン領域24に対応する。
良く知られているように、シリコンの表面にタングステ
ンをこのように選択的に付着することは、制御された状
態のもとで行われ、これについては、例えば、1984年６
月の「ジャーナル・オブ・エレクトロケミカル・ソサエ
ティ」第131巻、第６号の第1427頁に掲載されたE.K.ブ
ロードベンド氏等の「タングステンの選択的低圧力化学
蒸着（Selective Low Pressure Chemical Vapor Deposi
tion of Tungesten）」と題する論文に詳細に説明され
ている。簡単に述べると、このような選択的な付着は、
H2の存在する中で約250ないし500℃の範囲内の温度にお
いてHF6のような還元可能なタングステンコンパウンド
の蒸気と装置の表面とを接触させることによって達成さ
れる。WF6が装置の露出したシリコン表面に接触した
後、H2によるWF6の還元によって金属タングステンに還
元されたときに付着が最初に生じる。
このタングステン層（シリコンに対して低抵抗率の接
触を与える）は、ソース及びドレイン領域の下のシリコ
ンが以下で述べるエッチング段階中にエッチングされな
いようにするに充分な厚みでなければならず、このよう
な不所望なエッチングを防止するには、約100nmの層厚
みで一般に充分である。このような層のシート抵抗は１
Ω／□であり、一方、それと同等の厚みの耐火金属ケイ
化層のシート抵抗は約１ないし10Ω／□である。
触を与える）は、ソース及びドレイン領域の下のシリコ
ンが以下で述べるエッチング段階中にエッチングされな
いようにするに充分な厚みでなければならず、このよう
な不所望なエッチングを防止するには、約100nmの層厚
みで一般に充分である。このような層のシート抵抗は１
Ω／□であり、一方、それと同等の厚みの耐火金属ケイ
化層のシート抵抗は約１ないし10Ω／□である。
第３図を参照すれば、第１タングステン層23を形成し
た後に、アモルファスシリコン、又はタングステンのた
めの核形成場所のソースとして働くことのできる他の材
料で構成された層25が付着される。タングステンのため
の核形成場所として働くのに加えて、この材料は、ケイ
化タングステンの形成温度に近い500℃の温度以下で付
着できねばならず且つタングステン及び二酸化シリコン
に対して選択的にエッチングできねばならない。明らか
なように、例えば、スパッタリングによって形成された
アモルファスシリコン層25は、装置の前面を覆う。
た後に、アモルファスシリコン、又はタングステンのた
めの核形成場所のソースとして働くことのできる他の材
料で構成された層25が付着される。タングステンのため
の核形成場所として働くのに加えて、この材料は、ケイ
化タングステンの形成温度に近い500℃の温度以下で付
着できねばならず且つタングステン及び二酸化シリコン
に対して選択的にエッチングできねばならない。明らか
なように、例えば、スパッタリングによって形成された
アモルファスシリコン層25は、装置の前面を覆う。
第４図を参照すれば、付着したシリコン層25の表面上
にホトレジスト層を付着し、そしてフィールド酸化物1
4、タングステン層23b及び23eの当接部分、側壁スペー
サ21、このスペーサ21とソース領域11との間のフィール
ド酸化物13の部分、及びタングステン層23a及び23dの当
接部分をマスクするようにホトレジスト層26a及び26bを
パターン化することにより、アモルファスシリコン層25
が領域25a及び25bのパターンへと形成される。次いで、
このパターン化された領域25a及び25bを残すようにシリ
コン層25がエッチングされる。このエッチング中に、タ
ングステン層23はその下のシリコンがエッチング剤によ
って侵食されないように保護する。
にホトレジスト層を付着し、そしてフィールド酸化物1
4、タングステン層23b及び23eの当接部分、側壁スペー
サ21、このスペーサ21とソース領域11との間のフィール
ド酸化物13の部分、及びタングステン層23a及び23dの当
接部分をマスクするようにホトレジスト層26a及び26bを
パターン化することにより、アモルファスシリコン層25
が領域25a及び25bのパターンへと形成される。次いで、
このパターン化された領域25a及び25bを残すようにシリ
コン層25がエッチングされる。このエッチング中に、タ
ングステン層23はその下のシリコンがエッチング剤によ
って侵食されないように保護する。
次いで、ホトレジストパターン素子26a及び26bが剥離
されそして第５図に示すように、アモルファスシリコン
のパターン化領域25a及び25bと第１タングステン層の露
出部分との上に第２のタングステン層27が選択的に付着
される。従って、アモルファスシリコン領域25a及び25b
は、タングステンの第２の付着層27のための核形成場所
を与え、これにより、金属化部分は、ソース領域11から
フィールド酸化物13及び側壁スペーサ21を横切ってポリ
シリコン素子18へと延びると共に、ドレイン領域12から
フィールド酸化物14を横切ってチャンネル領域24へと延
びる。更に、タングステン付着の選択性により、側壁ス
ペーサ22、この側壁スペーサに隣接したフィールド酸化
物領域13及びフィールド酸化物領域15は、プロセス全体
にわたってタングステンがない状態に保たれ、これによ
り、これら領域からタングステンを除去する選択的なエ
ッチング段階の必要性が回避される。
されそして第５図に示すように、アモルファスシリコン
のパターン化領域25a及び25bと第１タングステン層の露
出部分との上に第２のタングステン層27が選択的に付着
される。従って、アモルファスシリコン領域25a及び25b
は、タングステンの第２の付着層27のための核形成場所
を与え、これにより、金属化部分は、ソース領域11から
フィールド酸化物13及び側壁スペーサ21を横切ってポリ
シリコン素子18へと延びると共に、ドレイン領域12から
フィールド酸化物14を横切ってチャンネル領域24へと延
びる。更に、タングステン付着の選択性により、側壁ス
ペーサ22、この側壁スペーサに隣接したフィールド酸化
物領域13及びフィールド酸化物領域15は、プロセス全体
にわたってタングステンがない状態に保たれ、これによ
り、これら領域からタングステンを除去する選択的なエ
ッチング段階の必要性が回避される。
信頼性が高く且つ抵抗率の低い相互接続構造体を設け
るために、第２のタングステン層は、少なくとも約100n
mそして好ましくは約120nmの厚みまで付着される。
るために、第２のタングステン層は、少なくとも約100n
mそして好ましくは約120nmの厚みまで付着される。
自己整列金属化構造体が完成した後に、装置の全表面
は、第６図に示すように、厚い絶縁酸化物層28で覆われ
る。この層28は、典型的に、プラズマ付着又は蒸着され
た誘電体層であり、このような層が好ましい理由は、ケ
イ化タングステンの生成温度に近い500℃以下の温度で
形成できるからである。従って、流動温度が高い強く燐
ドープされた二酸化シリコンである「流れ」ガラスは、
この実施例に使用することができない。
は、第６図に示すように、厚い絶縁酸化物層28で覆われ
る。この層28は、典型的に、プラズマ付着又は蒸着され
た誘電体層であり、このような層が好ましい理由は、ケ
イ化タングステンの生成温度に近い500℃以下の温度で
形成できるからである。従って、流動温度が高い強く燐
ドープされた二酸化シリコンである「流れ」ガラスは、
この実施例に使用することができない。
酸化物層28の平坦化は、もし必要であれば、例えば、
平坦でない表面上に液体ホトレジストの層を付着し、こ
のホトレジストを固体化させそしてスパッタエッチング
やイオンミリングのような物理的な方法でその平らな表
面をバックエッチングしてホトレジスト及びその下の材
料をほヾ同じ割合で除去するといった既知の技術の１つ
によって実施することができる。これについては、例え
ば、米国特許第4,025,411号を参照されたい。
平坦でない表面上に液体ホトレジストの層を付着し、こ
のホトレジストを固体化させそしてスパッタエッチング
やイオンミリングのような物理的な方法でその平らな表
面をバックエッチングしてホトレジスト及びその下の材
料をほヾ同じ割合で除去するといった既知の技術の１つ
によって実施することができる。これについては、例え
ば、米国特許第4,025,411号を参照されたい。
次いで、接触穴即ち経路穴29がエッチングによって酸
化物層28にあけられ、アルミニウム又は少量のシリコン
を有するアルミニウム合金のような金属もしくは同様の
適当な接点材料によって金属化部分への外部接点が設け
られ、次いで、装置は従来の手順に従って完成される。
化物層28にあけられ、アルミニウム又は少量のシリコン
を有するアルミニウム合金のような金属もしくは同様の
適当な接点材料によって金属化部分への外部接点が設け
られ、次いで、装置は従来の手順に従って完成される。
発明の効果 本発明の自己整列金属化構造体の１つの効果は、この
金属化構造体のタングステン層がアルミニウム接点30と
その下のシリコンとの間の拡散に対して効果的なバリア
として作用できることにある。例えば、第７図は、経路
穴31がフィールド酸化物領域33の縁に配置され、従っ
て、シリコン領域34に重畳するような装置の変形を示し
ている。この構成においては、金属化構造体のタングス
テン層35及び36がシリコン領域34とアルミニウム接点32
との間での種のクロス拡散に対してバリアとして働く。
金属化構造体のタングステン層がアルミニウム接点30と
その下のシリコンとの間の拡散に対して効果的なバリア
として作用できることにある。例えば、第７図は、経路
穴31がフィールド酸化物領域33の縁に配置され、従っ
て、シリコン領域34に重畳するような装置の変形を示し
ている。この構成においては、金属化構造体のタングス
テン層35及び36がシリコン領域34とアルミニウム接点32
との間での種のクロス拡散に対してバリアとして働く。
一般に、タングステン層と、その下の単結晶シリコン
本体又はその上のアモルファスシリコン層との反応によ
るケイ化タングステンの形成は、ケイ化物の高い抵抗率
によって回避すべきである。然し乍ら、ケイ化物の形成
が所望されるような用途もある。このような用途におい
ては、付着温度が500℃よりも高いポリシリコンがアモ
ルファスシリコンに代わって用いられ、その下のタング
ステン層との反応によって付着を行う間にケイ化物が形
成される。或いは又、アモルファスシリコンと第１タン
グステン層との間の反応を促進するために500℃より高
い個別のアニールによってケイ化物を形成することもで
きる。その後、二酸化シリコン及びケイ化タングステン
に対してシリコンを選択するエッチング剤により、マス
クされない層部分からアモルファス又はポリシリコンが
除去される。次いで、この層の拡散に対するバリア及び
低抵抗率の利点を保つために、前記したように500℃よ
り低い温度で第２のタングステン層を付着することがで
きる（二ケイ化タングステン及びアモルファス又はポリ
シリコンは、選択的付着に対する核形成場所を与え
る）。
本体又はその上のアモルファスシリコン層との反応によ
るケイ化タングステンの形成は、ケイ化物の高い抵抗率
によって回避すべきである。然し乍ら、ケイ化物の形成
が所望されるような用途もある。このような用途におい
ては、付着温度が500℃よりも高いポリシリコンがアモ
ルファスシリコンに代わって用いられ、その下のタング
ステン層との反応によって付着を行う間にケイ化物が形
成される。或いは又、アモルファスシリコンと第１タン
グステン層との間の反応を促進するために500℃より高
い個別のアニールによってケイ化物を形成することもで
きる。その後、二酸化シリコン及びケイ化タングステン
に対してシリコンを選択するエッチング剤により、マス
クされない層部分からアモルファス又はポリシリコンが
除去される。次いで、この層の拡散に対するバリア及び
低抵抗率の利点を保つために、前記したように500℃よ
り低い温度で第２のタングステン層を付着することがで
きる（二ケイ化タングステン及びアモルファス又はポリ
シリコンは、選択的付着に対する核形成場所を与え
る）。
第１図ないし第６図は、ソース、ドレイン、ゲート及び
絶縁酸化物領域を有するMOS装置の１つの実施例の断面
図で、本発明のMOS半導体装置の製造に含まれる順次段
階を示す図、そして 第７図は、アルミニウム接点領域がフィールド酸化物領
域の縁を越えて延びる本発明のMOS装置の別の実施例を
示す図である。 10……単結晶シリコンの本体 11……ソース領域 12……ドレイン領域 13、14、15……フィールド酸化物領域 16……ポリシリコンゲート 17……ゲート酸化物 18……ポリシリコン素子 19、20、21、22……側壁スペーサ 23……タングステン層 24……シリコン領域 25……アモルファスシリコン層 26……ホトレジスト 27……タングステンの第２付着層 28……絶縁酸化物層 29……経路穴
絶縁酸化物領域を有するMOS装置の１つの実施例の断面
図で、本発明のMOS半導体装置の製造に含まれる順次段
階を示す図、そして 第７図は、アルミニウム接点領域がフィールド酸化物領
域の縁を越えて延びる本発明のMOS装置の別の実施例を
示す図である。 10……単結晶シリコンの本体 11……ソース領域 12……ドレイン領域 13、14、15……フィールド酸化物領域 16……ポリシリコンゲート 17……ゲート酸化物 18……ポリシリコン素子 19、20、21、22……側壁スペーサ 23……タングステン層 24……シリコン領域 25……アモルファスシリコン層 26……ホトレジスト 27……タングステンの第２付着層 28……絶縁酸化物層 29……経路穴
Claims (17)
- 【請求項１】半導体装置の露出した半導体領域に自己整
列金属化部分を形成する方法において、 ａ）上記半導体装置の表面の露出した半導体領域上にタ
ングステンの第１層を選択的に付着し、上記露出した領
域は絶縁領域によって分離されており、 ｂ）上記第１の選択的に付着されたタングステン層を含
む上記半導体装置の表面上にタングステンの核形成場所
を与える材料の核形成層を付着し、 ｃ）上記絶縁領域の所定の部分の上に横たわり且つこれ
ら絶縁領域に当接している第１タングステン層の少なく
ともエッジ部分に接触するような領域パターンを残すよ
うに上記核形成層の部分を選択的に除去し、そして ｄ）上記核形成層の残りの領域及び上記第１タングステ
ン層の露出部分の上にタングステンの第２層を選択的に
付着して、上記所定の絶縁領域を横切って金属化部分を
相互接続するという段階を具備することを特徴とする方
法。 - 【請求項２】約500℃以下の温度で、上記ａ）、ｂ）及
びｄ）の工程を実行する請求項１に記載の方法。 - 【請求項３】上記核形成層のパターンは、当接する第１
タングステン層のエッジ部分に重畳する請求項１に記載
の方法。 - 【請求項４】上記核形成層は、上記半導体装置の表面上
にホトレジストの層を形成し、上記核形成層の所望のパ
ターンに対応するパターンを残すように上記ホトレジス
トの部分を選択的に除去し、上記核形成層の露出された
部分を選択的にエッチングし、そして所望の核形成層パ
ターンを残すようにホトレジストパターンを剥離するこ
とによって選択的に除去される請求項１に記載の方法。 - 【請求項５】上記核形成層はアモルファスシリコンであ
る請求項１に記載の方法。 - 【請求項６】上記第１及び第２のタングステン層の厚み
は少なくとも100nmである請求項１に記載の方法。 - 【請求項７】上記第２のタングステン層の選択的な付着
に続き、上記半導体装置の表面上に厚い絶縁層が形成さ
れ、この絶縁層を貫通する少なくとも１つの接触穴があ
けられ、そしてこの穴を通してその下の金属化部分に少
なくとも１つの接点が形成される請求項１に記載の方
法。 - 【請求項８】上記厚い絶縁層は平坦化される請求項７に
記載の方法。 - 【請求項９】上記接点は、アルミニウム及びその合金か
ら選択される請求項７に記載の方法。 - 【請求項１０】上記装置はMOS装置であり、上記露出し
た半導体装置は、少なくともソース、ドレイン及びゲー
ト領域を含む請求項１に記載の方法。 - 【請求項１１】絶縁領域によって分離された露出した半
導体領域と、この露出した半導体領域に対する自己整列
金属化部分とを有する半導体装置において、上記金属化
部分が、 ａ）上記露出した半導体領域に接触するタングステンの
第１層と、 ｂ）上記絶縁領域の所定の部分の上に横たわり且つこれ
ら絶縁領域に当接している上記第１タングステン層の少
なくともエッジ部分に接触するようにタングステンを選
択付着するための核形成場所を作ることのできる材料よ
り成るパターン化層と、 ｃ）上記パターン化核形成層及び上記第１タングステン
層の露出部分の上に設けられたタングステンの第２層と
を具備し、この第２層は、上記絶縁領域の所定部分を横
切るように金属化部分を相互接続することを特徴とする
半導体装置。 - 【請求項１２】上記核形成層のパターンは、上記当接す
る第１タングステン層のエッジ部分に重畳する請求項11
に記載の装置。 - 【請求項１３】上記核形成場所を作る材料はアモルファ
スシリコンである請求項11に記載の装置。 - 【請求項１４】上記第１及び第２のタングステン層の厚
みは少なくとも100nmである請求項11に記載の装置。 - 【請求項１５】上記第２タングステン層の厚みは少なく
とも120nmである請求項14に記載の装置。 - 【請求項１６】上記金属化部分は、少なくとも１つの接
触穴を画成する厚い絶縁層で覆われ、この穴を通してそ
の上の電気接点材料が延びて、その下の金属化部分と接
触をなす請求項11に記載の装置。 - 【請求項１７】上記露出した半導体装置は、少なくとも
ソース、ドレイン及びゲート領域を含む請求項11に記載
の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/090,301 US4822749A (en) | 1987-08-27 | 1987-08-27 | Self-aligned metallization for semiconductor device and process using selectively deposited tungsten |
| US90301 | 1987-08-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6472524A JPS6472524A (en) | 1989-03-17 |
| JP2598481B2 true JP2598481B2 (ja) | 1997-04-09 |
Family
ID=22222186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63210418A Expired - Lifetime JP2598481B2 (ja) | 1987-08-27 | 1988-08-24 | 半導体装置及びその自己整列金属化部分の形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4822749A (ja) |
| EP (1) | EP0307021B1 (ja) |
| JP (1) | JP2598481B2 (ja) |
| KR (1) | KR970011263B1 (ja) |
| DE (1) | DE3872803T2 (ja) |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4994402A (en) * | 1987-06-26 | 1991-02-19 | Hewlett-Packard Company | Method of fabricating a coplanar, self-aligned contact structure in a semiconductor device |
| US4985371A (en) * | 1988-12-09 | 1991-01-15 | At&T Bell Laboratories | Process for making integrated-circuit device metallization |
| GB2233820A (en) * | 1989-06-26 | 1991-01-16 | Philips Nv | Providing an electrode on a semiconductor device |
| US5358902A (en) * | 1989-06-26 | 1994-10-25 | U.S. Philips Corporation | Method of producing conductive pillars in semiconductor device |
| JPH03141645A (ja) * | 1989-07-10 | 1991-06-17 | Texas Instr Inc <Ti> | ポリサイドによる局所的相互接続方法とその方法により製造された半導体素子 |
| US4933303A (en) * | 1989-07-25 | 1990-06-12 | Standard Microsystems Corporation | Method of making self-aligned tungsten interconnection in an integrated circuit |
| US4935376A (en) * | 1989-10-12 | 1990-06-19 | At&T Bell Laboratories | Making silicide gate level runners |
| US5070029A (en) * | 1989-10-30 | 1991-12-03 | Motorola, Inc. | Semiconductor process using selective deposition |
| US4987099A (en) * | 1989-12-29 | 1991-01-22 | North American Philips Corp. | Method for selectively filling contacts or vias or various depths with CVD tungsten |
| US5166771A (en) * | 1990-01-12 | 1992-11-24 | Paradigm Technology, Inc. | Self-aligning contact and interconnect structure |
| US5483104A (en) * | 1990-01-12 | 1996-01-09 | Paradigm Technology, Inc. | Self-aligning contact and interconnect structure |
| US5118639A (en) * | 1990-05-29 | 1992-06-02 | Motorola, Inc. | Process for the formation of elevated source and drain structures in a semiconductor device |
| US5156994A (en) * | 1990-12-21 | 1992-10-20 | Texas Instruments Incorporated | Local interconnect method and structure |
| US5115296A (en) * | 1991-01-14 | 1992-05-19 | United Microelectronics Corporation | Preferential oxidization self-aligned contact technology |
| US5280190A (en) * | 1991-03-21 | 1994-01-18 | Industrial Technology Research Institute | Self aligned emitter/runner integrated circuit |
| US5313084A (en) * | 1992-05-29 | 1994-05-17 | Sgs-Thomson Microelectronics, Inc. | Interconnect structure for an integrated circuit |
| DE4339919C2 (de) * | 1993-11-23 | 1999-03-04 | Siemens Ag | Herstellverfahren für eine aus Silizid bestehende Anschlußfläche für ein Siliziumgebiet |
| US5945738A (en) * | 1994-05-31 | 1999-08-31 | Stmicroelectronics, Inc. | Dual landing pad structure in an integrated circuit |
| US5702979A (en) * | 1994-05-31 | 1997-12-30 | Sgs-Thomson Microelectronics, Inc. | Method of forming a landing pad structure in an integrated circuit |
| US5956615A (en) * | 1994-05-31 | 1999-09-21 | Stmicroelectronics, Inc. | Method of forming a metal contact to landing pad structure in an integrated circuit |
| US5633196A (en) * | 1994-05-31 | 1997-05-27 | Sgs-Thomson Microelectronics, Inc. | Method of forming a barrier and landing pad structure in an integrated circuit |
| FR2728390A1 (fr) * | 1994-12-19 | 1996-06-21 | Korea Electronics Telecomm | Procede de formation d'un transistor a film mince |
| JP4156044B2 (ja) * | 1994-12-22 | 2008-09-24 | エスティーマイクロエレクトロニクス，インコーポレイテッド | 集積回路におけるランディングパッド構成体の製造方法 |
| US5705427A (en) * | 1994-12-22 | 1998-01-06 | Sgs-Thomson Microelectronics, Inc. | Method of forming a landing pad structure in an integrated circuit |
| US5480830A (en) * | 1995-04-04 | 1996-01-02 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of making depleted gate transistor for high voltage operation |
| US5654860A (en) * | 1995-08-16 | 1997-08-05 | Micron Technology, Inc. | Well resistor for ESD protection of CMOS circuits |
| WO1997020348A1 (en) * | 1995-11-30 | 1997-06-05 | Micron Technology, Inc. | Structure for esd protection in semiconductor chips |
| US6507074B2 (en) | 1995-11-30 | 2003-01-14 | Micron Technology, Inc. | Structure for ESD protection in semiconductor chips |
| US5719071A (en) * | 1995-12-22 | 1998-02-17 | Sgs-Thomson Microelectronics, Inc. | Method of forming a landing pad sturcture in an integrated circuit |
| US5804846A (en) * | 1996-05-28 | 1998-09-08 | Harris Corporation | Process for forming a self-aligned raised source/drain MOS device and device therefrom |
| US6316325B1 (en) * | 1998-11-13 | 2001-11-13 | United Microelectronics Corp. | Method for fabricating a thin film resistor |
| US6392302B1 (en) | 1998-11-20 | 2002-05-21 | Micron Technology, Inc. | Polycide structure and method for forming polycide structure |
| CN101145564B (zh) * | 2005-11-25 | 2012-08-29 | 香港科技大学 | 有源矩阵显示基板制备方法 |
| CN103871882B (zh) * | 2012-12-17 | 2016-09-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
| US20150171321A1 (en) * | 2013-12-13 | 2015-06-18 | Micron Technology, Inc. | Methods of forming metal on inhomogeneous surfaces and structures incorporating metal on inhomogeneous surfaces |
| US9984919B1 (en) | 2017-07-31 | 2018-05-29 | Globalfoundries Inc. | Inverted damascene interconnect structures |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1399163A (en) * | 1972-11-08 | 1975-06-25 | Ferranti Ltd | Methods of manufacturing semiconductor devices |
| US4445266A (en) * | 1981-08-07 | 1984-05-01 | Mostek Corporation | MOSFET Fabrication process for reducing overlap capacitance and lowering interconnect impedance |
| JPS60130844A (ja) * | 1983-12-20 | 1985-07-12 | Toshiba Corp | 半導体装置の製造方法 |
| JPS60240123A (ja) * | 1984-05-15 | 1985-11-29 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS60245256A (ja) * | 1984-05-21 | 1985-12-05 | Fujitsu Ltd | 半導体装置 |
| JPH0682758B2 (ja) * | 1984-06-15 | 1994-10-19 | ヒューレット・パッカード・カンパニー | 半導体集積回路の形成方法 |
| US4589196A (en) * | 1984-10-11 | 1986-05-20 | Texas Instruments Incorporated | Contacts for VLSI devices using direct-reacted silicide |
| DE3650077T2 (de) * | 1985-03-15 | 1995-02-23 | Hewlett Packard Co | Metallisches Verbindungssystem mit einer ebenen Fläche. |
| DE3683679D1 (de) * | 1985-04-26 | 1992-03-12 | Fujitsu Ltd | Verfahren zur herstellung einer kontaktanordnung fuer eine halbleiteranordnung. |
| US4648175A (en) * | 1985-06-12 | 1987-03-10 | Ncr Corporation | Use of selectively deposited tungsten for contact formation and shunting metallization |
| US4630357A (en) * | 1985-08-02 | 1986-12-23 | Ncr Corporation | Method for forming improved contacts between interconnect layers of an integrated circuit |
| US4660276A (en) * | 1985-08-12 | 1987-04-28 | Rca Corporation | Method of making a MOS field effect transistor in an integrated circuit |
| US4751198A (en) * | 1985-09-11 | 1988-06-14 | Texas Instruments Incorporated | Process for making contacts and interconnections using direct-reacted silicide |
| US4764484A (en) * | 1987-10-08 | 1988-08-16 | Standard Microsystems Corporation | Method for fabricating self-aligned, conformal metallization of semiconductor wafer |
-
1987
- 1987-08-27 US US07/090,301 patent/US4822749A/en not_active Expired - Lifetime
-
1988
- 1988-08-16 EP EP88201742A patent/EP0307021B1/en not_active Expired - Lifetime
- 1988-08-16 DE DE8888201742T patent/DE3872803T2/de not_active Expired - Fee Related
- 1988-08-24 JP JP63210418A patent/JP2598481B2/ja not_active Expired - Lifetime
- 1988-08-25 KR KR1019880010808A patent/KR970011263B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE3872803D1 (de) | 1992-08-20 |
| KR890004404A (ko) | 1989-04-21 |
| KR970011263B1 (ko) | 1997-07-08 |
| EP0307021B1 (en) | 1992-07-15 |
| DE3872803T2 (de) | 1993-02-18 |
| US4822749A (en) | 1989-04-18 |
| JPS6472524A (en) | 1989-03-17 |
| EP0307021A1 (en) | 1989-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2598481B2 (ja) | 半導体装置及びその自己整列金属化部分の形成方法 | |
| US4510670A (en) | Method for the manufacture of integrated MOS-field effect transistor circuits silicon gate technology having diffusion zones coated with silicide as low-impedance printed conductors | |
| KR960001602B1 (ko) | 집적회로 제조방법 | |
| JPH08204014A (ja) | 半導体装置とその製造方法 | |
| CN110226231A (zh) | 具有无金接触部的氮化物结构及形成这种结构的方法 | |
| JPS624867B2 (ja) | ||
| JPS6249750B2 (ja) | ||
| US4933297A (en) | Method for etching windows having different depths | |
| JPH0691033B2 (ja) | 半導体構造上の接点スタッドの製造方法 | |
| JPH08227938A (ja) | 半導体装置及びその製造方法 | |
| JPH04229616A (ja) | 半導体層構造に開口を製造する方法 | |
| KR100615658B1 (ko) | 매립된 국부 배선 | |
| US4937657A (en) | Self-aligned metallization for semiconductor device and process using selectively deposited tungsten | |
| JPH1098100A (ja) | コンタクトホール／スルーホール形成方法 | |
| KR0180287B1 (ko) | 반도체장치의 배선구조 및 그의 제조방법 | |
| JP2008227532A (ja) | タングステン形成プロセス | |
| JPS5826184B2 (ja) | ゼツエンゲ−トデンカイコウカトランジスタノ セイゾウホウホウ | |
| JP3321864B2 (ja) | 半導体装置とその製法 | |
| TW451310B (en) | Method of manufacturing semiconductor device which can reduce manufacturing cost without dropping performance of logic mixed DRAM | |
| WO1989011732A1 (en) | Tisi2 local interconnects | |
| JP2002208643A (ja) | 半導体装置の構造およびその製造方法 | |
| JP3019453B2 (ja) | 半導体装置の製造方法 | |
| JP2672596B2 (ja) | 半導体装置の製造方法 | |
| JP2809172B2 (ja) | 半導体装置 | |
| JP3632565B2 (ja) | 半導体装置の製造方法 |