JPS60240123A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS60240123A
JPS60240123A JP9694884A JP9694884A JPS60240123A JP S60240123 A JPS60240123 A JP S60240123A JP 9694884 A JP9694884 A JP 9694884A JP 9694884 A JP9694884 A JP 9694884A JP S60240123 A JPS60240123 A JP S60240123A
Authority
JP
Japan
Prior art keywords
layer
high melting
electrode
tungsten
window
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9694884A
Other languages
English (en)
Inventor
Yoshimi Shiotani
喜美 塩谷
Shinichi Inoue
井上 信市
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP9694884A priority Critical patent/JPS60240123A/ja
Publication of JPS60240123A publication Critical patent/JPS60240123A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 +a) 産業上の利用分野 本発明は半導体装置の電極取り出し窓における、配線層
と半導体基板との接続構造に関す。
集積回路の高集積化に伴い、多層構造のドープした多結
晶珪素層が配線に多く用いられるようになった。特にM
IS素子よりなるメモリ集積回路においては、ゲートに
多結晶珪素層を用いる場合が多いため、ゲートに接続さ
れるワード線もまた多結晶珪素層が用いられる。
しかし多結晶珪素層の抵抗は金属より大きいため、配線
抵抗と容量の積による遅延時間が問題となり集積回路の
高速化に不利である。そのため配線材料として高融点金
属が検討されているが、イオン注入のマスク性が悪い、
酸化しやすい、耐薬品性が悪い、半導体基板との接触抵
抗が高い等の欠点を有する。
そのため高融点金属シリサイドが用いられるようになっ
た。例えばタングステンシリサイド、モリブデンシリサ
イド、チタンシリサイド、タンタルシリサイド等が用い
られる。これらのシリサイドの抵抗率は10〜100μ
Ωcmで、多結晶珪素の最低値1000μΩcWlより
1〜2桁小さく、さらに珪素に対してはオーム性接合が
得られ易い。
シリサイドを素子形成に用いる場合、シリサイド単層で
用いる場合と、シリサイド層の下に多結晶珪素層を敷く
所謂ポリサイド層として用いる場合とがある。ポリサイ
ド層は複合層であるため、微細バクーン形成のためのエ
ツチング条件の設定が難しい等の欠点があるが、珪素と
オーム性接合が形成され易く、また多結晶珪素の使用は
実績のあるプロセスで素子特性例えばしきい値電圧や立
ち上がり電圧等は従来と変わらず、素子製作上問題の多
い界面についても新たな問題を引き起こすような心配は
ない。
(b) 従来の技術 第2図は高集積化された半導体装置、例えば256にビ
ットのダイナミック・ランダム・アクセス・メモリ (
DRAM)の電極取り出し窓を示す従来例による半導体
基板の断面図である。
第2図Calにおいて、工は半導体基板でp型珪素基板
上に被着されたn型珪素層である。この上に絶縁層2と
して気相成長により被着した厚さ1μmの燐珪酸ガラス
(P S G)を用い、この層に電極取り出し窓3を形
成する。高集積化に伴い電極取り出し窓3は1.5μm
口以下となる。
第2図(b)、第2図(C)において、この窓内に配線
層4をタングステンを選択的に被着して形成する場合、
その厚さは高々2000程度度で深さ1μmの窓を埋め
るまでにはいたらない。
タングステンの被着は目的に応じ、反応ガスの圧力と希
釈ガスの種類を変えて第2図(bl、または第2図te
lに示されるように選択的に、または全面的に行われる
ようにする。
(C1発明が解決しようとする問題点 上記第2図の従来例においては小面積の電極取り出し窓
において高融点金属よりなる配線層4を厚く被着できな
いため、この被着により電極取り出し窓を埋めて半導体
基板を平坦化できない。従って段差被覆が悪くなり、ま
た配線層4の基板界面における接触抵抗が大きくなり、
さらに配線層4は極めて薄いため配線層自身の抵抗値が
大きい上記問題点は、半導体基板上に被着された絶縁層
に電極取り出し窓を開けて半導体基板を表出させ、該電
極取り出し窓を多結晶珪素もしくは非晶質珪素で1部埋
め込む工程と、該多結晶珪素もしくは非晶質珪素の表面
を高融点金属の化合物と反応させて該高融点金属シリサ
イドに変換後、該高融点金属シリサイド上に該高融点金
属を堆積して前記の電極取り出し窓を全部埋め込む工程
とを有する本発明による半導体装置の製造方法により解
決される。
(e) 作用 本発明によれば、電極取り出し窓を1部埋めた多結晶珪
素層もしくは非晶質珪素層の表面または全部を高融点金
属の化合物と反応させて高融点金属シリサイドに変換す
ることにより、自身の抵抗率を下げ、また配線層と半導
体基板間に高融点金属シリサイド層を介在させることに
より接触抵抗を増加させることなく、さらに電極取り出
し窓が高融点金属よりなる配線層で埋められているため
半導体基板の平坦性がよく、従って段差被覆は問題にな
らない。
高融点金属として、例えばタングステンの場合は上記の
反応式はつぎのようになる。反応ガスとして六弗化タン
グステンWFbを用い、これの希釈ガ′スとして水素を
用いると WF6+H2→W+HF となり、タングステンWは半導体基板上に析出して堆積
するため、その堆積速度も太きくPSG上等にも非選択
的に被着できる。
一方希釈ガスとして窒素を用いると WF6+H2→W+HFn となり、タングステンWは下地の珪素と反応生成して、
即ち下地を食って形成されるため、下地の露出した部分
のみ選択的に被着できるが、その速度も厚さも小さい。
以上のように希釈ガスの種類によりタングステンの生成
機構が異なる。本発明はこの相違を利用したものである
(fl 実施例 第1図は高集積化されたDRAMの電極取り出し窓を示
す本発明による半導体基板の断面図である。
第1図(a)において、1は半導体基板でp型珪素基板
上に成長されたn型珪素層である。この上に絶縁層2と
して気相成長により被着した厚さ1μmの燐珪酸ガラス
を用い、この層に電極取り出し窓3を形成する。
第1図1b)において、ドープした多結晶珪素層もしく
は非晶質珪素層5で電極取り出し窓3を約0゜5μm埋
め込む。
埋め込み方法は多結晶珪素の場合は620℃で0゜2〜
Q、3Torrのシラン5tunの熱分解による減圧気
相成長法により行う。非晶質珪素の場合は13.56M
HzのRF電力を数100W加えて、200〜400℃
で0.1〜1.0Torrのアルゴンで数%に希釈され
たシラン別114のプラズマスパッタ法により行う。
上記方法により、半導体基板全面に多結晶珪素層もしく
は非晶質珪素層が被着されるので、13.56MHzの
RF電力を数100W加えて、0.3Torrの5%の
酸素を含む四弗化炭素によりドライエツチング番行い、
半導体基板表面に被着した余分の結晶珪素層もしくは非
晶質珪素層を除去する。
第1図(C1において、多結晶珪素層もしくは非晶質珪
素層5を六弗化タングステンWFbと反応させてその表
面もしくは全体をタングステンシリサイドに変換する。
この反応は通常の気相成長装置を用いて、300〜45
0℃、0.2〜0.3Torrで六弗化タングステンを
30cc /分と窒素を400 cc/分流して行う。
つぎに圧力を下げ、窒素の代わりに水素を400cc/
分流して多結晶珪素層もしくは非晶質珪素層5の上にタ
ングステン層4を急速に成長させて電極取り出し窓3の
全部を埋め込む。
この場合タングステン層4を配線層として用いるか、ま
たはこの上にアルミニウム層を被着して配線層とする。
実施例では高融点金属としてタングステンを用いたが、
これを他の高融点金属例えばモリブデン、タンタル、チ
タン等を用いても発明の要旨は変わらない。
+g+ 発明の効果 以上詳細に説明したように本発明によれば、電極配線自
身の抵抗率を下げ、また半導体基板との間の接触抵抗を
増加させることなく、さらに半導体基板の平坦性がよく
、従って段差被覆は問題にならない電極取り出し方法が
得られる。
【図面の簡単な説明】
第1図は高集積化されたDRAMの電極取り出し窓を示
す本発明による半導体基板の断面図である。 第2図は高集積化されたDRAMの電極取り出し窓を示
す従来例による半導体基板の断面図である。 図において、1は半導体基板、2は絶縁層、3は電極取
り出し窓、4は高融点金属層、5ドープした多結晶珪素
層もしくは非晶質珪素層はを示す。 革1図 準Z図

Claims (1)

    【特許請求の範囲】
  1. 半導体基板上に被着された絶縁層に電極取り出し窓を開
    けて半導体基板を表出させ、該電極取り出し窓を多結晶
    珪素もしくは非晶質珪素で1部埋め込む工程と、該多結
    晶珪素もしくは非晶質珪素の表面を高融点金属の化合物
    と反応させて該高融点金属シリサイドに変換後、該高融
    点金属シリサイド上に該高融点金属を堆積して前記の電
    極取り出し窓を全部埋め込む工程とを有することを特徴
    とする半導体装置の製造方法。
JP9694884A 1984-05-15 1984-05-15 半導体装置の製造方法 Pending JPS60240123A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9694884A JPS60240123A (ja) 1984-05-15 1984-05-15 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9694884A JPS60240123A (ja) 1984-05-15 1984-05-15 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS60240123A true JPS60240123A (ja) 1985-11-29

Family

ID=14178520

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9694884A Pending JPS60240123A (ja) 1984-05-15 1984-05-15 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS60240123A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4822749A (en) * 1987-08-27 1989-04-18 North American Philips Corporation, Signetics Division Self-aligned metallization for semiconductor device and process using selectively deposited tungsten
KR100543653B1 (ko) * 1998-12-28 2006-03-28 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4822749A (en) * 1987-08-27 1989-04-18 North American Philips Corporation, Signetics Division Self-aligned metallization for semiconductor device and process using selectively deposited tungsten
KR100543653B1 (ko) * 1998-12-28 2006-03-28 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법

Similar Documents

Publication Publication Date Title
EP0279588B1 (en) Contact in a contact hole in a semiconductor and method of producing same
US6284316B1 (en) Chemical vapor deposition of titanium
US5275715A (en) Electroplating process for enhancing the conformality of titanium and titanium nitride films in the manufacture of integrated circuits and structures produced thereby
JPH03220751A (ja) インターレベル・コンタクトを製造する方法、および半導体構造
JPH0529317A (ja) シリコン半導体素子のタングステン窒化薄膜蒸着法及びこれを利用した二層構造の金属配線形成法
JPH10163132A (ja) 半導体装置の金属配線およびその形成方法
JP3175721B2 (ja) 半導体装置の製造方法
US6136692A (en) Method for forming metal plug electrode in semiconductor device
JP2518617B2 (ja) 不揮発性メモリおよびその製造方法
KR20000053471A (ko) 집적 회로용 커패시터
JPS60240123A (ja) 半導体装置の製造方法
US6323126B1 (en) Tungsten formation process
JPH06204170A (ja) 半導体装置およびその製造方法
US6255734B1 (en) Passivated copper line semiconductor device structure
US5798300A (en) Method for forming conductors in integrated circuits
JP2751606B2 (ja) 配線の形成方法
JPS63272049A (ja) 半導体装置の製造方法
US20040150108A1 (en) Low resistance barrier for a microelectronic component and method for fabricating the same
JPS60240124A (ja) 半導体装置の製造方法
JPS61218144A (ja) 電極・配線構造
KR19990055159A (ko) 반도체 장치의 텅스텐 금속배선 형성방법
KR100414745B1 (ko) 반도체소자의금속배선형성방법
JPS60201649A (ja) 半導体装置及びその製造方法
JPS628542A (ja) 半導体装置の製造方法
JPH04294531A (ja) タングステン膜の形成方法