JP2751606B2 - 配線の形成方法 - Google Patents

配線の形成方法

Info

Publication number
JP2751606B2
JP2751606B2 JP2241405A JP24140590A JP2751606B2 JP 2751606 B2 JP2751606 B2 JP 2751606B2 JP 2241405 A JP2241405 A JP 2241405A JP 24140590 A JP24140590 A JP 24140590A JP 2751606 B2 JP2751606 B2 JP 2751606B2
Authority
JP
Japan
Prior art keywords
film
tungsten
contact hole
wiring
reduction reaction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2241405A
Other languages
English (en)
Other versions
JPH04120725A (ja
Inventor
利昭 長谷川
久晴 清田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2241405A priority Critical patent/JP2751606B2/ja
Publication of JPH04120725A publication Critical patent/JPH04120725A/ja
Application granted granted Critical
Publication of JP2751606B2 publication Critical patent/JP2751606B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体装置の製造工程において用いられる
高融点金属でなる配線の形成方法に関する。
[発明の概要] 本発明は、下層配線層上にコンタクトホールを介して
高融点金属膜を形成する配線の形成方法において、 下層配線上にコンタクトホールを有する層関絶縁膜を
形成し、少なくともコンタクトホール内に密着層を介し
てシリコン系薄膜を形成し、前記シリコン系薄膜を高融
点金属に置換した後、高融点金属膜を被着することによ
り、 ステップカバレージがよく、しかもモフォロジーの改
善をなし得るようにしたものである。
[従来の技術] 次世代の超々LSIにおいて、0.35μmルールの微細コ
ンタクトホールやビアホールを埋め込む配線技術とし
て、段差被覆性が良く、しかも多結晶シリコンプラグな
どと比較してコンタクト抵抗の低い、ブランケットタン
グステンが注目されている。
この種のブランケットタングステンを形成する方法と
しては、「月間Semiconductor World 1989.12」の第197
頁〜第200頁に記載されるような法が知られているが、C
VD法でブランケットタングステンを形成した場合、層間
膜などのSiO2等に直接密着させようとしても界面からは
がれが生じ形成が困難であった。そこで、現状ではSiH4
還元法によりタングステンの成長の核を形成させた後、
H2還元法により被覆性良く、高速成長させるという2段
階の方法がとられている。
また、最近では、コンタクトホール内に窒化チタン
(TiN)やチタンタングステン(TiW)等の密着層を介し
てブランケットタングステンを形成する方法も知られて
いる。
[発明が解決しようとする課題] しかしながら、上記した従来方法にあっては、以下の
ような問題点が有る。
まず、SiH4還元法においては被覆性の点で問題があ
る。即ち、タングステンの初期核は、ウエハ全体を埋め
つくすまで2000〜3000Å程度は化学気相成長(CVD)法
を施さなくてはならず、0.35μmルールの微細コンタク
トホールを埋め込む際には適用し得ないという問題が有
る。
また、上記した密着層を介して、H2還元法(H2/HF6
ガス)で直接ブランケットタングステンを形成した場
合、タングステンの核形成が不均一で表面もモフォロジ
ーが悪くなり、ウエハ内の均一性も悪化する。また、こ
のような密着層を介して、上記した2段階の配線形成方
法を行なっても、依然として被覆性の問題及び微細化に
対応しきれない問題点が残る。
本発明は、このような従来の諸問題に着目して創案さ
れたものであって、モフォロジーを改善し、しかも段差
被覆性のよい配線の形成方法を得んとするものである。
[課題を解決するための手段] そこで、本発明は、下層配線上にコンタクトホールを
有する層間絶縁膜を形成し、少なくともコンタクトホー
ル内に密着層を介して多結晶または非晶質シリコン膜を
コンタクトホール底部および側壁部に沿って形成し、前
記多結晶または非晶質シリコン膜をシリコン還元反応に
より高融点金属に置換した後水素還元反応により高融点
金属膜をCVD法により、前記シリコン還元反応により置
換した高融点金属全面に被着してコンタクトホールを埋
め込むことを、その解決手段としている。
[作用] 密着層上に形成された多結晶または非晶質シリコン膜
は、シリコン核形成が均一であるため、その後の還元反
応により高融点金属に置換した場合も均一な膜質とな
り、このようにして、高融点金属に置換された膜は、後
工程で形成される高融点金属膜の成長を均一にする。こ
のため、高融点金属膜のモフォロジーが改善されると共
に段差被覆性が向上する。
[実施例] 以下、本発明に係る配線の形成方法の詳細を図面に示
す実施例に基づいて説明する。
(第1実施例) 第1図A〜第1図Dは、本発明の第1実施例を示して
いる。
まず、本実施例においては、第1図Aに示すように、
例えばp型のシリコン基板1の下層配線としての不純物
拡散領域1aの層間絶縁膜2に周知の技術を用いてコンタ
クトホール2aを開口し、上記不純物拡散層1aを露出させ
る。
なお、層間絶縁膜2の膜厚は、本実施例においては50
〜1000Å程度である。
次に、第1図Bに示すように、コンタクトホール2a内
及び層間絶縁膜2上に、密着層としての窒化チタン(Ti
N)膜3をCVD法により50〜1000Å程度の膜厚で被着させ
た後、この窒化チタン膜3上にシリコン系膜としての多
結晶シリコン膜4をCVD法により、膜厚50〜1000Å(開
口部径に応じて設定する)に形成する。このとき、層間
絶縁膜2上方の多結晶シリコン膜4の厚さ(x)とコン
タクトホール2aの側壁に沿って形成される多結晶シリコ
ン膜4の厚さ(y)は、y/x×100=90(%)程度とな
り、良好な被覆性(カバレージ)となっている。
次に、このようにして形成した多結晶シリコン膜4を
六フッ化タングステン(WF6)Si還元反応を用いてタン
グステンに置換してタングステン膜5を形成する(第1
図C)。このSi還元反応の条件は、以下の通りである。
温度 475℃ 圧力 2Torr 雰囲気ガス及びその流量 六フッ化タングステン 60SCCM 形成速度 1〜40Å/秒 以上のSi還元反応を、多結晶シリコン膜4を構成する
Siがなくなるまで行なった後、第1図Dに示すように、
CVD法によりタングステン膜6を上記タングステン膜5
上に形成する。このCVDは、水素還元反応を伴うもので
あり、その条件は以下の通りである。
温度 475℃ 圧力 80Torr 雰囲気ガス及びその流量 六フッ化タングステン(WF6) 60SCCM 水素(H2) 2400SCCM 斯るタングステン膜6は、上記条件により、同図Dに
示すように、被覆性良く埋め込まれる。
なお、この後は、エッチバック等を施して、プラグ化
若しくはパターニングして配線とすればよい。
実施例においては、多結晶シリコン膜4を用いたた
め、初期核は多結晶シリコン膜の被覆性の高さ(y/x×1
00=90(%))を反映して、段差被覆性を高めることが
できると共に、モフォロジーを向上する。
(第2実施例) 第2図A〜第2図Dは、本発明の第2実施例を示して
いる。なお、第1実施例と同一部分には同一の符号を付
して説明を省略する。
本実施例は、タングステン配線の形成において、反応
の初期過程における核形成を非晶質シリコン(a−Si)
で行なっておき、連続的に次の工程で六フッ化タングス
テン(WF6)のSi還元反応によりタングステン(W)に
置換し、続けて水素(H2)/WF6ガス系でタングステンを
形成するものである。
先ず、本実施例においては、第2図Aに示すように、
第1実施例と同じ工程を行ない、次に第2図Bに示すよ
うに第1実施例と同様に密着層としての窒化チタン(Ti
N)膜3を被着し、その後シラン系のガス等を用いたCVD
法により非晶質シリコン膜7を50〜1000Åの膜厚に形成
する。なお、このCVD条件は、以下の通りである。
温度 475℃ 雰囲気ガス及びその流量 シラン(SiH4) 100SCCM 形成速度 1〜40Å/秒 次に、上記工程の後、連続的に、六フッ化タングステ
ン(WF6)によりシリコン(Si)還元反応させ、シリコ
ン(Si)をタングステン(W)に置換し、第2図Cに示
すように、タングステン膜8を形成する。
そして、引き続き、水素(H2)還元を伴うCVD法によ
り、第2図Dに示すように、タングステン膜9を形成す
ることにより段差被覆性のよいコンタクトホール埋め込
みが達成される。
なお、上記CVD条件は以下の通りである。
温度 475℃ 圧力 80Torr 雰囲気ガス及びその流量 水素(H2) 2000SCCM 六フッ化タングステン 10SCCM 形成速度 1〜80Å/分 本実施例においては、非晶質シリコン膜7形成の後連
続的にSi還元反応を行なわせ、さらに連続的にタングス
テン膜9を形成しているため、自然酸化膜の形成や、反
応の不均一性が生じにくい利点を有している。
以上、両実施例について説明したが、本発明は、これ
らの実施例に限られるものではなく、各種の設計変更,
材料変更が可能である。
例えば、上記実施例においては、下層配線として不純
物拡散領域を設定したが、金属配線等でも勿論よく、ビ
アホール部に適用してもよい。
また、上記両実施例においては、高融点金属として、
タングステンを適用したが、他の高融点金属にも適用可
能である。
さらに、上記両実施例においては、密着層として窒化
チタン(TiN)膜を適用したが、他のバリヤメタルを用
いても勿論よい。
また、上記実施例においては、シリコン系薄膜の形成
にシラン(SiH4)を用いているが、この他ポリシラン
(Si2H6,SiH4等)やSiH2Clなどのクロル系、及びSiHF3
などのフッ素系を用いてもよい。また、形成方法は、常
圧CVD,LP(低圧)−CVD,プラズマCVD,光CVD等を用いて
もよい。
[発明の効果] 以上の説明から明らかなように、本発明に係る配線の
形成方法に依れば、コンタクト内面に沿った成長が可能
となるため、配線のカバレージを良好にすると共に、モ
フォロージを大幅に改善する効果がある。
【図面の簡単な説明】
第1図A〜第1図Dは本発明に係る配線の形成方法の第
1実施例の工程を示す断面図、第2図A〜第2図Dは第
2実施例の工程を示す断面図である。 1a……不純物拡散領域、2……層間絶縁膜、2a……コン
タクトホール、3……TiN、4……多結晶シリコン膜、
5,6,8,9……タングステン膜。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】下層配線上にコンタクトホールを有する層
    間絶縁膜を形成し、少なくともコンタクトホール内に密
    着層を介して多結晶または非晶質シリコン膜をコンタク
    トホール底部および側壁部に沿って形成し、前記多結晶
    または非晶質シリコン膜をシリコン還元反応により高融
    点金属に置換した後、水素還元反応により高融点金属膜
    をCVD法により、前記シリコン還元反応により置換した
    高融点金属全面に被着してコンタクトホールを埋め込む
    ことを特徴とする配線の形成方法。
JP2241405A 1990-09-12 1990-09-12 配線の形成方法 Expired - Lifetime JP2751606B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2241405A JP2751606B2 (ja) 1990-09-12 1990-09-12 配線の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2241405A JP2751606B2 (ja) 1990-09-12 1990-09-12 配線の形成方法

Publications (2)

Publication Number Publication Date
JPH04120725A JPH04120725A (ja) 1992-04-21
JP2751606B2 true JP2751606B2 (ja) 1998-05-18

Family

ID=17073797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2241405A Expired - Lifetime JP2751606B2 (ja) 1990-09-12 1990-09-12 配線の形成方法

Country Status (1)

Country Link
JP (1) JP2751606B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0651436A1 (en) * 1993-10-22 1995-05-03 AT&T Corp. Tungsten conductors formation process for semiconductor integrated circuits
KR100250747B1 (ko) * 1993-12-27 2000-04-01 김영환 반도체 소자의 금속배선 형성방법
JP3358328B2 (ja) * 1994-10-27 2002-12-16 ソニー株式会社 高融点金属膜の成膜方法
US5963828A (en) * 1996-12-23 1999-10-05 Lsi Logic Corporation Method for tungsten nucleation from WF6 using titanium as a reducing agent
KR20010077743A (ko) * 2000-02-08 2001-08-20 박종섭 비트 라인 및 그 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0290518A (ja) * 1988-09-28 1990-03-30 Hitachi Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JPH04120725A (ja) 1992-04-21

Similar Documents

Publication Publication Date Title
JP3358328B2 (ja) 高融点金属膜の成膜方法
JP2889430B2 (ja) コンタクト部形成方法
KR920018852A (ko) 저항 및 결함밀도가 낮은 텅스텐 접점을 실리콘 반도체 웨이퍼에 형성하기 위한 방법
JPH04142061A (ja) タングステンプラグの形成方法
JP2616554B2 (ja) 半導体装置の製造方法
JP2751606B2 (ja) 配線の形成方法
JPH1012732A (ja) 半導体装置の製造方法
JPS60117719A (ja) 半導体装置の製造方法
JP2616402B2 (ja) 半導体装置の製造方法
JPS63147347A (ja) 半導体装置
JPH05347269A (ja) 半導体装置の製造方法
JP3246046B2 (ja) 高融点金属膜の堆積方法
JP3120517B2 (ja) シリサイドプラグの形成方法
KR100477813B1 (ko) 반도체장치의텅스텐금속배선형성방법
JP2733396B2 (ja) 半導体装置の製造方法
KR100440260B1 (ko) 반도체 소자의 비트라인 형성 방법
CN208767295U (zh) 半导体结构
JP2706388B2 (ja) 半導体装置の製造方法
JPH053170A (ja) ブランケツトタングステンプラグ形成法
JP3082230B2 (ja) 配線の形成方法
KR950005258B1 (ko) 블랭킷 cvd 텅스텐 형성방법
JPH0562929A (ja) 半導体装置の製造方法
JP2702293B2 (ja) 半導体装置の製造方法
JPH06268077A (ja) 半導体装置の製造方法
JPH07169834A (ja) 層間接続孔の埋め込み方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080227

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090227

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100227

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100227

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110227

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110227

Year of fee payment: 13