JPS60117719A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS60117719A
JPS60117719A JP22745783A JP22745783A JPS60117719A JP S60117719 A JPS60117719 A JP S60117719A JP 22745783 A JP22745783 A JP 22745783A JP 22745783 A JP22745783 A JP 22745783A JP S60117719 A JPS60117719 A JP S60117719A
Authority
JP
Japan
Prior art keywords
tungsten
film
polycrystalline silicon
silicon film
electrode window
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22745783A
Other languages
English (en)
Inventor
Yoshimi Shioya
塩屋 喜美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP22745783A priority Critical patent/JPS60117719A/ja
Publication of JPS60117719A publication Critical patent/JPS60117719A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (a) 発明の技術分野 本発明は半導体装置の製造方法にかかり、特に接続電極
並びに配線層の形成方法に関する。
fbl 従来技術と問題点 周知のように半導体集積回路(IC)などの半導体装置
においては、半導体基板上に半導体素子や抵抗等の素子
が形成されて、これらの電極から導出する配線層が上面
に多数設けられている。
その配線層には、従前からアルミニウム(^1)膜また
はぞの合金膜が用いられており、これはアルミニウムが
半導体基板とのオーミックコンタクトが容易に得られ、
二酸化シリコン(Si02) Ij)との密着がよい高
電導度材料であるからである。
しかし、アルミニウムは溶融点の低いのが欠点で、その
ためにICを高密度化して、その上面に多層配線層を積
層する場合には絶縁膜の形成等に制約を与える。
従って、それに代わる配線層として導電性多結晶シリコ
ン膜が併用されているが、導電性多結晶シリコン映は電
気伝導度の低い難点がある。それを改善するために、最
近では高融点金属シリサイド膜や高融点金属が配線層に
使用され始めており、モリブデン(MO)やタングステ
ン(W)などの高融点金属、モリブデンシリサイド(M
oSi2 )やタングステンシリサイド(WSi2)な
どのシリサイド膜はその代表的な材料である。
′ 一方、IC上面に配線層を形成する場合、多層に積
層するほど凹凸が激しくなつ′ζ、断線し易いことが知
られている。それは配線層を被着する際に、電極窓部分
が陥没して窓側面で配線層が薄く形成されるためで、第
1図にそれを図示している。
図において、1はp型シリコン基板、2はn型領域、3
は燐珪酸ガラス(PSG)膜からなる絶縁膜、4は電極
窓、5はタングステンシリサイド(WSi2)配線で、
電極窓側部Sで断線し易いわけである。また、この問題
はW S + 2配線5だけでなくて、タングステン金
属や導電性多結晶シリコン、アルミニウムを用いても同
様であるが、導電性多結晶シリコンの場合には化学気相
成長(CVD)法で形成されるから被覆性(カバーレイ
ジ)が比較的に良くて、S部分に比較的に厚く被着する
しかし、高融点金属シリサイド膜の場合にはCVD法に
よる被着が困難で、一般に蒸着法やスパッタ法によって
被着されている。そのため、特に電極窓S部分での被覆
性が十分でなくて、断線の可能性が一層大きくなる。ま
た、高融点金属膜はCVD法で形成できるが、絶縁膜と
の接着力が他の材料に劣る欠点がある。
ところで、このような断線をなくするために、従前から
数多くの提案がなされて、種々の対策が採られているが
、その形成方法はデリケートで複雑なものが多い。その
中で常用されている方法は絶縁膜として燐濃度の多いP
SG膜を用い、高温度(900℃前後)でPSG膜を溶
融して電極窓の肩部分を丸くし、配線の凹凸を緩やかに
する方法である。しかし、この方法も積層数が増加する
と凹凸が激しくなり、且つPSG膜の燐濃度と溶融温度
とのコントロールが微妙である。
tel 発明の目的 本発明はこれらの欠点を無くして、何らの加工を施さな
い電極窓を有する表面に、CVD法によってタングステ
ン又はタングステンシリサイド類似の配線層を平坦化し
て形成する製造方法を提案するものである。
(d) 発明の構成 その目的は、半導体基板上の絶縁膜に形成された電極窓
の底面に導電性多結晶シリコン股を被着し、次いで該電
極窓内にタングステンを充填し、更に該タングステンお
よび絶縁股上に導電性多仔吉晶シリコン膜を形成し、該
導電性多結晶シリコン基板にタングステン層を形成する
工程が含まれる半導体装置の製造方法によって達成され
る。
tel 発明の実施例 以下2図面を参照して実施例によって詳細Gこ説明する
第2図ないし第6図は本発明にかかる形成方法の工程順
断面図を示しており、その中でCVD法による被膜形成
工程には第7図に示す化学気相成敗装置(CVD装置)
が用いられる。特に、第4図から第6図までの工程はC
VD装置内にシリコン基板を挿入したまま継続して行わ
れる被膜形成工程である。第7図において、1は被処理
基板(シリコン基板)、21は反応炉、22はヒータ、
23ルよ導電性多結晶シリコン膜の成長用ガス源、24
番よタングステン膜の成長用ガス源で、複数のコ・ツク
25を切り換えてこの成長用ガスが反応炉2Hこ流入さ
れ、あるいは成長が休止される。
さて、第2図はn型領域2が設LJられたP型シリコン
基板1に膜厚1μm程度のPSGSaO2着し、そのP
SGSaO2知の方法で窓あけして電極窓4を形成した
工程断面図を示している。電極窓4の大きさは1.5μ
m角程度である。 次いで、第3図に示すように上面に
約1000人のn型多結晶シリコン膜lOを化学気相成
長(CV D)法で被着し、次に電極窓4をレジス目央
マスク(図示せず)で被覆して、PSGSaO2面に被
着しているn型多結晶シリコン膜10を、フレオン(C
F4)ガスを用いたドライエツチングによってエツチン
グ除去する。ここに、n型多結晶シリコン膜10の被着
は、上記のようなCVD装置(第7図参照)を使用して
、モノシラン(Si)I4)とホスフィン(PHa)と
を620℃で分解させて被着さ一層るものである。
次いで、レジスト膜を除去した後、シリコン基板(被処
理基板)1を再び第7図に示ずCVD装置に挿入する。
CVD装置では反応炉の温度を350℃に保って、タン
グステン膜の成長用ガス源24から、窒素(N2)ガス
又はアルゴン(Ar)ガスをキャリアガスとした六弗化
タングステン(WF6)ガスを流入し、分解させてタン
グステン膜11を被着させる。そうすると、第4図に示
すように多結晶シリコン膜10上にのみタングステン1
1が選択的に被着し、PSG膜3上には被着しない。そ
のため、電極窓4内がタングステン膜11で完全に埋没
される。それば WF6 +5i=W+SiF4 なる反応式によってSiF4が生成され、その触媒作用
によって選択的に被着するものと考えられている。従っ
て、図示のように電極窓4は埋没されて、電極とPSG
膜とが同一平面となって平坦化する。
次いで、反応炉の温度を620℃に保持し、導電性多結
晶シリコン膜の成長用ガス源23から、モノシラン(S
i04)とボスフィン(PH8)とを流入し分解してn
型多結晶シリコン膜12を被着さ−Vる。そうすると、
第5図に示すように平坦化したPSG膜3とタングステ
ンI’llとの全上面に、n型多結晶シリコン膜12が
被着する。
次いで、再び反応炉の温度を350°Cに下読し、タン
グステン膜の成長用ガス源24から、水素(H2)ガス
をキャリアガスとした六弗化タングステン(WF6)ガ
スを流入し、分解させてタングステン膜13を被着させ
る。そうすると、第6図に示すようにn型多結晶シリコ
ン膜12の′全面にタングステン膜13が被着する。か
くしてn型多結晶シリコン膜12とタングステン膜13
とを被着させたシリコン基板1をCVD装置より取り出
し、公知のフォトプロセスによってパターンニングして
配線層を形成する。その際のエツチングはドライエツチ
ングを用いて、エツチング剤ばフレオン(CF4)を主
体にしたものである。
そうすれば、電極上に平坦なシリコンとタングステンと
の二重層からなる配線が形成され、熱処理すると両者の
膜厚比によってタングステンシリサイド、あるいはタン
グステン主体の配線層が青られる。また、熱処理しなく
ても、このように形成した配線は高電導度で、且つ絶縁
膜との密着も良い。従って、多層構造に債屓して、凹凸
がなくて高い信頼性の配線層が形成することができる。
([1発明の効果 以上の説明から明らかなように、本発明Gこよれば極め
て平坦化された配線が形成されて、面も電導度、密着度
の良い高品質な配線層であり、rcの信頼性向上に顕著
に寄与するものである。
【図面の簡単な説明】
第1図は従来の配線層の断面図、第2図〜第6図は本発
明にかかる製造方法の工程順断面図、第7図はその製造
方法で用いられるCVD装置である。 図中、1はP型シリコン基板、2はn型領域。 3はPSG膜(絶縁膜)、4は電極孔、5はタングステ
ンシリサイド配IL 10.12はn型多結晶シリコン
膜、比13はタングステン膜、21番よ反応管。 22はヒータ、23は導電性多結晶シリコン膜の成長用
ガス源、24はタングステン膜の成長用ガス源を示して
いる。 第1図 4 第2図 Δ 第3図 ム 第4図 第5図

Claims (1)

    【特許請求の範囲】
  1. 半導体基板上の絶縁膜に形成された電極窓の底面に導電
    性多結晶シリコン膜を被着し、次いで該電極窓内にタン
    グステンを充填し、更に該タングステンおよび絶縁膜上
    に導電性多結晶シリコン膜を形成し、該導電性多結晶シ
    リコン膜上にタングステン層を形成する工程が含まれて
    なることを特徴とする半導体装置の製造方法。
JP22745783A 1983-11-30 1983-11-30 半導体装置の製造方法 Pending JPS60117719A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22745783A JPS60117719A (ja) 1983-11-30 1983-11-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22745783A JPS60117719A (ja) 1983-11-30 1983-11-30 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS60117719A true JPS60117719A (ja) 1985-06-25

Family

ID=16861166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22745783A Pending JPS60117719A (ja) 1983-11-30 1983-11-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS60117719A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6213051A (ja) * 1985-07-10 1987-01-21 Matsushita Electronics Corp 半導体装置の製造方法
JPS62261155A (ja) * 1986-04-30 1987-11-13 インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション 基板装置の製造方法
JPS6316643A (ja) * 1986-07-08 1988-01-23 Nec Corp 半導体集積回路装置
JPS63278352A (ja) * 1987-05-11 1988-11-16 Nec Corp 半導体集積回路装置
JPH0234930A (ja) * 1988-07-25 1990-02-05 Matsushita Electron Corp 半導体装置の製造方法
US4966868A (en) * 1988-05-16 1990-10-30 Intel Corporation Process for selective contact hole filling including a silicide plug
JPH05343532A (ja) * 1992-02-26 1993-12-24 Internatl Business Mach Corp <Ibm> 耐熱金属でキャップした低抵抗率の導体構造およびその形成方法
US5314832A (en) * 1989-09-28 1994-05-24 Commissariat A L'energie Atomique Process for the production of a high voltage MIS integrated circuit
US5371041A (en) * 1988-02-11 1994-12-06 Sgs-Thomson Microelectronics, Inc. Method for forming a contact/VIA
USRE36663E (en) * 1987-12-28 2000-04-18 Texas Instruments Incorporated Planarized selective tungsten metallization system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS554965A (en) * 1978-06-27 1980-01-14 Toshiba Corp Semiconductor
JPS58116751A (ja) * 1981-12-30 1983-07-12 Fujitsu Ltd 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS554965A (en) * 1978-06-27 1980-01-14 Toshiba Corp Semiconductor
JPS58116751A (ja) * 1981-12-30 1983-07-12 Fujitsu Ltd 半導体装置の製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6213051A (ja) * 1985-07-10 1987-01-21 Matsushita Electronics Corp 半導体装置の製造方法
JPS62261155A (ja) * 1986-04-30 1987-11-13 インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション 基板装置の製造方法
JPH0548935B2 (ja) * 1986-04-30 1993-07-22 Ibm
JPS6316643A (ja) * 1986-07-08 1988-01-23 Nec Corp 半導体集積回路装置
JPS63278352A (ja) * 1987-05-11 1988-11-16 Nec Corp 半導体集積回路装置
USRE36663E (en) * 1987-12-28 2000-04-18 Texas Instruments Incorporated Planarized selective tungsten metallization system
US5371041A (en) * 1988-02-11 1994-12-06 Sgs-Thomson Microelectronics, Inc. Method for forming a contact/VIA
US4966868A (en) * 1988-05-16 1990-10-30 Intel Corporation Process for selective contact hole filling including a silicide plug
JPH0234930A (ja) * 1988-07-25 1990-02-05 Matsushita Electron Corp 半導体装置の製造方法
US5314832A (en) * 1989-09-28 1994-05-24 Commissariat A L'energie Atomique Process for the production of a high voltage MIS integrated circuit
JPH05343532A (ja) * 1992-02-26 1993-12-24 Internatl Business Mach Corp <Ibm> 耐熱金属でキャップした低抵抗率の導体構造およびその形成方法

Similar Documents

Publication Publication Date Title
KR900008387B1 (ko) 반도체장치 제조방법
JPS60117719A (ja) 半導体装置の製造方法
JP2005527098A (ja) 高アスペクト比の半導体デバイス用のボロンドープ窒化チタン層
JPH1012732A (ja) 半導体装置の製造方法
KR960009091B1 (ko) 평탄한 전기적 상호 접속 구조체 제조방법
JP2591450B2 (ja) 半導体装置の製造方法
JPH07115130A (ja) 半導体装置の製造方法
JP2616402B2 (ja) 半導体装置の製造方法
US4957880A (en) Method for producing semiconductor device including a refractory metal pattern
JP2000058643A (ja) プラグの形成方法
US7642655B2 (en) Semiconductor device and method of manufacture thereof
JP2582596B2 (ja) 半導体装置の製造方法
JP2751606B2 (ja) 配線の形成方法
JPS60157237A (ja) 半導体装置の製造方法
KR0149468B1 (ko) 반도체 장치의 제조방법
JPS63117447A (ja) 半導体集積回路の製造方法
JPS61139026A (ja) 半導体装置の製造方法
JPH01206623A (ja) 半導体装置の製造方法
JPH03280545A (ja) 半導体装置の配線形成方法
JPS59220919A (ja) 半導体装置の製造方法
JPH0499317A (ja) 半導体装置の製造方法
JPS61248447A (ja) 配線層の形成方法
JPS6214423A (ja) 半導体装置の製造方法
JP3027987B2 (ja) 金属膜又は金属シリサイド膜の形成方法及び半導体装置の製造方法
JPS6214424A (ja) 半導体装置の製造方法