JPS6316643A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS6316643A JPS6316643A JP16113686A JP16113686A JPS6316643A JP S6316643 A JPS6316643 A JP S6316643A JP 16113686 A JP16113686 A JP 16113686A JP 16113686 A JP16113686 A JP 16113686A JP S6316643 A JPS6316643 A JP S6316643A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- contact hole
- type
- silicide
- polycrystal silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 15
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 15
- 238000009792 diffusion process Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 abstract description 8
- 229910021344 molybdenum silicide Inorganic materials 0.000 abstract description 8
- 238000001259 photo etching Methods 0.000 abstract description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 4
- 238000010438 heat treatment Methods 0.000 abstract description 4
- 239000012535 impurity Substances 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 4
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 4
- 239000011574 phosphorus Substances 0.000 abstract description 4
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 4
- 230000004913 activation Effects 0.000 abstract description 3
- 238000005468 ion implantation Methods 0.000 abstract description 3
- 238000000059 patterning Methods 0.000 abstract description 2
- 238000004544 sputter deposition Methods 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 4
- 229910052710 silicon Inorganic materials 0.000 abstract 4
- 239000010703 silicon Substances 0.000 abstract 4
- 238000001994 activation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 60
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置に関し、特に低抵抗の層間
配線構造に関する。
配線構造に関する。
従来半導体集積回路装置に形成される眉間配線は、主に
不純物としてリンを含む多結晶シリコン層が用いられて
いた。また、近年、低抵抗化の要求に従い、多結晶シリ
コン層と金属シリサイド層（以下単にシリサイド層とい
う）の二層構造をもついわゆるポリサイド構造の配線が
用いられるようになってきた。
不純物としてリンを含む多結晶シリコン層が用いられて
いた。また、近年、低抵抗化の要求に従い、多結晶シリ
コン層と金属シリサイド層（以下単にシリサイド層とい
う）の二層構造をもついわゆるポリサイド構造の配線が
用いられるようになってきた。
上述した従来のポリサイド構造の配線は、多結晶シリコ
ン層とシリサイド層の二層構造となっているため微細加
工が難しい、すなわち、シリサイド層と多結晶シリコン
層の最適エツチング条件が通常は異るため、２ステツプ
のエツチングを行うが、その際、下層の多結晶シリコン
層が上層のシリサイド層に対して、サイドエツチングさ
れてしまう。従って次工程の眉間絶縁層被着の時、被覆
性上の問題が発生する。
ン層とシリサイド層の二層構造となっているため微細加
工が難しい、すなわち、シリサイド層と多結晶シリコン
層の最適エツチング条件が通常は異るため、２ステツプ
のエツチングを行うが、その際、下層の多結晶シリコン
層が上層のシリサイド層に対して、サイドエツチングさ
れてしまう。従って次工程の眉間絶縁層被着の時、被覆
性上の問題が発生する。
さらに微細化が進み線幅が細くなった時、上層のシリサ
イド層のみが剥離してしまうという欠点がある。また下
層の多結晶シリコン層の膜厚だけ配線膜厚が厚くなると
いう欠点もある。この対策として、ポリサイド構造に代
り、シリサイド層単層で眉間配線層を実現しようとする
と、拡散層に対するコンタクト抵抗が熱処理温度ととも
に増大するという無視できない欠点を生じる。
イド層のみが剥離してしまうという欠点がある。また下
層の多結晶シリコン層の膜厚だけ配線膜厚が厚くなると
いう欠点もある。この対策として、ポリサイド構造に代
り、シリサイド層単層で眉間配線層を実現しようとする
と、拡散層に対するコンタクト抵抗が熱処理温度ととも
に増大するという無視できない欠点を生じる。
本発明の目的は、低抵抗でかつ微細加工の可能な眉間配
線層を有する半導体集積回路装置を提供することにある
。
線層を有する半導体集積回路装置を提供することにある
。
本発明の半導体集積回路装置は、−導電型半導体基板表
面に設けられた逆導電型拡散層と、この拡散層上の絶縁
膜に設けられたコンタクト孔と、このコンタクト孔部に
形成され前記拡散層に接する逆導電型多結晶シリコン層
と、前記多結晶シリコン層に接して形成された金属シリ
サイドからなる配線層とを含んで構成される。。
面に設けられた逆導電型拡散層と、この拡散層上の絶縁
膜に設けられたコンタクト孔と、このコンタクト孔部に
形成され前記拡散層に接する逆導電型多結晶シリコン層
と、前記多結晶シリコン層に接して形成された金属シリ
サイドからなる配線層とを含んで構成される。。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の第１の実施例の断面図、第２図（ａ）
〜（ｃ）はその製造方法を説明するための工程順に示し
た半導体チップの断面図である。
〜（ｃ）はその製造方法を説明するための工程順に示し
た半導体チップの断面図である。
まず第２図（ａ）に示すように、Ｐ型半導体基板１の表
面にフィールド酸化膜２を形成したのち、活性領域にイ
オン注入法によりＮ′″型拡散拡散層３成する。
面にフィールド酸化膜２を形成したのち、活性領域にイ
オン注入法によりＮ′″型拡散拡散層３成する。
次に第２図（ｂ）に示すように、活性化のための熱処理
の後、シリコン酸化膜からなる第１の眉間絶縁膜４をＣ
ＶＤ法により被着し、光蝕刻技術により第１のコンタク
ト孔５を形成する。
の後、シリコン酸化膜からなる第１の眉間絶縁膜４をＣ
ＶＤ法により被着し、光蝕刻技術により第１のコンタク
ト孔５を形成する。
次に第２図（ｃ）に示すように、ＣＶＤ法により全面に
多結晶シリコンを被着し、リンを熱拡散したのち、光蝕
刻技術によりコンタクト孔４部にのみＮ型多結晶９９３
２層６を形成する。その後、シリコン酸化膜からなる第
２の眉間絶縁膜９を被着し、第２のコンタクト孔７をＮ
型多結晶９９３２層６上に形成する。
多結晶シリコンを被着し、リンを熱拡散したのち、光蝕
刻技術によりコンタクト孔４部にのみＮ型多結晶９９３
２層６を形成する。その後、シリコン酸化膜からなる第
２の眉間絶縁膜９を被着し、第２のコンタクト孔７をＮ
型多結晶９９３２層６上に形成する。
続いて、モリブデンシリサイド層をスパッタ法で被着後
、光蝕刻技術によりパターニングし、モリブデンシリサ
イドよりなる配線層８を形成することにより第１図に示
した第１の実施例が完成する。
、光蝕刻技術によりパターニングし、モリブデンシリサ
イドよりなる配線層８を形成することにより第１図に示
した第１の実施例が完成する。
このようにして形成された本実施例では、Ｎ型多結晶９
９３２層６が第１のコンタクト孔５部においてＮ“型拡
散層３に接しているため、Ｎ＋型型数散層３配線層８と
は低抵抗で接続される。更に、配線層８はモリブデンシ
リサイド単層で形成されているため微細加工が可能であ
る。
９３２層６が第１のコンタクト孔５部においてＮ“型拡
散層３に接しているため、Ｎ＋型型数散層３配線層８と
は低抵抗で接続される。更に、配線層８はモリブデンシ
リサイド単層で形成されているため微細加工が可能であ
る。
第３図は本発明の第２の実施例の断面図、第４図（ａ）
〜（Ｃ）はその製造方法を説明するための工程順に示し
た半導体チップの断面図である。
〜（Ｃ）はその製造方法を説明するための工程順に示し
た半導体チップの断面図である。
まず第４図（ａ）に示すように、Ｐ型半導体基板１上に
フィールド酸化膜２を形成後イオン注入法によりＮ＋型
型数散層３形成する。
フィールド酸化膜２を形成後イオン注入法によりＮ＋型
型数散層３形成する。
次に第４図（ｂ）に示すように、活性化のための熱処理
を行ったのち、全面に眉間絶縁膜４Ａを被着し、続いて
Ｎ＋型型数散層３上コンタクト孔５Ａを形成する。次に
全面に多結晶シリコン層を被着、リンを熱拡散したのち
、さらにその上にレジスト層１０を形成する。
を行ったのち、全面に眉間絶縁膜４Ａを被着し、続いて
Ｎ＋型型数散層３上コンタクト孔５Ａを形成する。次に
全面に多結晶シリコン層を被着、リンを熱拡散したのち
、さらにその上にレジスト層１０を形成する。
次に第４図（ｃ）に示すように、リアクティブスパッタ
エツチング技術により全面をエツチングし、コンタクト
孔５Ａの内部にのみＮ型多結晶９９３７層６Ａを形成す
る。この際、リアクティブスパッタエツチングの条件を
レジスト層１０と、Ｎ型多結晶９９３７層６Ａのエッチ
レートがほぼ等しくなるように選ぶ必要がある。
エツチング技術により全面をエツチングし、コンタクト
孔５Ａの内部にのみＮ型多結晶９９３７層６Ａを形成す
る。この際、リアクティブスパッタエツチングの条件を
レジスト層１０と、Ｎ型多結晶９９３７層６Ａのエッチ
レートがほぼ等しくなるように選ぶ必要がある。
次に、全面にモリブデンシリサイド層を被着したのち、
光蝕刻法によりパターニングし、モリブデンシリサイド
よりなる配線層８を形成することにより第３図に示した
第２の実施例が完成する。
光蝕刻法によりパターニングし、モリブデンシリサイド
よりなる配線層８を形成することにより第３図に示した
第２の実施例が完成する。
このようにして形成された第２の実施例においては、Ｎ
型多結晶９９３７層６Ａはコンタクト孔５Ａの内部にだ
け形成されるため、コンタクト孔５Ａ部における段差は
第１の実施例の場合に比べで小さくなる。従って、Ｎ型
多結晶９９３２層６Ａ上に形成されるモリブデンシリサ
イド層の被覆性が悪い場合でも、Ｎ型多結晶９９３２層
６と配線層８の接触は良好となり、信頼性は向上する。
型多結晶９９３７層６Ａはコンタクト孔５Ａの内部にだ
け形成されるため、コンタクト孔５Ａ部における段差は
第１の実施例の場合に比べで小さくなる。従って、Ｎ型
多結晶９９３２層６Ａ上に形成されるモリブデンシリサ
イド層の被覆性が悪い場合でも、Ｎ型多結晶９９３２層
６と配線層８の接触は良好となり、信頼性は向上する。
尚、上記実施例においては金属シリサイドとしてモリブ
デンシリサイドを用いた場合について説明したが、タン
グステンシリサイド、チタンシリサイド等を用いること
ができる。またＰ型半導体基板の代りにＮ型半導体基板
を用いてよいことは勿論である。
デンシリサイドを用いた場合について説明したが、タン
グステンシリサイド、チタンシリサイド等を用いること
ができる。またＰ型半導体基板の代りにＮ型半導体基板
を用いてよいことは勿論である。
以上説明したように本発明は、不純物拡散層と金属シリ
サイドからなる配線層の間に、不純物をドープした多結
晶シリコン層を介在させることによりコンタクト抵抗値
を低くすることができる。
サイドからなる配線層の間に、不純物をドープした多結
晶シリコン層を介在させることによりコンタクト抵抗値
を低くすることができる。
従って、金属シリサイド層を、低抵抗でかつ微細加工が
可能な眉間配線層として用いることのできる半導体集積
回路装置が得られる。
可能な眉間配線層として用いることのできる半導体集積
回路装置が得られる。
第１図は本発明の第１の実施例の断面図、第２図（ａ）
〜（ｃ）は第１の実施例の製造方法を説明する為の工程
順に示した半導体チップの断面図、第３図は本発明の第
２の実施例の断面図、第４図（ａ）〜（ｃ）は第２の実
施例の製造方法を説明する為の工程順に示した半導体チ
ップの断面図である。 １・・・Ｐ型半導体基板、２・・・フィールド酸化膜、
３・・・Ｎ＋型型数散層４・・・第１の眉間絶縁膜、４
Ａ・・・層間絶縁膜、５・・・第１のコンタクト孔、５
Ａ・・・コンタクト孔、６，６Ａ・・・Ｎ型多結晶シリ
コン層、７・−・第２のコンタクト孔、８・・・配線層
、９・・・第２の眉間絶縁膜、１０・・・レジスト層。 ’ｆ＝ｚワ Ｙ＋回
〜（ｃ）は第１の実施例の製造方法を説明する為の工程
順に示した半導体チップの断面図、第３図は本発明の第
２の実施例の断面図、第４図（ａ）〜（ｃ）は第２の実
施例の製造方法を説明する為の工程順に示した半導体チ
ップの断面図である。 １・・・Ｐ型半導体基板、２・・・フィールド酸化膜、
３・・・Ｎ＋型型数散層４・・・第１の眉間絶縁膜、４
Ａ・・・層間絶縁膜、５・・・第１のコンタクト孔、５
Ａ・・・コンタクト孔、６，６Ａ・・・Ｎ型多結晶シリ
コン層、７・−・第２のコンタクト孔、８・・・配線層
、９・・・第２の眉間絶縁膜、１０・・・レジスト層。 ’ｆ＝ｚワ Ｙ＋回
Claims (1)
- 一導電型半導体基板表面に設けられた逆導電型拡散層と
、該拡散層上の絶縁膜に設けられたコンタクト孔と、該
コンタクト孔部に形成され前記拡散層に接する逆導電型
多結晶シリコン層と、前記多結晶シリコン層に接して形
成された金属シリサイドからなる配線層とを含むことを
特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16113686A JPS6316643A (ja) | 1986-07-08 | 1986-07-08 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16113686A JPS6316643A (ja) | 1986-07-08 | 1986-07-08 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6316643A true JPS6316643A (ja) | 1988-01-23 |
Family
ID=15729278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16113686A Pending JPS6316643A (ja) | 1986-07-08 | 1986-07-08 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6316643A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60117719A (ja) * | 1983-11-30 | 1985-06-25 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS62281451A (ja) * | 1986-05-30 | 1987-12-07 | Fujitsu Ltd | 半導体装置 |
-
1986
- 1986-07-08 JP JP16113686A patent/JPS6316643A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60117719A (ja) * | 1983-11-30 | 1985-06-25 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS62281451A (ja) * | 1986-05-30 | 1987-12-07 | Fujitsu Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5466638A (en) | Method of manufacturing a metal interconnect with high resistance to electromigration | |
| US4948747A (en) | Method of making an integrated circuit resistor | |
| JPH10256511A (ja) | 半導体デバイスの製造方法 | |
| US5030588A (en) | Method of making semiconductor device with film resistor | |
| JPS61198780A (ja) | 半導体装置の製造方法 | |
| JPS6316643A (ja) | 半導体集積回路装置 | |
| JPS62133713A (ja) | 電極形成方法およびその電極 | |
| JPH01208831A (ja) | 半導体装置の製造方法 | |
| JP3038873B2 (ja) | 半導体装置の製造方法 | |
| JPH0228956A (ja) | 半導体集積回路装置 | |
| JP2985183B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JPS63127552A (ja) | 半導体装置 | |
| JPH06283688A (ja) | 半導体装置の製造方法 | |
| JPS6149473A (ja) | ポリサイドゲ−トｍｏｓ ｉｃの製造方法 | |
| JPH045860A (ja) | ショットキーダイオード | |
| JPH03175676A (ja) | 半導体装置 | |
| JPH03276763A (ja) | 半導体装置 | |
| JPS62216345A (ja) | 半導体装置 | |
| JPH05267642A (ja) | 半導体装置 | |
| JPH08316475A (ja) | 半導体装置およびその製造方法 | |
| JPH0744181B2 (ja) | 半導体装置及びその製造方法 | |
| JPS5994457A (ja) | 半導体装置 | |
| JPH0298960A (ja) | 半導体装置の製造方法 | |
| JPH0445523A (ja) | 半導体装置の製造方法 | |
| JPS61203653A (ja) | 配線の接続方法 |