JPS5994457A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS5994457A
JPS5994457A JP20339482A JP20339482A JPS5994457A JP S5994457 A JPS5994457 A JP S5994457A JP 20339482 A JP20339482 A JP 20339482A JP 20339482 A JP20339482 A JP 20339482A JP S5994457 A JPS5994457 A JP S5994457A
Authority
JP
Japan
Prior art keywords
contact
pattern
semiconductor device
substrate
thin metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20339482A
Other languages
English (en)
Inventor
Toru Imamura
徹 今村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Kyushu Ltd
Original Assignee
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Kyushu Ltd filed Critical NEC Kyushu Ltd
Priority to JP20339482A priority Critical patent/JPS5994457A/ja
Publication of JPS5994457A publication Critical patent/JPS5994457A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は半導体装置にかか、!7.特VCコンタクト
開孔部の構造に関するものである。
従来、所望のトランジスタ全形成した半導体基板表面に
、絶縁膜を付しフォトエツチング工程を経てコンタクト
曲孔全形成する場合、金属薄膜パターンと接触すべきコ
ンタクト開孔内の不純物拡散層又は金属パターン表面が
平面に形成されていた。従って、半導体装置のパターン
微細化が進み、コンタクト開孔のDto 41が小さく
なると共に、半導体基板上の不純物拡散層又は金属パタ
ーン表面と上部に位置する金属薄膜パターンの接触面積
が小さくなり%接触抵抗を大きくしていた。このため半
導体装置のパターン微細化の障害となったり、半導体装
置の性能低下をもたらすと同時に、微細パターンとして
製造した製品の歩留2品質の低下をもたらしていた。
この発明の目的は、パターンの微細化や半導体装置の性
能向上が可能でかつ歩留や品質の低下がないコンタクト
開孔部の構造を有する半導体装置を提供することにある
この発明の特徴は、半導体基板の主表面上にコンタクト
開孔を有する絶縁膜が設けられ、コンタクト開孔の内に
露出せる該主表面と接する金属薄膜パターンが形成され
た半導体装置において、前記コンタクト開孔内の接触面
が段差のある形状を有することにある。
次に、この発明の実施例につき図面を用いて説明する。
第1図〜第4図は、この発明の一実施例を順に説明する
ためのコンタクト開孔部の断面図である。この実施例の
コンタクト開孔部の形成方法は、所望のトランジスタや
配線としての不純物拡散1vI2全形成した半導体基板
1の表面に絶縁膜3を付し、フォトエツチング工程を経
て絶縁膜3及び半導体基板1をエツチングし、さらに半
導体基板上の露出面全面に不純物全拡散し、最後に金層
薄膜パターン6を形成し、不純物拡散層2,5と金属薄
膜パターン6のコンタクトをとっている。
すなわち、拡散9イオン注入工程やフォトレジスト・パ
ターンニング工程、エッチング工程等を経て所望のトラ
ンジスタや配線としての金属パターン、不純物拡散層2
を形成した半導体基板10表面に、は化シリコン膜や窒
化シリコン膜あるいはリンガラス膜等の絶縁膜3を付し
、フォトレジストパターンコンタ工程を経てコンタクト
開孔部のみフォトレジス)f除去したパターン4全形成
する。次に、このフォトレジスト全保護膜とじて前記彪
縁膜3全エツチングし、さらに半導体基板1の上部をエ
ツチングして、半導体基板の表面にm+影形成る。この
τ傅の底面及び側面が後に金属薄膜パターンと接する接
触面となる。さらに、接触面全体に不純物全拡散し、オ
ーミックコンタクH−形成するために拡散層5′に形成
する。最後に拡散層5と外部を接続するために金属薄膜
パターン6を付しコンタクトラ取る。ここで、接触面と
しての溝の底面?1辺2μの正方形とし、溝の深さ全2
μとすると接触面全体の面積が20平方μとなり、底面
のみでコンタクトラ取っていた従来の方法と比較すると
5倍の面積増加となる。
この実施例によれば、半導体装置のパターン微細化が進
み、コンタクト開孔の横方向の寸法が小さくなっても、
半導体基板上の不純物拡散層又は金属パターン表面と上
部に位置する金属薄膜パターンの接触面積を小さくする
ことがなく、接触抵抗を大きくすることがない。従って
、コンタクト開孔部の横方向の寸法がパターン微細化の
障害となっ′fcL半導体装置の性能低下をもたらすこ
とかないばかりか、微細パターンとして製造した製品の
歩留9品質の低下もない。
上述の夷q:4例において、金属薄膜パターンは、金属
の二層構造に変更できるし、絶縁膜も多層構造に変更で
きる。又、図においては、半導体基板上の不純物拡散層
とのコンタクトに関してのみ示したが、多結晶シリコン
、モリブデン、タングステン、アルミ等の金属やシリサ
イド等とのコンタクトに関しても同様に拡張できる。さ
らに、接触面の形状も角柱1円筒状の形状のみに限らず
種々の段差をもう形状に変更でき−ることは言うまでも
無い。□   ゛
【図面の簡単な説明】
第1図〜第4図は、本発明の一実施例を順に説明するた
めのコンタ〉ト開孔邪の断面図である。 尚、図において、 1・・・・・・半導体−板、2:・パ・・不純物拡散層
、3・・・・・・絶縁膜、4・・・・・・フォトレジス
トパターン、5・・・・・・不純物拡散層、6・・・・
・・金属薄膜パターン、である。

Claims (1)

    【特許請求の範囲】
  1. 半導体基板の主表面上にコンタクト開孔を有する絶縁膜
    が設けられ、コンタクト開孔の内に露出せる該主表面と
    接する金属薄膜パターンが設けられた半導体装置におい
    て、前記コンタクト開孔内の接触面が段差のある形状を
    有すること全特徴とする半導体装置。
JP20339482A 1982-11-19 1982-11-19 半導体装置 Pending JPS5994457A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20339482A JPS5994457A (ja) 1982-11-19 1982-11-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20339482A JPS5994457A (ja) 1982-11-19 1982-11-19 半導体装置

Publications (1)

Publication Number Publication Date
JPS5994457A true JPS5994457A (ja) 1984-05-31

Family

ID=16473313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20339482A Pending JPS5994457A (ja) 1982-11-19 1982-11-19 半導体装置

Country Status (1)

Country Link
JP (1) JPS5994457A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61181125A (ja) * 1985-02-06 1986-08-13 Nec Corp 半導体装置のオ−ミツク電極及びその製造方法
JPS63219160A (ja) * 1987-03-06 1988-09-12 Nec Corp 半導体素子及びその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5379378A (en) * 1976-12-23 1978-07-13 Matsushita Electric Ind Co Ltd Semoconductor davice and its production

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5379378A (en) * 1976-12-23 1978-07-13 Matsushita Electric Ind Co Ltd Semoconductor davice and its production

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61181125A (ja) * 1985-02-06 1986-08-13 Nec Corp 半導体装置のオ−ミツク電極及びその製造方法
JPS63219160A (ja) * 1987-03-06 1988-09-12 Nec Corp 半導体素子及びその製造方法

Similar Documents

Publication Publication Date Title
US5279990A (en) Method of making a small geometry contact using sidewall spacers
US5602055A (en) Method of manufacturing a semiconductor device incorporating a selectively deposited contact
KR0136569B1 (ko) 고집적 반도체 소자의 콘택홀 형성 방법
US6596609B2 (en) Method of fabricating a feature in an integrated circuit using two edge definition layers and a spacer
US4933297A (en) Method for etching windows having different depths
US5600170A (en) Interconnection structure of semiconductor device
US5490901A (en) Method for forming a contact hole in a semiconductor device
JP3321864B2 (ja) 半導体装置とその製法
JPH04348077A (ja) 薄膜トランジスタ
JPS5994457A (ja) 半導体装置
EP0120918B1 (en) An aluminum-metal silicide interconnect structure for integrated circuits and method of manufacture thereof
JP2765133B2 (ja) 半導体装置の製造方法
US5136361A (en) Stratified interconnect structure for integrated circuits
JPH03200330A (ja) 半導体装置の製造方法
US5792671A (en) Method of manufacturing semiconductor device
EP0296718A2 (en) A coplanar and self-aligned contact structure
JPS6161539B2 (ja)
JPH06224161A (ja) 半導体装置の製造方法
JPH03108359A (ja) 配線構造及びその形成方法
EP0053484B1 (en) A method for fabricating semiconductor device
JPS63102340A (ja) 半導体装置の製造方法
JPS6149439A (ja) 半導体装置の製造方法
JPH028451B2 (ja)
JPH02134847A (ja) 半導体装置とその製造方法
JPH02303026A (ja) 半導体装置およびその製造方法