JPS61203653A - 配線の接続方法 - Google Patents
配線の接続方法Info
- Publication number
- JPS61203653A JPS61203653A JP4431785A JP4431785A JPS61203653A JP S61203653 A JPS61203653 A JP S61203653A JP 4431785 A JP4431785 A JP 4431785A JP 4431785 A JP4431785 A JP 4431785A JP S61203653 A JPS61203653 A JP S61203653A
- Authority
- JP
- Japan
- Prior art keywords
- refractory metal
- polycide
- wiring
- layer
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は配線の接続方法に関し、特に半導体装置への配
線の接続方法に関するものである。
線の接続方法に関するものである。
従来、半導体基板上にアルミニウム配線を接続する場合
は第3図に示すように、半導体基板lに形成された導電
層3上にコンタクト孔を形成し、直接アルミニウム配線
5を接続していた。
は第3図に示すように、半導体基板lに形成された導電
層3上にコンタクト孔を形成し、直接アルミニウム配線
5を接続していた。
従来は上述のような方式で配線の接続がなされたが、近
年導電層3の深さが浅くなり、コンタクト孔のアロイス
パイク6が生じそのためリークが生じて不良となったり
、信頼性を劣化させていた。
年導電層3の深さが浅くなり、コンタクト孔のアロイス
パイク6が生じそのためリークが生じて不良となったり
、信頼性を劣化させていた。
又、図示していないが、ポリシリコン配線を介しての接
続ではポリシリコン配線は膜厚が薄くなってきている為
、ポリシリコン配線の層抵抗が大きくなり、問題となっ
ている。
続ではポリシリコン配線は膜厚が薄くなってきている為
、ポリシリコン配線の層抵抗が大きくなり、問題となっ
ている。
従って、本発明は、上記した欠点を除去し、浅い接合に
おいてもアロイスパイクが生じることなく、配線抵抗の
低い高信頼性の半導体装置を提供することを目的とする
。
おいてもアロイスパイクが生じることなく、配線抵抗の
低い高信頼性の半導体装置を提供することを目的とする
。
本発明の配線の接続方法は、シリコン基板上に金属配線
を接続するに際し、シリコン基板とりフラフトリーメタ
ルのポリサイド、又はリフラクトリ−メタルのシリサイ
ド、又はリフラクトリーメタルとを接続し、しかる後前
記リフラクトリーメタルのポリサイド、又はリフラクト
リ−メタルのシリサイド、又はリフラクトリ−メタルと
前記金属配線を接続することによ#)構成される。
を接続するに際し、シリコン基板とりフラフトリーメタ
ルのポリサイド、又はリフラクトリ−メタルのシリサイ
ド、又はリフラクトリーメタルとを接続し、しかる後前
記リフラクトリーメタルのポリサイド、又はリフラクト
リ−メタルのシリサイド、又はリフラクトリ−メタルと
前記金属配線を接続することによ#)構成される。
次に、本発明について図面を参照して説明する。
第1図は本発明により構成された半導体装置の配線部の
平面図である。第1図において、半導体基板の一主面に
は導電層10が形成され、その表面は絶縁膜(表示せず
)により保護され導電層上の一部に対しコンタクト孔1
1が設けられ、開口部を埋め絶*膜上にのびるリフラク
トリ−メタルのポリサイド12が形成されている。リフ
ラクトリ−メタルのポリサイド上には絶縁膜が形成され
、前記ポリサイド12に対しコンタクト孔13が形成さ
れ、この開口を通しポリサイド層に対しアルミニウム配
線が接続されている。
平面図である。第1図において、半導体基板の一主面に
は導電層10が形成され、その表面は絶縁膜(表示せず
)により保護され導電層上の一部に対しコンタクト孔1
1が設けられ、開口部を埋め絶*膜上にのびるリフラク
トリ−メタルのポリサイド12が形成されている。リフ
ラクトリ−メタルのポリサイド上には絶縁膜が形成され
、前記ポリサイド12に対しコンタクト孔13が形成さ
れ、この開口を通しポリサイド層に対しアルミニウム配
線が接続されている。
第2図fa)〜(d+は本発明の一実施例を説明するた
めに工程順に示した断面図であり、前記第1図は第2図
(d)の平面図に相当する。
めに工程順に示した断面図であり、前記第1図は第2図
(d)の平面図に相当する。
まず、第2図(a)に示すように、従来と同じように、
半導体基板101上にフィールド酸化膜102を形成し
、導電層103を形成した後、CVD法によりシリコン
酸化膜104を3000〜5000A成長する。その後
、フォトエツチング法により接続部の前記シリコン酸化
膜104を弗酸系エツチング液で除去しコンタクト孔1
05を形成する。
半導体基板101上にフィールド酸化膜102を形成し
、導電層103を形成した後、CVD法によりシリコン
酸化膜104を3000〜5000A成長する。その後
、フォトエツチング法により接続部の前記シリコン酸化
膜104を弗酸系エツチング液で除去しコンタクト孔1
05を形成する。
次に、第2図(b)に示すように多結晶シリコンを20
00A〜4000A成長し、リン拡散等でリンを拡散す
る。次いで、す7ラクトリーメタル(例えばMo、W、
Ti$)を1000A〜4000A被着して熱処理をほ
どこし多結晶シリコンをポリサイド化する。次いで、フ
ォトエツチング法によりパターニングを行ないリフラク
トリーメタルのポリサイド配線106を形成する。ポリ
サイド化についてはパターニング後に行っても良い。
00A〜4000A成長し、リン拡散等でリンを拡散す
る。次いで、す7ラクトリーメタル(例えばMo、W、
Ti$)を1000A〜4000A被着して熱処理をほ
どこし多結晶シリコンをポリサイド化する。次いで、フ
ォトエツチング法によりパターニングを行ないリフラク
トリーメタルのポリサイド配線106を形成する。ポリ
サイド化についてはパターニング後に行っても良い。
次に、第2図(C)に示すように、CVD法等によりリ
ンガラス層107を5000A〜100OOA成長させ
、次いでフォトエツチング法によりコンタクト孔108
を形成する。
ンガラス層107を5000A〜100OOA成長させ
、次いでフォトエツチング法によりコンタクト孔108
を形成する。
その後、第2図(d)に示すようにアルミニウム配線1
09を形成すると、本発明方法により配線の接続が完了
する。
09を形成すると、本発明方法により配線の接続が完了
する。
以上詳細に説明したように、本発明によれば、半導体基
板の導電層は直接アルミニウム配線に接続されず、すべ
てリフラクトリ−メタルのポリサイド層に接続されてい
る。リフラクトリ−メタルのポリサイド層はアロイスパ
イクを生じない為、アロイスパイクは完全に防止できる
。又他の利点としてはリフラクトリーメタルのポリサイ
ド層の層抵抗は数Ω/口と多結晶シリコン、基板の導電
層に比べて小さい為、上記の接続方法を用いても問題と
ならないばかシか、かえって小さな抵抗が実現できる。
板の導電層は直接アルミニウム配線に接続されず、すべ
てリフラクトリ−メタルのポリサイド層に接続されてい
る。リフラクトリ−メタルのポリサイド層はアロイスパ
イクを生じない為、アロイスパイクは完全に防止できる
。又他の利点としてはリフラクトリーメタルのポリサイ
ド層の層抵抗は数Ω/口と多結晶シリコン、基板の導電
層に比べて小さい為、上記の接続方法を用いても問題と
ならないばかシか、かえって小さな抵抗が実現できる。
又、アルミニウム配線に接続するコンタクト孔が半導体
基板上にはないためコンタクト開孔時のダメージも受け
ないし、ポリサイド層上のコンタクト孔しかない為コン
タクト孔の深さがすべて一定の深さとなる。
基板上にはないためコンタクト開孔時のダメージも受け
ないし、ポリサイド層上のコンタクト孔しかない為コン
タクト孔の深さがすべて一定の深さとなる。
すなわちシリコン基板に直接アルミニウム配線を接続せ
ず、間にリフラクトリ−メタルのポリサイド層を介して
接続する事によりアロイスパイクを防止でき、かつ信頼
性の高い半導体装置が実現できる。
ず、間にリフラクトリ−メタルのポリサイド層を介して
接続する事によりアロイスパイクを防止でき、かつ信頼
性の高い半導体装置が実現できる。
なお、ポリサイドは多結晶シリコン層−シリサイド層の
2層構造又は多結晶シリコン−シリサイド層−リ7ラク
トリーメタルの3層構造が考えられるが何れの構造でも
目的を達成できる。
2層構造又は多結晶シリコン−シリサイド層−リ7ラク
トリーメタルの3層構造が考えられるが何れの構造でも
目的を達成できる。
なお、上記実施例ではリフラクトリーメタルのポリサイ
ド層を用いたがポリサイド層に限定されずリフラクトリ
−メタルそのもの、あるいはリフラクトリーメタルのシ
リサイド層を介してもアロイスパイクの防止並びに層抵
抗の低下等の目的を達することができる。
ド層を用いたがポリサイド層に限定されずリフラクトリ
−メタルそのもの、あるいはリフラクトリーメタルのシ
リサイド層を介してもアロイスパイクの防止並びに層抵
抗の低下等の目的を達することができる。
以上説明したとおり、本発明によれば浅い接合を有する
半導体装置においてもアロイスパイクを生ずることなく
、接続部の層抵抗を低くすることができ、高信頼性の半
導体装置を得ることができる。
半導体装置においてもアロイスパイクを生ずることなく
、接続部の層抵抗を低くすることができ、高信頼性の半
導体装置を得ることができる。
第1図は本発明により形成された半導体装置配線部の平
面図、第2図(a)〜(d)は本発明の一実施例を説明
するために工程順に示した断面図、第3図は従来の半導
体装置の配線部の断面図である。 1.101・・・・・・半導体基板、2.lO2・・・
・・・フィールド酸化膜、3,10,103・・・・・
・導電層、4 、104・・・・・・散化膜、5,14
,109・・・・・・アルミニウム配線、6・・・・・
・アロイスパイク、11,13,105,108・・・
・・・コンタクト孔、12・・・・・・多結晶シリコン
配線、106・・・・・・リフラクトリ−メタルのポリ
サイド層、107・・・・・・リンガラス層。 !61回 第2図 粥z回
面図、第2図(a)〜(d)は本発明の一実施例を説明
するために工程順に示した断面図、第3図は従来の半導
体装置の配線部の断面図である。 1.101・・・・・・半導体基板、2.lO2・・・
・・・フィールド酸化膜、3,10,103・・・・・
・導電層、4 、104・・・・・・散化膜、5,14
,109・・・・・・アルミニウム配線、6・・・・・
・アロイスパイク、11,13,105,108・・・
・・・コンタクト孔、12・・・・・・多結晶シリコン
配線、106・・・・・・リフラクトリ−メタルのポリ
サイド層、107・・・・・・リンガラス層。 !61回 第2図 粥z回
Claims (1)
- シリコン基板上に金属配線を接続するに際し、シリコン
基板とリフラクトリーメタルのポリサイド、又はリフラ
クトリーメタルのシリサイド、又はリフラクトリーメタ
ルとを接続し、しかる後前記リフラクトリーメタルのポ
リサイド、又はリフラクトリーメタルのシリサイド、又
はリフラクトリーメタルと前記金属配線を接続すること
を特徴とする配線の接続方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4431785A JPS61203653A (ja) | 1985-03-06 | 1985-03-06 | 配線の接続方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4431785A JPS61203653A (ja) | 1985-03-06 | 1985-03-06 | 配線の接続方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61203653A true JPS61203653A (ja) | 1986-09-09 |
Family
ID=12688107
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4431785A Pending JPS61203653A (ja) | 1985-03-06 | 1985-03-06 | 配線の接続方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61203653A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6439059A (en) * | 1987-04-20 | 1989-02-09 | Nec Corp | Semiconductor device |
-
1985
- 1985-03-06 JP JP4431785A patent/JPS61203653A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6439059A (en) * | 1987-04-20 | 1989-02-09 | Nec Corp | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3104534B2 (ja) | 半導体装置とその製法 | |
JPS61203653A (ja) | 配線の接続方法 | |
JPS609159A (ja) | 半導体装置 | |
JPS6381948A (ja) | 多層配線半導体装置 | |
JPH05121727A (ja) | 半導体装置及びその製造方法 | |
JP2558124B2 (ja) | 半導体装置の製造方法 | |
JP3413653B2 (ja) | 半導体装置 | |
JP3189399B2 (ja) | 半導体装置の製造方法 | |
JPH0680733B2 (ja) | 半導体装置の配線接続部 | |
JPS62104138A (ja) | 半導体装置 | |
JPS6243176A (ja) | 半導体装置の製造方法 | |
JPH02111052A (ja) | 多層配線形成法 | |
JP3688335B2 (ja) | 半導体集積回路装置およびその製造方法ならびに半導体ウエハ | |
JPH03191563A (ja) | 半導体装置 | |
JPS63275142A (ja) | 半導体装置の製造方法 | |
JPS6140133B2 (ja) | ||
JPH043428A (ja) | 集積回路装置の製造方法 | |
JPS6376424A (ja) | 半導体装置の製造方法 | |
JPS60214569A (ja) | Mos型半導体装置 | |
JPH03116852A (ja) | 半導体装置 | |
JPS6151917A (ja) | 半導体装置の製造方法 | |
JPS6295869A (ja) | 半導体装置 | |
JPS63198357A (ja) | 半導体装置 | |
JPH01200651A (ja) | 半導体装置の製造方法 | |
JPH01230269A (ja) | 半導体集積回路装置 |