JPS6140133B2 - - Google Patents
Info
- Publication number
- JPS6140133B2 JPS6140133B2 JP52106588A JP10658877A JPS6140133B2 JP S6140133 B2 JPS6140133 B2 JP S6140133B2 JP 52106588 A JP52106588 A JP 52106588A JP 10658877 A JP10658877 A JP 10658877A JP S6140133 B2 JPS6140133 B2 JP S6140133B2
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon layer
- insulating film
- conductivity type
- semiconductor
- semiconductor region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 43
- 229920005591 polysilicon Polymers 0.000 claims description 43
- 239000004065 semiconductor Substances 0.000 claims description 21
- 239000010410 layer Substances 0.000 claims 7
- 239000011229 interlayer Substances 0.000 claims 2
- 239000000758 substrate Substances 0.000 description 17
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 12
- 229910052782 aluminium Inorganic materials 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- YWFYJCZTOMURIU-UHFFFAOYSA-N [Si].O=[P] Chemical compound [Si].O=[P] YWFYJCZTOMURIU-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Description
【発明の詳細な説明】
この発明は半導体装置において半導体基板上の
ポリシリコン層と基板の他の半導体領域とのコン
タクトを得る構造に関し、半導体集積回路全般を
対象とする。
ポリシリコン層と基板の他の半導体領域とのコン
タクトを得る構造に関し、半導体集積回路全般を
対象とする。
例えばポリシリコン2層配線プロセスにより構
成される半導体メモリセルにおいてはポリシリコ
ン層は半導体基板上に第1のゲート絶縁膜を介し
て配設した第1のポリシリコンゲートとして使用
され、このポリシリコン層と基板の他の層、例え
ばソース・ドレイン領域とをコンタクトさせる場
合、アルミニウムを介してコンタクトをとるのが
普通である。例えば第1図に示すように、p型シ
リコン基板1において、選択酸化によりフイルド
絶縁層2を形成し、アクテイブ領域となる基板表
面に第1ゲート酸化膜3を介して第1のポリシリ
コン層4を形成し、この上を第2ゲート絶縁膜5
で覆つてから、基板にn+型拡散によるソース
(ドレイン)領域6と前記第1のポリシリコン層
4とを電気的に接続する場合、表面にPSG(リン
酸化物・シリコン・ガラス)膜7で覆い、この
PSG膜7と第2ゲート絶縁膜5とに共通個所で貫
通する孔H,H2及びソース領域上のPSG膜に孔
H3をあけて第1ポリシリコン層4とソース領域
6とに露出した状態でアルミニウム膜8を蒸着形
成していた。このような構造には必ず2個所のコ
ンタクト孔が必要であり、しかもアルミニウムが
必要であるため、このコンタクトの上にさらにア
ルミニウム配線を重ねて形成することは不可能で
あり、高集積化や複雑な配線の回路の形成には適
合しない欠点があつた。
成される半導体メモリセルにおいてはポリシリコ
ン層は半導体基板上に第1のゲート絶縁膜を介し
て配設した第1のポリシリコンゲートとして使用
され、このポリシリコン層と基板の他の層、例え
ばソース・ドレイン領域とをコンタクトさせる場
合、アルミニウムを介してコンタクトをとるのが
普通である。例えば第1図に示すように、p型シ
リコン基板1において、選択酸化によりフイルド
絶縁層2を形成し、アクテイブ領域となる基板表
面に第1ゲート酸化膜3を介して第1のポリシリ
コン層4を形成し、この上を第2ゲート絶縁膜5
で覆つてから、基板にn+型拡散によるソース
(ドレイン)領域6と前記第1のポリシリコン層
4とを電気的に接続する場合、表面にPSG(リン
酸化物・シリコン・ガラス)膜7で覆い、この
PSG膜7と第2ゲート絶縁膜5とに共通個所で貫
通する孔H,H2及びソース領域上のPSG膜に孔
H3をあけて第1ポリシリコン層4とソース領域
6とに露出した状態でアルミニウム膜8を蒸着形
成していた。このような構造には必ず2個所のコ
ンタクト孔が必要であり、しかもアルミニウムが
必要であるため、このコンタクトの上にさらにア
ルミニウム配線を重ねて形成することは不可能で
あり、高集積化や複雑な配線の回路の形成には適
合しない欠点があつた。
本願発明者は前記欠点にかんがみ、第1ポリシ
リコン層と基板の拡散層とのコンタクトをとるに
はアルミニウムに限らず、第2のポリシリコン層
を形成してこれを利用すれば可能であることに着
目した。しかも第2ポリシリコン層を介してコン
タクトをとると、第1ポリシリコン層上の第2ゲ
ート酸化膜と拡散層上に成長した薄い酸化膜とを
1回のホトエツチ工程で孔あけを行えばよく、
PSG膜の孔あけのためのホトエツチ工程が不要と
なり、コンタクトの構造が簡単になる。また、コ
ンタクトのためにアルミニウムを使用しないか
ら、コンタクトの上にアルミニウム配線を施すこ
とも可能である。これらの見地からこの発明がな
された。
リコン層と基板の拡散層とのコンタクトをとるに
はアルミニウムに限らず、第2のポリシリコン層
を形成してこれを利用すれば可能であることに着
目した。しかも第2ポリシリコン層を介してコン
タクトをとると、第1ポリシリコン層上の第2ゲ
ート酸化膜と拡散層上に成長した薄い酸化膜とを
1回のホトエツチ工程で孔あけを行えばよく、
PSG膜の孔あけのためのホトエツチ工程が不要と
なり、コンタクトの構造が簡単になる。また、コ
ンタクトのためにアルミニウムを使用しないか
ら、コンタクトの上にアルミニウム配線を施すこ
とも可能である。これらの見地からこの発明がな
された。
したがつてこの発明の目的は第2ポリシリコン
層を使用し工程数を増やすことなく、第1ポリシ
リコン層と基板との間のコンタクトを図り、また
アルミニウム配線の自由度を増し、高密度化した
集積回路を提供することにある。
層を使用し工程数を増やすことなく、第1ポリシ
リコン層と基板との間のコンタクトを図り、また
アルミニウム配線の自由度を増し、高密度化した
集積回路を提供することにある。
上記目的を達成するための発明の好ましい実施
形態は第2図を参照し、p型シリコン半導体基板
1上に形成された第1のゲート酸化膜3と、この
ゲート酸化膜3上に形成された第1のポリシリコ
ン層4と、第1のポリシリコン層の上に形成され
た第2のゲート酸化膜5と、前記半導体基板に形
成されたn+型ソース(ドレイン)領域6及び、
上記第1のポリシリコン層4とn+型ソース領域
との間を接続するようにこれらの上に形成された
第2のポリシリコン層9とから成る半導体装置で
あることを特徴とする。
形態は第2図を参照し、p型シリコン半導体基板
1上に形成された第1のゲート酸化膜3と、この
ゲート酸化膜3上に形成された第1のポリシリコ
ン層4と、第1のポリシリコン層の上に形成され
た第2のゲート酸化膜5と、前記半導体基板に形
成されたn+型ソース(ドレイン)領域6及び、
上記第1のポリシリコン層4とn+型ソース領域
との間を接続するようにこれらの上に形成された
第2のポリシリコン層9とから成る半導体装置で
あることを特徴とする。
上記の半導体装置を製造するには、例えば第4
図a〜eを参照し、次のような工程で行われる。
図a〜eを参照し、次のような工程で行われる。
(a) p型シリコン結晶基板1に対して公知の選択
酸化技術により厚いフイルド酸化膜2を形成す
る。この後、マスクを取除いて熱酸化による第
1のゲート酸化膜3を形成し、次いでリン等の
不純物ドープした第1のポリシリコン層4を形
成する。なお前記フイルド酸化膜の形成に先立
つて基板のフイルド領域にボロン等のp型不純
物をデポジシヨンしておくことにより選択酸化
時にp+型埋込層10が形成される。
酸化技術により厚いフイルド酸化膜2を形成す
る。この後、マスクを取除いて熱酸化による第
1のゲート酸化膜3を形成し、次いでリン等の
不純物ドープした第1のポリシリコン層4を形
成する。なお前記フイルド酸化膜の形成に先立
つて基板のフイルド領域にボロン等のp型不純
物をデポジシヨンしておくことにより選択酸化
時にp+型埋込層10が形成される。
(b) ホトエツチング技術によりゲート酸化膜3と
ポリシリコン層4の一部を取除いた後に熱酸化
による第2のゲート酸化膜5を全面に形成す
る。
ポリシリコン層4の一部を取除いた後に熱酸化
による第2のゲート酸化膜5を全面に形成す
る。
(c) ホトエツチングにより上記第2ゲート酸化膜
の一部を取除いたスルーホールTHを形成す
る。この場合、基板の一部と同時に第1ポリシ
リコン層の一部が露出するようにする。然る後
にリンをデポ、拡散することでp型基板にn+
領域(ソース、ドレイン)6を形成する。
の一部を取除いたスルーホールTHを形成す
る。この場合、基板の一部と同時に第1ポリシ
リコン層の一部が露出するようにする。然る後
にリンをデポ、拡散することでp型基板にn+
領域(ソース、ドレイン)6を形成する。
(d) 全面に第2のポリシリコン層9を形成し、第
1のポリシリコン層4とn+型拡散領域6とに
それぞれオーミツクコンタクトし両者を接続す
る。
1のポリシリコン層4とn+型拡散領域6とに
それぞれオーミツクコンタクトし両者を接続す
る。
(e) ホトエツチングにより第2のポリシリコン層
の不要部を除去してポリシリコン配線を形成、
PSG(リン・シリケート・ガラス)膜11を形
成し、コンタクトホール形成、さらにアルミニ
ウム膜よりなる上部配線12を形成する。
の不要部を除去してポリシリコン配線を形成、
PSG(リン・シリケート・ガラス)膜11を形
成し、コンタクトホール形成、さらにアルミニ
ウム膜よりなる上部配線12を形成する。
以上の構成によれば、従来のポリシリコン2層
配線の工程をそのまま適用し、工程の追加、変更
がなく、特に第2ゲート酸化膜のコンタクトホー
ルとPSG膜のスルーホールとのマスク合せのため
の精度をきびしくする必要がないので製造が容易
となつた。又、第2ポリシリコン層によりコンタ
クトをとるためその上に形成するアルミニウム配
線の自由度が増し高密度化が可能となつた。
配線の工程をそのまま適用し、工程の追加、変更
がなく、特に第2ゲート酸化膜のコンタクトホー
ルとPSG膜のスルーホールとのマスク合せのため
の精度をきびしくする必要がないので製造が容易
となつた。又、第2ポリシリコン層によりコンタ
クトをとるためその上に形成するアルミニウム配
線の自由度が増し高密度化が可能となつた。
第3図はこの発明をメモリセルに応用した場合
の具体例である。
の具体例である。
同図において1点鎖線に囲まれた部分Lは第4
図の(a)工程で形成されたアクテイブ領域、細い実
線に囲まれた部分4は第1ポリシリコン層、破線
で囲まれた部分Lは第4図の(c)工程で形成された
スルーホール(TH)で、このTHとLが重な
り、ポリシリコン層4のかからない部分がn+型
拡散層6となる。太線で囲む部分は第2ポリシリ
コン層5で、これと上記第1ポリシリコン層4、
拡散層6との重なる部分がコンタクト部として互
いに方向の異なるハツチングで示してある。この
場合、メモリセル端部のリフレツシユ対策用とし
て第1ポリシリコン層4で形成されたVDDプレー
トをメモリセルの端部で拡散層とコンタクトさせ
ている。これによつて第1ポリシリコン層と拡散
層が同電位となる。
図の(a)工程で形成されたアクテイブ領域、細い実
線に囲まれた部分4は第1ポリシリコン層、破線
で囲まれた部分Lは第4図の(c)工程で形成された
スルーホール(TH)で、このTHとLが重な
り、ポリシリコン層4のかからない部分がn+型
拡散層6となる。太線で囲む部分は第2ポリシリ
コン層5で、これと上記第1ポリシリコン層4、
拡散層6との重なる部分がコンタクト部として互
いに方向の異なるハツチングで示してある。この
場合、メモリセル端部のリフレツシユ対策用とし
て第1ポリシリコン層4で形成されたVDDプレー
トをメモリセルの端部で拡散層とコンタクトさせ
ている。これによつて第1ポリシリコン層と拡散
層が同電位となる。
この発明は前記実施例に限定されることなく、
MOSLSI全般に応用できるものである。
MOSLSI全般に応用できるものである。
第1図はポリシリコン層と拡散層とのコンタク
ト構造の例を示す断面図、第2図は本発明による
コンタクト構造の例を示す断面図、第3図は第2
図に対応する平面図である。第4図a〜eは本発
明によるコンタクト構造を有する半導体装置の製
造工程を示す工程断面図である。 1……p型シリコン基板、2……選択酸化膜、
3……第1ゲート酸化膜、4……第1ポリシリコ
ン層、5……第2ゲート酸化膜、6……n+型拡
散層、7……PSG膜、8……アルミニウム配線、
9……第2ポリシリコン層、10……p+型埋込
層、11……PSG膜、12……アルミニウム配
線。
ト構造の例を示す断面図、第2図は本発明による
コンタクト構造の例を示す断面図、第3図は第2
図に対応する平面図である。第4図a〜eは本発
明によるコンタクト構造を有する半導体装置の製
造工程を示す工程断面図である。 1……p型シリコン基板、2……選択酸化膜、
3……第1ゲート酸化膜、4……第1ポリシリコ
ン層、5……第2ゲート酸化膜、6……n+型拡
散層、7……PSG膜、8……アルミニウム配線、
9……第2ポリシリコン層、10……p+型埋込
層、11……PSG膜、12……アルミニウム配
線。
Claims (1)
- 1 第1導電型の半導体領域を有する半導体母体
と、前記半導体母体表面の所定領域を囲むように
前記表面に選択的に形成されたフイールド絶縁膜
と、前記所定領域上に前記フイールド絶縁膜から
延在するように選択的に形成された前記フイール
ド絶縁膜よりも薄い絶縁膜と、前記フイールド絶
縁膜上から前記薄い絶縁膜上に延在し前記薄い絶
縁膜上で終端する第1のポリシリコン層と、前記
第1のポリシリコン層及びその下の薄い絶縁膜と
に整合されるように前記第1導電型の半導体領域
に形成された第2導電型の半導体領域と、前記薄
い絶縁膜上の前記第1のポリシリコン層の端部を
露出するように前記第1のポリシリコン層上に形
成された層間絶縁膜と、前記層間絶縁膜上から前
記露出された第1のポリシリコン層端部上及び前
記第2導電型の半導体領域上に延在して前記第1
のポリシリコン層端部と前記第2導電型の半導体
領域とを接続する第2のポリシリコン層とを有す
ることを特徴とする半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10658877A JPS5440580A (en) | 1977-09-07 | 1977-09-07 | Wiring contact structure of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10658877A JPS5440580A (en) | 1977-09-07 | 1977-09-07 | Wiring contact structure of semiconductor device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4912584A Division JPS59197153A (ja) | 1984-03-16 | 1984-03-16 | 半導体装置の製法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5440580A JPS5440580A (en) | 1979-03-30 |
JPS6140133B2 true JPS6140133B2 (ja) | 1986-09-08 |
Family
ID=14437342
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10658877A Granted JPS5440580A (en) | 1977-09-07 | 1977-09-07 | Wiring contact structure of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5440580A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5736844A (en) * | 1980-08-15 | 1982-02-27 | Hitachi Ltd | Semiconductor device |
JPH0821685B2 (ja) * | 1988-02-26 | 1996-03-04 | 株式会社東芝 | 半導体メモリの製造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3999213A (en) * | 1972-04-14 | 1976-12-21 | U.S. Philips Corporation | Semiconductor device and method of manufacturing the device |
-
1977
- 1977-09-07 JP JP10658877A patent/JPS5440580A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3999213A (en) * | 1972-04-14 | 1976-12-21 | U.S. Philips Corporation | Semiconductor device and method of manufacturing the device |
Also Published As
Publication number | Publication date |
---|---|
JPS5440580A (en) | 1979-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3722079A (en) | Process for forming buried layers to reduce collector resistance in top contact transistors | |
JPS6318673A (ja) | 半導体装置の製法 | |
US3942241A (en) | Semiconductor devices and methods of manufacturing same | |
US5283454A (en) | Semiconductor device including very low sheet resistivity buried layer | |
US5243219A (en) | Semiconductor device having impurity diffusion region formed in substrate beneath interlayer contact hole | |
JPH0279462A (ja) | 半導体記憶装置 | |
JPS6140133B2 (ja) | ||
JPS6141138B2 (ja) | ||
JPS63184360A (ja) | 半導体記憶装置とその製造方法 | |
KR910007513B1 (ko) | 반도체장치의 배선접속부 | |
JPS5823738B2 (ja) | 半導体装置の製造方法 | |
JP2695812B2 (ja) | 半導体装置 | |
JPH02192724A (ja) | 半導体装置およびその製造方法 | |
JPH023303B2 (ja) | ||
JPS6313352B2 (ja) | ||
JPS60148147A (ja) | 半導体装置 | |
JPH0518259B2 (ja) | ||
JPH0117248B2 (ja) | ||
JPS6120141B2 (ja) | ||
JPH021942A (ja) | 半導体装置およびその製造方法 | |
JPS60121769A (ja) | Mis半導体装置の製法 | |
JPH03112151A (ja) | 能動層積層素子 | |
JPS6113383B2 (ja) | ||
JPH01307269A (ja) | 半導体装置 | |
JPS61203653A (ja) | 配線の接続方法 |