JPH0117248B2 - - Google Patents
Info
- Publication number
- JPH0117248B2 JPH0117248B2 JP55069129A JP6912980A JPH0117248B2 JP H0117248 B2 JPH0117248 B2 JP H0117248B2 JP 55069129 A JP55069129 A JP 55069129A JP 6912980 A JP6912980 A JP 6912980A JP H0117248 B2 JPH0117248 B2 JP H0117248B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- electrode
- contact hole
- etching
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005530 etching Methods 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の多層電極の形成方法に関
する。
する。
従来の半導体装置の多層電極では第１層目の電
極と第２層目の電極との間に絶縁物層を設けてお
り、第２層目の電極のコンタクト孔を第１層目の
電極上の絶縁物層に形成する必要があつた。しか
し斯るコンタクト孔の形成では第１層目の電極上
は平担であるため絶縁物層が透明化するため絶縁
物層のエツチングの判別が難しくコンタクト孔に
絶縁物層が残存して第１層目と第２層目の電極の
接続ができなくなる欠点を有していた。
極と第２層目の電極との間に絶縁物層を設けてお
り、第２層目の電極のコンタクト孔を第１層目の
電極上の絶縁物層に形成する必要があつた。しか
し斯るコンタクト孔の形成では第１層目の電極上
は平担であるため絶縁物層が透明化するため絶縁
物層のエツチングの判別が難しくコンタクト孔に
絶縁物層が残存して第１層目と第２層目の電極の
接続ができなくなる欠点を有していた。
本発明は斯る欠点に鑑みてなされ、従来の欠点
を完全に除去する半導体装置の多層電極の形成方
法を提供するものであり、第１図乃至第４図を参
照して本発明の一実施例を詳述する。
を完全に除去する半導体装置の多層電極の形成方
法を提供するものであり、第１図乃至第４図を参
照して本発明の一実施例を詳述する。
第１図に示す如くシリコン半導体基板１にベー
ス領域２およびエミツタ領域３の如き拡散領域を
形成し、基板１表面はシリコン酸化膜の様な第１
絶縁膜４で被覆する。ベースおよびエミツタ領域
２，３上の第１絶縁膜４に選択エツチングにより
コンタクト孔を形成しアルミニウムの如き導電金
属を蒸着してベースおよびエミツタ領域２，３に
オーミツク接触し第１絶縁膜４上に拡がる第１電
極となるベースおよびエミツタ電極５，６を形成
する。
ス領域２およびエミツタ領域３の如き拡散領域を
形成し、基板１表面はシリコン酸化膜の様な第１
絶縁膜４で被覆する。ベースおよびエミツタ領域
２，３上の第１絶縁膜４に選択エツチングにより
コンタクト孔を形成しアルミニウムの如き導電金
属を蒸着してベースおよびエミツタ領域２，３に
オーミツク接触し第１絶縁膜４上に拡がる第１電
極となるベースおよびエミツタ電極５，６を形成
する。
次に第２図に示す様に第１電極および第１絶縁
膜４をほぼ被覆する様に第２絶縁膜７を付着す
る。第２絶縁膜７としてはポリイミド、CVD酸
化膜あるいはシリコン窒化膜が適している。
膜４をほぼ被覆する様に第２絶縁膜７を付着す
る。第２絶縁膜７としてはポリイミド、CVD酸
化膜あるいはシリコン窒化膜が適している。
続いて第３図の如く第１電極上の第２絶縁膜７
に選択エツチングによりコンタクト孔８を形成し
第１電極を露出させる。このエツチング工程で同
時に本発明の特徴とするモニター孔９を形成す
る。モニター孔９は基板１の拡散領域外の不活性
な部分例えばペレツトのコーナー付近に設けられ
小さいコンタクト孔８とほぼ同じ形状にする。本
実施例ではエツチングのコンタクト孔８と同形状
にする。本エツチング工程では第１電極上の第２
絶縁膜７は前述した如く透明化するのでこのモニ
ター孔９によつてエツチングの深さのモニターを
行いモニター孔９に第１絶縁膜４が露出するとそ
の干渉色が現れるのでエツチングを終了する。こ
の結果コンタクト孔８には第２絶縁膜７が残存す
ることがなくなり、確実に第１電極を露出でき
る。
に選択エツチングによりコンタクト孔８を形成し
第１電極を露出させる。このエツチング工程で同
時に本発明の特徴とするモニター孔９を形成す
る。モニター孔９は基板１の拡散領域外の不活性
な部分例えばペレツトのコーナー付近に設けられ
小さいコンタクト孔８とほぼ同じ形状にする。本
実施例ではエツチングのコンタクト孔８と同形状
にする。本エツチング工程では第１電極上の第２
絶縁膜７は前述した如く透明化するのでこのモニ
ター孔９によつてエツチングの深さのモニターを
行いモニター孔９に第１絶縁膜４が露出するとそ
の干渉色が現れるのでエツチングを終了する。こ
の結果コンタクト孔８には第２絶縁膜７が残存す
ることがなくなり、確実に第１電極を露出でき
る。
更に第４図に示す如くアルミニウムの如き導電
金属を蒸着して第１電極にオーミツク接触する第
２電極１０を第２絶縁膜７上に形成する。コンタ
クト孔８は通常第２電極１０に比べて小さいため
第２電極１０を形成後コンタクト孔８の配置が分
り難い欠点がある。この欠点を除去するために前
工程で用いたモニター孔９に導電金属を付けない
でそのままにすると、このモニター孔９から容易
にコンタクト孔８が推測できる。
金属を蒸着して第１電極にオーミツク接触する第
２電極１０を第２絶縁膜７上に形成する。コンタ
クト孔８は通常第２電極１０に比べて小さいため
第２電極１０を形成後コンタクト孔８の配置が分
り難い欠点がある。この欠点を除去するために前
工程で用いたモニター孔９に導電金属を付けない
でそのままにすると、このモニター孔９から容易
にコンタクト孔８が推測できる。
以上に詳述した如く本発明に依ればモニター孔
によつて第１電極上の第２絶縁膜を確実にエツチ
ングできるので容易に多層電極を実現できる有益
なものである。
によつて第１電極上の第２絶縁膜を確実にエツチ
ングできるので容易に多層電極を実現できる有益
なものである。
第１図乃至第４図は本発明を説明する断面図で
ある。 主な図番の説明、１は半導体基板、５，６は第
１電極、７は第２絶縁膜、９はモニター孔、１０
は第２電極である。
ある。 主な図番の説明、１は半導体基板、５，６は第
１電極、７は第２絶縁膜、９はモニター孔、１０
は第２電極である。
Claims (1)
- １ 所望の拡散領域を有する半導体基板の一主面
を被覆する第１絶縁膜上に前記拡散領域とオーミ
ツク接触する第１電極を形成し、前記第１電極を
被覆する様にこの上では透明化する第２絶縁膜を
形成し前記第１電極上の第２絶縁膜にコンタクト
孔をエツチングして形成し、前記第２絶縁膜上に
前記第１電極とオーミツク接触する第２電極を形
成する半導体装置の多層電極の形成方法に於い
て、前記第２絶縁膜にコンタクト孔をエツチング
する際に前記拡散領域外の前記第１絶縁膜上の前
記第２絶縁膜に前記コンタクト孔とほぼ同形状の
モニター孔を同時にエツチングし、前記第１絶縁
膜の干渉色を観測して前記第２絶縁膜のエツチン
グ深さをモニターすることを特徴とする半導体装
置の多層電極の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6912980A JPS56165320A (en) | 1980-05-23 | 1980-05-23 | Formation of multilayer electrodes of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6912980A JPS56165320A (en) | 1980-05-23 | 1980-05-23 | Formation of multilayer electrodes of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56165320A JPS56165320A (en) | 1981-12-18 |
| JPH0117248B2 true JPH0117248B2 (ja) | 1989-03-29 |
Family
ID=13393715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6912980A Granted JPS56165320A (en) | 1980-05-23 | 1980-05-23 | Formation of multilayer electrodes of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56165320A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0649072B2 (ja) * | 1990-04-04 | 1994-06-29 | ローレンス・ダブリユー・ヘイク | 皮下注射針の安全装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58107635A (ja) * | 1981-12-21 | 1983-06-27 | Nec Corp | 半導体装置の製造方法 |
| KR950012918B1 (ko) * | 1991-10-21 | 1995-10-23 | 현대전자산업주식회사 | 선택적 텅스텐 박막의 2단계 퇴적에 의한 콘택 매립방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53127268A (en) * | 1977-04-13 | 1978-11-07 | Mitsubishi Electric Corp | Size selection method |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5740576Y2 (ja) * | 1978-02-17 | 1982-09-06 |
-
1980
- 1980-05-23 JP JP6912980A patent/JPS56165320A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53127268A (en) * | 1977-04-13 | 1978-11-07 | Mitsubishi Electric Corp | Size selection method |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0649072B2 (ja) * | 1990-04-04 | 1994-06-29 | ローレンス・ダブリユー・ヘイク | 皮下注射針の安全装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56165320A (en) | 1981-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS55163860A (en) | Manufacture of semiconductor device | |
| US3237271A (en) | Method of fabricating semiconductor devices | |
| JPH06326054A (ja) | 金属配線のためのタングステンプラグの形成方法 | |
| JPH0951033A (ja) | 集積回路チップの製造方法 | |
| JPH0117248B2 (ja) | ||
| US6274509B1 (en) | Global planarization method for inter-layer-dielectric and inter-metal dielectric | |
| JPS5923475B2 (ja) | 半導体装置用電極の形成方法 | |
| US3807038A (en) | Process of producing semiconductor devices | |
| US3825453A (en) | Method of preventing a chemical reaction between aluminum and silicon dioxide in a semiconductor device | |
| JPH02117153A (ja) | 半導体素子の形成方法 | |
| JPH01208831A (ja) | 半導体装置の製造方法 | |
| KR960008563B1 (ko) | 더블 스페이서를 이용한 반도체 소자의 미세 콘택홀 형성방법 | |
| JPS6140133B2 (ja) | ||
| JPS6321857A (ja) | 半導体装置 | |
| JPH0113216B2 (ja) | ||
| JPH0476208B2 (ja) | ||
| JPH03239348A (ja) | 半導体装置及びその製造方法 | |
| JP2000058640A (ja) | 半導体装置の製造方法 | |
| JPH01274452A (ja) | 半導体装置の製造方法 | |
| JPH0464470B2 (ja) | ||
| JPH0491453A (ja) | 半導体装置 | |
| JPS5984442A (ja) | 半導体装置の製造方法 | |
| JPH03262118A (ja) | 半導体装置およびその製造方法 | |
| JPH06104339A (ja) | 半導体装置およびその製造方法 | |
| JPH08181123A (ja) | 半導体装置の製造方法 |