JPH03262118A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH03262118A JPH03262118A JP6194490A JP6194490A JPH03262118A JP H03262118 A JPH03262118 A JP H03262118A JP 6194490 A JP6194490 A JP 6194490A JP 6194490 A JP6194490 A JP 6194490A JP H03262118 A JPH03262118 A JP H03262118A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- contact hole
- semiconductor substrate
- aspect ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000011229 interlayer Substances 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 13
- 239000004020 conductor Substances 0.000 claims abstract description 11
- 238000009413 insulation Methods 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 14
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 13
- 229910052721 tungsten Inorganic materials 0.000 abstract description 13
- 239000010937 tungsten Substances 0.000 abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052710 silicon Inorganic materials 0.000 abstract description 10
- 239000010703 silicon Substances 0.000 abstract description 10
- 229910052751 metal Inorganic materials 0.000 abstract description 7
- 239000002184 metal Substances 0.000 abstract description 7
- 239000011248 coating agent Substances 0.000 abstract description 4
- 238000000576 coating method Methods 0.000 abstract description 4
- 230000000149 penetrating effect Effects 0.000 abstract description 2
- 239000010408 film Substances 0.000 abstract 7
- 239000010409 thin film Substances 0.000 abstract 1
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 101150012394 PHO5 gene Proteins 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置およびその製造方法に関し、特
にその埋め込みコンタクト構造とその製法に関するもの
である。
にその埋め込みコンタクト構造とその製法に関するもの
である。
第３図（Ｃ１は例えばアイイーデイ−エム（Ｉ ＥＤＭ
）８７に発表された従来の半導体装置の埋め込みコンタ
クト構造の一実施例を模式的に示した断面図である。同
図において、１はシリコン半導体基板、２はゲート電極
、３は酸化膜で形成された絶縁膜、４は多結晶シリコン
配線、５は周知のＢＰ Ｓ Ｇ （Ｂｏｒｏ Ｐｈｏｓ
ｐｈｏ ５ｉｌｉｃａｔｅ Ｇｌａｓｓ）膜で形成され
、熱処理によって表面をなだらかな形状にさせた層間絶
縁膜、６ａは層間絶縁膜５を貫いて開孔された、孔の高
さと孔の大きさの比であるアスペクト比の小さい第１コ
ンタクト孔、６ｂは層間絶縁膜５および絶縁膜３を貫通
するように開孔されたアスペクト比の大きい第２コンタ
クト孔、７は周知の選択ＣＶ Ｄ （Ｃｈｅｍｉｃａｌ
Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって、下
地がシリコンである第１コンタクト孔６ａおよび第２コ
ンタクト孔６ｂにだけ選択的に埋め込まれたタングステ
ンプラグである。
）８７に発表された従来の半導体装置の埋め込みコンタ
クト構造の一実施例を模式的に示した断面図である。同
図において、１はシリコン半導体基板、２はゲート電極
、３は酸化膜で形成された絶縁膜、４は多結晶シリコン
配線、５は周知のＢＰ Ｓ Ｇ （Ｂｏｒｏ Ｐｈｏｓ
ｐｈｏ ５ｉｌｉｃａｔｅ Ｇｌａｓｓ）膜で形成され
、熱処理によって表面をなだらかな形状にさせた層間絶
縁膜、６ａは層間絶縁膜５を貫いて開孔された、孔の高
さと孔の大きさの比であるアスペクト比の小さい第１コ
ンタクト孔、６ｂは層間絶縁膜５および絶縁膜３を貫通
するように開孔されたアスペクト比の大きい第２コンタ
クト孔、７は周知の選択ＣＶ Ｄ （Ｃｈｅｍｉｃａｌ
Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって、下
地がシリコンである第１コンタクト孔６ａおよび第２コ
ンタクト孔６ｂにだけ選択的に埋め込まれたタングステ
ンプラグである。
このような構成においては、タングステンプラグ７を埋
め込むことによって、初期にアスペクト比の小さかった
第１コンタクト孔６ａのアスペクト比はより小さくなり
、アスペクト比の大きい第２コンタクト孔６ｂのアスペ
クト比もある程度改善され、アスペクト比を低減するこ
とができる。
め込むことによって、初期にアスペクト比の小さかった
第１コンタクト孔６ａのアスペクト比はより小さくなり
、アスペクト比の大きい第２コンタクト孔６ｂのアスペ
クト比もある程度改善され、アスペクト比を低減するこ
とができる。
次に第３図＋ａｌ〜（Ｃ１を参照して、従来の半導体装
置の埋め込みコンタクト構造の製造方法を説明する。ま
ずゲート電極２を形成したシリコン半導体基板１上に、
例えば減圧ＣＶＤ法を用いて酸化膜を堆積させ、絶縁膜
３を形成し写真製版１食刻を用いて所望の形状にする。
置の埋め込みコンタクト構造の製造方法を説明する。ま
ずゲート電極２を形成したシリコン半導体基板１上に、
例えば減圧ＣＶＤ法を用いて酸化膜を堆積させ、絶縁膜
３を形成し写真製版１食刻を用いて所望の形状にする。
この上に例えば減圧ＣＶＤ法を用いて、多結晶シリコン
を堆積させ写真製版３食刻を用いて多結晶シリコン配線
４を形成する（第３図（δ））。さらにこの上に例えば
常圧ＣＶＤ法を用いてＢＰＳＧ膜を堆積させ、その後熱
処理によって表面をなだらかな形状にした層間絶縁膜５
を形成し、写真製版２食刻を用いて第１コンタクト孔６
ａおよび第２コンタクト孔６ｂを形成する（第３図（ｂ
））。そして最後に例えば選択ＣＶＤ法を用いて下地に
シリコンがある第１コンタクト孔６ａおよび第２コンタ
クト孔６ｂの中にだけ選択的にタングステンプラグ７を
埋め込んで、所望の埋め込みコンタクト構造を実現して
いる。
を堆積させ写真製版３食刻を用いて多結晶シリコン配線
４を形成する（第３図（δ））。さらにこの上に例えば
常圧ＣＶＤ法を用いてＢＰＳＧ膜を堆積させ、その後熱
処理によって表面をなだらかな形状にした層間絶縁膜５
を形成し、写真製版２食刻を用いて第１コンタクト孔６
ａおよび第２コンタクト孔６ｂを形成する（第３図（ｂ
））。そして最後に例えば選択ＣＶＤ法を用いて下地に
シリコンがある第１コンタクト孔６ａおよび第２コンタ
クト孔６ｂの中にだけ選択的にタングステンプラグ７を
埋め込んで、所望の埋め込みコンタクト構造を実現して
いる。
従来の半導体装置の埋め込みコンタクト構造は以上のよ
うに形成されているので、例えば第３図Ｃのようにアス
ペクト比の小さい第１コンタクト孔６ａの上までタング
ステンプラグ７を埋め込んでも、アスペクト比の大きい
第２コンタクト孔６ｂは、孔の上の部分まで埋め込むこ
とができないので、コンタクト孔を埋め込んでいるにも
かかわらず、アスペクト比の改善がどのコンタクト孔で
も同様に達成することができるわけでなく、例えば配線
としてアルミニウムをスパンタリング法でこの上に堆積
させてもアルミニウムの被覆性が悪く、コンタクト部分
の抵抗が増大するという問題点があった。
うに形成されているので、例えば第３図Ｃのようにアス
ペクト比の小さい第１コンタクト孔６ａの上までタング
ステンプラグ７を埋め込んでも、アスペクト比の大きい
第２コンタクト孔６ｂは、孔の上の部分まで埋め込むこ
とができないので、コンタクト孔を埋め込んでいるにも
かかわらず、アスペクト比の改善がどのコンタクト孔で
も同様に達成することができるわけでなく、例えば配線
としてアルミニウムをスパンタリング法でこの上に堆積
させてもアルミニウムの被覆性が悪く、コンタクト部分
の抵抗が増大するという問題点があった。
この発明は、従来のこのような問題点を解消するために
なされたもので、アスペクト比の大きなコンタクト孔で
も配線としてのアルミニウムなどの被覆性をよくし、コ
ンタクト部分の抵抗の増大を抑制するとともに、層間絶
縁膜の平坦性を非常に向上させることができる埋め込み
コンタクト構造を得ることができる、半導体装置および
その製造方法を得ることを目的とする。
なされたもので、アスペクト比の大きなコンタクト孔で
も配線としてのアルミニウムなどの被覆性をよくし、コ
ンタクト部分の抵抗の増大を抑制するとともに、層間絶
縁膜の平坦性を非常に向上させることができる埋め込み
コンタクト構造を得ることができる、半導体装置および
その製造方法を得ることを目的とする。
この発明に係る半導体装置およびその製造方法は、層間
絶縁膜を従来のものよりも厚く堆積させ、導体のプラグ
をコンタクト孔の中にだけ形成させた後に、周知のフォ
トレジスト膜をその上に塗布し、そのフォトレジスト膜
とともに層間絶縁膜をアスペクト比の大きいコンタクト
孔内に埋め込んだ導体のプラグの最上部が表面上に現れ
るまで食刻するようにして、埋め込みコンタクト構造を
実現するようにしたものである。
絶縁膜を従来のものよりも厚く堆積させ、導体のプラグ
をコンタクト孔の中にだけ形成させた後に、周知のフォ
トレジスト膜をその上に塗布し、そのフォトレジスト膜
とともに層間絶縁膜をアスペクト比の大きいコンタクト
孔内に埋め込んだ導体のプラグの最上部が表面上に現れ
るまで食刻するようにして、埋め込みコンタクト構造を
実現するようにしたものである。
〔作用〕
この発明における半導体装置およびその製造方法により
得られる埋め込みコンタクト構造は、アスペクト比の大
きいコンタクト孔内に埋め込んだ導体のプラグの最上部
が表面上に現れるまで食刻することにより、それぞれア
スペクト比の違うコンタクト孔内に埋め込まれた導体の
プラグの最上部の高さが層ｖＩ絶縁膜の高さと同じなり
、配線の被覆性がよくなるので、コンタクト部分の抵抗
の増大が抑制される。
得られる埋め込みコンタクト構造は、アスペクト比の大
きいコンタクト孔内に埋め込んだ導体のプラグの最上部
が表面上に現れるまで食刻することにより、それぞれア
スペクト比の違うコンタクト孔内に埋め込まれた導体の
プラグの最上部の高さが層ｖＩ絶縁膜の高さと同じなり
、配線の被覆性がよくなるので、コンタクト部分の抵抗
の増大が抑制される。
以下、この発明の一実施例を図について説明する。第１
図はこの発明の一実施例による半導体装置の埋め込みコ
ンタクト構造を模式的に示した断面図であり、第２図は
同上半導体装置の主要な製造工程を順次模式的に示した
断面図である。
図はこの発明の一実施例による半導体装置の埋め込みコ
ンタクト構造を模式的に示した断面図であり、第２図は
同上半導体装置の主要な製造工程を順次模式的に示した
断面図である。
第１図に示す実施例の構成において、１はシリコン半導
体基板、２はゲート電極、６Ｃはアスペクト比が非常に
改善された第３コンタクト孔、７はタングステンプラグ
、８はアルミニウムで形成された金属配線、９はＢＰＳ
Ｃ；膜で形成され熱処理によって表面を平坦化され、さ
らに食刻によって表面の平坦性が非常に向上した平坦化
層間絶縁膜である。
体基板、２はゲート電極、６Ｃはアスペクト比が非常に
改善された第３コンタクト孔、７はタングステンプラグ
、８はアルミニウムで形成された金属配線、９はＢＰＳ
Ｃ；膜で形成され熱処理によって表面を平坦化され、さ
らに食刻によって表面の平坦性が非常に向上した平坦化
層間絶縁膜である。
次にこの実施例の構成の製造方法は、第２図（ａ）ない
しくｄ）に示されているように、まずゲート電極２が形
成されたシリコン半導体基板１上に、例えば常圧ＣＶＤ
法を用いてＢＰＳＣ膜を従来の半導体装置における埋め
込みコンタクト構造を形成する場合よりも厚く堆積させ
、熱処理により表面をなだらかな形状にした層間絶縁膜
５を形成する。
しくｄ）に示されているように、まずゲート電極２が形
成されたシリコン半導体基板１上に、例えば常圧ＣＶＤ
法を用いてＢＰＳＣ膜を従来の半導体装置における埋め
込みコンタクト構造を形成する場合よりも厚く堆積させ
、熱処理により表面をなだらかな形状にした層間絶縁膜
５を形成する。
その時ゲート電極２が偏って集まっている第２図（ａｌ
の左側の部分の層間絶縁膜５のシリコン半導体基板１ま
での膜厚は厚く、逆にゲート電極２のない第２図（ｂｌ
の右側の部分の層間絶縁膜５のシリコン半導体装置基板
１までの膜厚は相対的に薄くなる。その後、写真製版２
食刻によって、層間絶縁膜５を貫通するようにシリコン
半導体基板１まで孔をあけることによって、層間絶縁膜
５の膜厚の相対的に薄い第２図（ａ）の右側の部分では
、アスペクト比が小さい第１コンタクト孔６ａを形成し
、層間絶縁膜５の膜厚の相対的に厚い第２図（ａｌの左
側の部分では、アスペクト比の大きい第２コンタクト孔
６ｂを形成する。
の左側の部分の層間絶縁膜５のシリコン半導体基板１ま
での膜厚は厚く、逆にゲート電極２のない第２図（ｂｌ
の右側の部分の層間絶縁膜５のシリコン半導体装置基板
１までの膜厚は相対的に薄くなる。その後、写真製版２
食刻によって、層間絶縁膜５を貫通するようにシリコン
半導体基板１まで孔をあけることによって、層間絶縁膜
５の膜厚の相対的に薄い第２図（ａ）の右側の部分では
、アスペクト比が小さい第１コンタクト孔６ａを形成し
、層間絶縁膜５の膜厚の相対的に厚い第２図（ａｌの左
側の部分では、アスペクト比の大きい第２コンタクト孔
６ｂを形成する。
その次に例えば選択ＣＶＤ法によって下地がシリコンで
できている第１コンタクト孔６ａおよび第２コンタクト
孔６ｂの内にだけ、選択的にタングステンプラグ７を埋
め込む（第２図（ａ））。次いで、その上にその表面が
平坦化するように厚く塗布したフォトレジスト膜１０を
形成しく第２図（ｂ））、そのフォトレジスト膜１０と
層間絶縁膜５の食刻される速度が同じになる、例えば異
方性エツチング法により、第１コンタクト孔６ａおよび
第２コンタクト孔６ｂに埋め込んだタングステンプラク
７の最上部が表面に現れるまで食刻し、完全に平坦化さ
れた平坦層間絶縁膜９とアスペクト比が非常に改善され
た第３コンタクト孔６ｃを形成する（第２図（Ｃ））。
できている第１コンタクト孔６ａおよび第２コンタクト
孔６ｂの内にだけ、選択的にタングステンプラグ７を埋
め込む（第２図（ａ））。次いで、その上にその表面が
平坦化するように厚く塗布したフォトレジスト膜１０を
形成しく第２図（ｂ））、そのフォトレジスト膜１０と
層間絶縁膜５の食刻される速度が同じになる、例えば異
方性エツチング法により、第１コンタクト孔６ａおよび
第２コンタクト孔６ｂに埋め込んだタングステンプラク
７の最上部が表面に現れるまで食刻し、完全に平坦化さ
れた平坦層間絶縁膜９とアスペクト比が非常に改善され
た第３コンタクト孔６ｃを形成する（第２図（Ｃ））。
最後に、例えば固有抵抗率の低いアルミニウムを例えば
スパッタリング法によって、その上に堆積させ金属配線
８を形成するもので（第２図（ｄ））、このようにして
所期の通りの埋め込みコンタクト構造を得ている。
スパッタリング法によって、その上に堆積させ金属配線
８を形成するもので（第２図（ｄ））、このようにして
所期の通りの埋め込みコンタクト構造を得ている。
従って、この実施例構成の場合は、タングステンプラグ
７を第１コンタクト孔６ａ及び第２コンタクト孔６ｂに
埋め込んだ後に、フォトレジスト膜１０を塗布して、そ
のフォトレジスト膜１０と層間絶縁膜５の食刻される速
度を同じにして、埋め込んだタングステンプラグ７の最
上部が表面に現れるまで食刻するので、アスペクト比の
大きな第２コンタクト孔６ｂも非常にアスペクト比が改
善された第３コンタクト孔６Ｃに改善することができ、
アルミニウムをスパッタリング法で堆積させても、金属
配線８の被覆性がよくなりコンタクト部分の抵抗の増大
も抑制できる。
７を第１コンタクト孔６ａ及び第２コンタクト孔６ｂに
埋め込んだ後に、フォトレジスト膜１０を塗布して、そ
のフォトレジスト膜１０と層間絶縁膜５の食刻される速
度を同じにして、埋め込んだタングステンプラグ７の最
上部が表面に現れるまで食刻するので、アスペクト比の
大きな第２コンタクト孔６ｂも非常にアスペクト比が改
善された第３コンタクト孔６Ｃに改善することができ、
アルミニウムをスパッタリング法で堆積させても、金属
配線８の被覆性がよくなりコンタクト部分の抵抗の増大
も抑制できる。
また、フォトレジスト膜１０の膜厚を厚く塗布すること
によって、フォトレジスト膜１０の表面を平坦化するた
めに、フォトレジスト膜１０と層間絶縁膜５の食刻され
る速度を同じにして食刻することにより、フォトレジス
ト膜１０の表面の平坦性が層間絶縁膜５に反映され、完
全に平坦化された平坦化層間絶縁膜９が形成され、表面
の平坦性が非常によい埋め込みコンタクト構造が得られ
る。
によって、フォトレジスト膜１０の表面を平坦化するた
めに、フォトレジスト膜１０と層間絶縁膜５の食刻され
る速度を同じにして食刻することにより、フォトレジス
ト膜１０の表面の平坦性が層間絶縁膜５に反映され、完
全に平坦化された平坦化層間絶縁膜９が形成され、表面
の平坦性が非常によい埋め込みコンタクト構造が得られ
る。
さらには、層間絶縁膜５を従来の半導体装置における埋
め込みコンタクト構造を形成する場合よりも厚く堆積す
るので、層間絶縁膜５を食刻していってもゲート電極２
が平坦化層間絶縁膜９の表面上にでてくることはないの
で、金属配線８などと電気的に短絡することもない。
め込みコンタクト構造を形成する場合よりも厚く堆積す
るので、層間絶縁膜５を食刻していってもゲート電極２
が平坦化層間絶縁膜９の表面上にでてくることはないの
で、金属配線８などと電気的に短絡することもない。
なお、上記実施例では開孔されたコンタクト孔０
内に埋め込む導体のプラグとして、選択ＣＶＤ法でコン
タクト孔の中にだけ堆積したタングステンで形成した例
を示したが、このプラグは、導電性のある多結晶シリコ
ンで形成するようにしてもよく、上記実施例と同様の効
果を奏する。
タクト孔の中にだけ堆積したタングステンで形成した例
を示したが、このプラグは、導電性のある多結晶シリコ
ンで形成するようにしてもよく、上記実施例と同様の効
果を奏する。
以上詳述したように、この発明に係る半導体装置および
その製造方法によれば、半導体装置の埋め込みコンタク
ト構造において、導体のプラグの最上部が表面上に現れ
るまで層間絶縁膜をフォトレジスト膜と一緒に食刻する
ようにしたので、アスペクト比の非常によいコンタクト
孔が形成され、金属配線の被覆性が改善されコンタクト
部分の抵抗の増大が抑制できる。
その製造方法によれば、半導体装置の埋め込みコンタク
ト構造において、導体のプラグの最上部が表面上に現れ
るまで層間絶縁膜をフォトレジスト膜と一緒に食刻する
ようにしたので、アスペクト比の非常によいコンタクト
孔が形成され、金属配線の被覆性が改善されコンタクト
部分の抵抗の増大が抑制できる。
またフォトレジスト膜を厚く塗布し、フォトレジスト膜
表面の平坦性がよくなり、層間絶縁膜を同時に食刻する
ことにより、層間絶縁膜の平坦性を非常によくすること
ができ、さらに層間絶縁膜の食刻前の膜厚が厚いので、
層間絶縁膜表面にゲート電極などの層間絶縁膜中にある
電極が露出しないため、他の配線と電気的に短絡するこ
とがないものが得られる。
表面の平坦性がよくなり、層間絶縁膜を同時に食刻する
ことにより、層間絶縁膜の平坦性を非常によくすること
ができ、さらに層間絶縁膜の食刻前の膜厚が厚いので、
層間絶縁膜表面にゲート電極などの層間絶縁膜中にある
電極が露出しないため、他の配線と電気的に短絡するこ
とがないものが得られる。
第１図はこの発明の一実施例を模式的に示した半導体装
置の埋め込みコンタクト構造の断面図、第２図（ａｌな
いしくｄ）は同上半導体装置の主要な製造工程を順次模
式的に示したそれぞれに断面図である。また第３図は従
来の半導体装置の埋め込みコンタクト構造の製造方法を
示す図で、第３図（ａｌないしくＣ１はその各工程を順
次模式的に示す断面図である。 図において、１はシリコン半導体基板、２はゲート電極
、６Ｃは第３コンタクト孔、７はタングステンプラグ、
８は金属配線、９は平坦化層間絶縁膜である。 なお図中同一符号は同−又は相当部分を示す。
置の埋め込みコンタクト構造の断面図、第２図（ａｌな
いしくｄ）は同上半導体装置の主要な製造工程を順次模
式的に示したそれぞれに断面図である。また第３図は従
来の半導体装置の埋め込みコンタクト構造の製造方法を
示す図で、第３図（ａｌないしくＣ１はその各工程を順
次模式的に示す断面図である。 図において、１はシリコン半導体基板、２はゲート電極
、６Ｃは第３コンタクト孔、７はタングステンプラグ、
８は金属配線、９は平坦化層間絶縁膜である。 なお図中同一符号は同−又は相当部分を示す。
Claims (2)
- （１）半導体基板の一主面上の所定の位置に形成された
能動素子と、 該能動素子を覆い隠すように前記半導体基板の一主面上
の全面に形成された表面が平坦な層間絶縁膜と、 該層間絶縁膜の所定の位置に前記半導体基板の表面に達
するように開孔されたコンタクト孔内に形成された導体
のプラグと、 層間絶縁膜の表面に現れた導体のプラグと電機的に接続
するように形成された配線とを備えたことを特徴とする
半導体装置。 - （２）半導体基板の一主面上の所定の位置に能動素子を
形成する工程と、 前記能動素子を覆い隠すように前記半導体基板の一主面
上の全面に層間絶縁膜を形成する工程と、前記層間絶縁
膜の所定の位置に層間絶縁膜を貫通し半導体基板の表面
まで届くコンタクト孔を開孔する工程と、 開孔された前記コンタクト孔の中に導体のプラグを形成
する工程と、 前記層間絶縁膜を前記導体のプラグが層間絶縁膜の表面
に現れるまで全面を食刻し、層間絶縁膜の表面の平坦性
をよくする工程と、 表面に現れた導体のプラグと電気的に接続する配線を形
成する工程とを備えたことを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6194490A JPH03262118A (ja) | 1990-03-12 | 1990-03-12 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6194490A JPH03262118A (ja) | 1990-03-12 | 1990-03-12 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03262118A true JPH03262118A (ja) | 1991-11-21 |
Family
ID=13185805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6194490A Pending JPH03262118A (ja) | 1990-03-12 | 1990-03-12 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03262118A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5633201A (en) * | 1992-11-30 | 1997-05-27 | Hyundai Electronics Industries, Co., Ltd. | Method for forming tungsten plugs in contact holes of a semiconductor device |
-
1990
- 1990-03-12 JP JP6194490A patent/JPH03262118A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5633201A (en) * | 1992-11-30 | 1997-05-27 | Hyundai Electronics Industries, Co., Ltd. | Method for forming tungsten plugs in contact holes of a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100215847B1 (ko) | 반도체 장치의 금속 배선 및 그의 형성 방법 | |
| JPH11195706A (ja) | 半導体装置及びその製造方法 | |
| JPH01503021A (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
| JPH1064996A (ja) | 半導体装置の自己整合的金属配線形成方法 | |
| KR100435137B1 (ko) | 두꺼운도체를갖는모노리식마이크로파집적회로를제조하는방법 | |
| US6274509B1 (en) | Global planarization method for inter-layer-dielectric and inter-metal dielectric | |
| JP2000243836A (ja) | 半導体素子の配線形成方法 | |
| JPH03262118A (ja) | 半導体装置およびその製造方法 | |
| US6563221B1 (en) | Connection structures for integrated circuits and processes for their formation | |
| JP2968005B2 (ja) | 半導体装置の製造方法 | |
| KR100866115B1 (ko) | 엠아이엠 캐패시터 형성방법 | |
| KR100226755B1 (ko) | 반도체 소자의 금속배선 구조 및 제조방법 | |
| KR100205341B1 (ko) | 반도체 장치의 배선형성 방법 | |
| KR0168164B1 (ko) | 반도체 소자의 제조방법 | |
| KR100302875B1 (ko) | 반도체소자의금속플러그형성방법 | |
| JPH05166941A (ja) | 半導体セルフアライン・コンタクト構造および製造方法 | |
| JPH06236931A (ja) | 配線構造及びその製造方法 | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| JPH0758204A (ja) | 半導体装置の製造方法 | |
| JPH01147843A (ja) | 半導体装置の製造方法 | |
| JPH0936222A (ja) | 半導体装置及びその製造方法 | |
| JPS63237443A (ja) | 半導体装置 | |
| JPH01194440A (ja) | 多層配線層の形成方法 | |
| JPH03239348A (ja) | 半導体装置及びその製造方法 | |
| JPH06224196A (ja) | 半導体集積回路装置 |