JPH01194440A - 多層配線層の形成方法 - Google Patents
多層配線層の形成方法Info
- Publication number
- JPH01194440A JPH01194440A JP2076088A JP2076088A JPH01194440A JP H01194440 A JPH01194440 A JP H01194440A JP 2076088 A JP2076088 A JP 2076088A JP 2076088 A JP2076088 A JP 2076088A JP H01194440 A JPH01194440 A JP H01194440A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- interlayer insulating
- wiring layer
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 29
- 239000010410 layer Substances 0.000 claims abstract description 69
- 239000011229 interlayer Substances 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 10
- 238000000151 deposition Methods 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 abstract description 4
- 238000004544 sputter deposition Methods 0.000 abstract description 4
- 239000000463 material Substances 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 93
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 8
- 229910052721 tungsten Inorganic materials 0.000 description 8
- 239000010937 tungsten Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- -1 tungsten (W) Chemical class 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- SCPYDCQAZCOKTP-UHFFFAOYSA-N silanol Chemical compound [SiH3]O SCPYDCQAZCOKTP-UHFFFAOYSA-N 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半導体装置の多層配線構造の平坦化技術に関
するものである。
するものである。
［従来の技術］
半導体装置の集積化技術の１つとして多層配線の平坦化
技術がある。この平坦化技術は３次元デバイスの製造等
にも応用される重要な技術であり、これまでに種々の方
法が考案された。たとえば、第２Ａ図ないし第２Ｃ図は
、従来の半導体装置の２層配線構造をその形成工程順に
示した断面図である。以下、本図に従って従来の２層配
線構造の形成方法を説明する。まず、第２Ａ図に示すよ
うに、基板１上に形成された第１の層間絶縁膜２上に、
スパッタ法等を用いて第１の導電体層を形成し、これを
パターニングすることによって第１の配線層３を形成す
る。
技術がある。この平坦化技術は３次元デバイスの製造等
にも応用される重要な技術であり、これまでに種々の方
法が考案された。たとえば、第２Ａ図ないし第２Ｃ図は
、従来の半導体装置の２層配線構造をその形成工程順に
示した断面図である。以下、本図に従って従来の２層配
線構造の形成方法を説明する。まず、第２Ａ図に示すよ
うに、基板１上に形成された第１の層間絶縁膜２上に、
スパッタ法等を用いて第１の導電体層を形成し、これを
パターニングすることによって第１の配線層３を形成す
る。
次に、第２Ｂ図に示すように、第１の配線層３上にＣＶ
Ｄ （化学的気相成長）法や、あるいはプラズマＣＶＤ
法を用いて第２の層間絶縁膜４を形成する。その後、こ
の第２の層間絶縁膜４の一部を開孔して基板１とのコン
タクト孔を形成する（図示省略）。
Ｄ （化学的気相成長）法や、あるいはプラズマＣＶＤ
法を用いて第２の層間絶縁膜４を形成する。その後、こ
の第２の層間絶縁膜４の一部を開孔して基板１とのコン
タクト孔を形成する（図示省略）。
次に、第２Ｃ図に示すように、第２の層間絶縁膜層４上
に、スパッタ法などを用いて第２の導電体層を形成し、
これをパターニングすることによって第２の配線層５を
形成する。
に、スパッタ法などを用いて第２の導電体層を形成し、
これをパターニングすることによって第２の配線層５を
形成する。
［発明が解決しようとする課題］
従来の２層配線は以上のように形成されるため、次のよ
うな問題点があった。すなわち、第１の配線層３が形成
された上に第２の層間絶縁膜４が形成されるため、第２
の層間絶縁膜４の表面は第１の配線層３の形状の影響を
受は凹凸が激しくなる。
うな問題点があった。すなわち、第１の配線層３が形成
された上に第２の層間絶縁膜４が形成されるため、第２
の層間絶縁膜４の表面は第１の配線層３の形状の影響を
受は凹凸が激しくなる。
したがって１、その上に形成される第２の配線層５が第
２の層間絶縁膜層４の表面に形成された段差をカバーし
きれずに断線に至ったり、あるいは配線の信頼性が著し
く低下するといった問題があった。このため、第２の層
間絶縁膜４を平坦化するためめ種々のプロセスが採用さ
れている。たとえば、 （１） 第２の層間絶縁膜としてリン（Ｐ）やボロン（
Ｂ）の入ったシリコン酸化膜を用い、このシリコン酸化
膜を堆積させた後、高温熱処理（９００℃以上）によっ
てこの膜を溶融して平坦化する。
２の層間絶縁膜層４の表面に形成された段差をカバーし
きれずに断線に至ったり、あるいは配線の信頼性が著し
く低下するといった問題があった。このため、第２の層
間絶縁膜４を平坦化するためめ種々のプロセスが採用さ
れている。たとえば、 （１） 第２の層間絶縁膜としてリン（Ｐ）やボロン（
Ｂ）の入ったシリコン酸化膜を用い、このシリコン酸化
膜を堆積させた後、高温熱処理（９００℃以上）によっ
てこの膜を溶融して平坦化する。
（２） Ｓ ＯＧ （Ｓｔ）ｉｎ−Ｏｎ−Ｇｌａｓｓ
）を塗布して表面の凹凸を緩和する。
）を塗布して表面の凹凸を緩和する。
などの平坦化法が実用化されている。しかしながら、上
記（１）の方法は、高温熱処理を必要とするため第１の
配線層がアルミニウム（Ａ［）などの低融点金属の場合
には使用できない。またタングステン（Ｗ）などの高融
点金属の場合であっても、コンタクト領域での基板と配
線との反応が問題となる場合が多い。
記（１）の方法は、高温熱処理を必要とするため第１の
配線層がアルミニウム（Ａ［）などの低融点金属の場合
には使用できない。またタングステン（Ｗ）などの高融
点金属の場合であっても、コンタクト領域での基板と配
線との反応が問題となる場合が多い。
また、上記（２）の方法は、有機溶剤に溶かしたシラノ
ールを塗布し、これをベークすることによって平坦化さ
れたシリコン酸化膜を得る方法であるが、ベークの際、
シリコン酸化膜の体積収縮によってクラックが発生した
り、あるいは得られたシリコン酸化膜の膜質が良質でな
いといった問題点があった。
ールを塗布し、これをベークすることによって平坦化さ
れたシリコン酸化膜を得る方法であるが、ベークの際、
シリコン酸化膜の体積収縮によってクラックが発生した
り、あるいは得られたシリコン酸化膜の膜質が良質でな
いといった問題点があった。
したがって、本発明は上記のような問題点を解消するた
めになされたもので、信頼性が高く、しかも低温で形成
可能な多層配線層の形成方法を提供することを目的とす
る。
めになされたもので、信頼性が高く、しかも低温で形成
可能な多層配線層の形成方法を提供することを目的とす
る。
［課題を解決するための手段］
本発明は、半導体基板の主面上に少なくとも第１の配線
層と第２の配線層とを層間絶縁膜を介して積層する多層
配線層の形成方法であり、以下の工程を含む。
層と第２の配線層とを層間絶縁膜を介して積層する多層
配線層の形成方法であり、以下の工程を含む。
（１） 前記半導体基板の主面上に第１の層間絶縁膜を
堆積する工程。
堆積する工程。
（２） 前記第１の層間絶縁膜に前記半導体基板との電
気的導通をとるためのコンタクト孔を形成する工程。
気的導通をとるためのコンタクト孔を形成する工程。
（３） 前記第１の層間絶縁膜上に前記第１の配線層の
所定の膜厚より薄い導電膜を選択的に堆積して導電膜の
配線パターンを形成する工程。
所定の膜厚より薄い導電膜を選択的に堆積して導電膜の
配線パターンを形成する工程。
（４） 前記配線パターンが形成された前記第１の層間
絶縁膜上に第１の絶縁膜を堆積する工程。
絶縁膜上に第１の絶縁膜を堆積する工程。
（５） 前記導電膜の配線パターン上の領域に堆積した
前記第１の絶縁膜をエツチングし、配線用の溝パターン
を形成する工程。
前記第１の絶縁膜をエツチングし、配線用の溝パターン
を形成する工程。
（６） 前記導電膜の配線パターン上に形成された溝パ
ターン部に選択ＣＶＤ法を用いて導電膜を堆積させ、第
１の配線層を形成する工程。
ターン部に選択ＣＶＤ法を用いて導電膜を堆積させ、第
１の配線層を形成する工程。
（７） 前記第１の配線層上に第２の絶縁膜を堆積させ
、前記第１の絶縁膜と前記第２の絶縁膜とからなる第２
の層間絶縁膜を形成する工程。
、前記第１の絶縁膜と前記第２の絶縁膜とからなる第２
の層間絶縁膜を形成する工程。
［作用コ
本発明における配線層の形成方法によれば、まず層間絶
縁膜を形成し、さらにパターニングを行ない配線層用の
溝部を形成する。その後、この溝部に配線材料を選択的
に埋め込むために、層間絶縁膜表面の形状が平坦となる
。したがって、さらにこの平坦な層間絶縁膜の表面上に
形成される配線層は断線や膜質の低下が防止され、配線
層の信頼性が向上し、より多くの多層配線化が容易にな
る。
縁膜を形成し、さらにパターニングを行ない配線層用の
溝部を形成する。その後、この溝部に配線材料を選択的
に埋め込むために、層間絶縁膜表面の形状が平坦となる
。したがって、さらにこの平坦な層間絶縁膜の表面上に
形成される配線層は断線や膜質の低下が防止され、配線
層の信頼性が向上し、より多くの多層配線化が容易にな
る。
［実施例コ
以下、本発明の一実施例を図を用いて説明する。
第１Ａ図ないし第１Ｆ図は、本発明による２層配線構造
をその形成工程順に示した断面図である。
をその形成工程順に示した断面図である。
まず、第１Ａ図に示すように、基板１上に第１の層間絶
縁膜２をＣＶＤ法などによって形成する。
縁膜２をＣＶＤ法などによって形成する。
次に、基板１とのコンタクト孔を開孔した後、選択ＣＶ
Ｄ法によってタングステン（Ｗ）をコンタクト孔６の内
部にのみ堆積し、コンタクト配線７を形成する。次に、
スパッタ法などを用いて１０００Ａ程度の薄いタングス
テン膜を形成し、これをバターニングして第１配線層用
の配線パターン膜８を形成する。
Ｄ法によってタングステン（Ｗ）をコンタクト孔６の内
部にのみ堆積し、コンタクト配線７を形成する。次に、
スパッタ法などを用いて１０００Ａ程度の薄いタングス
テン膜を形成し、これをバターニングして第１配線層用
の配線パターン膜８を形成する。
次に、第１Ｂ図に示すように、引き続いてＣＶＤ法など
を用０て第２の層間絶縁膜を構成する第１の絶縁膜９を
形成する。このとき、前工程で形成された第１配線層用
の配線パターン膜８の膜厚が薄いため、第１の絶縁膜９
の表面の凹凸は緩やかになり、または完全に平坦化する
ことも容易となる。
を用０て第２の層間絶縁膜を構成する第１の絶縁膜９を
形成する。このとき、前工程で形成された第１配線層用
の配線パターン膜８の膜厚が薄いため、第１の絶縁膜９
の表面の凹凸は緩やかになり、または完全に平坦化する
ことも容易となる。
次に、第１Ｃ図に示すように、前記第１の絶縁膜９を第
１配線層用の配線パターン膜８と同じパターンでパター
ニングして、先に形成された薄い配線パターン膜８の表
面を露出させる。
１配線層用の配線パターン膜８と同じパターンでパター
ニングして、先に形成された薄い配線パターン膜８の表
面を露出させる。
そして、第１Ｄ図に示すように、選択ＣＶＤ法によりタ
ングステン（Ｗ）を第１の絶縁膜９の配線パターンの溝
部内にのみ成長させ、第１の配線層１０を形成する。一
般に、選択ＣＶＤ法では導電膜上にのみ膜を形成するこ
とが可能であり、したがって本工程では、薄いタングス
テン（Ｗ）の配線パターン膜８の存在によって配線パタ
ーンの溝部内にのみタングステン（Ｗ）を形成すること
ができる。
ングステン（Ｗ）を第１の絶縁膜９の配線パターンの溝
部内にのみ成長させ、第１の配線層１０を形成する。一
般に、選択ＣＶＤ法では導電膜上にのみ膜を形成するこ
とが可能であり、したがって本工程では、薄いタングス
テン（Ｗ）の配線パターン膜８の存在によって配線パタ
ーンの溝部内にのみタングステン（Ｗ）を形成すること
ができる。
次に、第１Ｅ図に示すように、第１の絶縁膜９および第
１の配線層１０の表面上に第２の絶縁膜１１を形成し、
既に形成された第１の絶縁膜９とこの第２の絶縁膜１１
とで第２の層間絶縁膜１２を構成する。
１の配線層１０の表面上に第２の絶縁膜１１を形成し、
既に形成された第１の絶縁膜９とこの第２の絶縁膜１１
とで第２の層間絶縁膜１２を構成する。
以上で、第１の配線層１０と第２の層間絶縁膜１２との
形成が完了する。
形成が完了する。
さらに、第１Ｆ図に示すように、第２の層間絶縁膜１２
の上に第２の配線層１３を形成し、２層配線構造を形成
する。
の上に第２の配線層１３を形成し、２層配線構造を形成
する。
このような形成方法によって形成された第２の層間絶縁
膜１２の表面は、非常に平坦なものとなり、したがって
この第２の層間絶縁膜１２の上に形成される第２の配線
層１３の信頼性は非常に高いものとなる。
膜１２の表面は、非常に平坦なものとなり、したがって
この第２の層間絶縁膜１２の上に形成される第２の配線
層１３の信頼性は非常に高いものとなる。
なお、上記実施例では第１の層間絶縁膜２上に形成され
たコンタクト孔６の埋め込みを選択ＣＶＤ法で行なって
いるが、この工程は必ずしも必要としない。
たコンタクト孔６の埋め込みを選択ＣＶＤ法で行なって
いるが、この工程は必ずしも必要としない。
また、上記実施例では、コンタクト孔６の埋め込み、お
よび第１の配線層１０の形成に選択ＣＶＤ法によるタン
グステン（Ｗ）膜を用いているが、選択ＣＶＤ法による
アルミニウム（Ａ Ｍ）膜など、選択成長が可能な他の
導電膜を用いてもよく、あるいはそれらの組合わせを用
いても同様な効果を得ることができる。
よび第１の配線層１０の形成に選択ＣＶＤ法によるタン
グステン（Ｗ）膜を用いているが、選択ＣＶＤ法による
アルミニウム（Ａ Ｍ）膜など、選択成長が可能な他の
導電膜を用いてもよく、あるいはそれらの組合わせを用
いても同様な効果を得ることができる。
また、上記実施例では、選択ＣＶＤ成長の下敷となる配
線パターン用薄膜８としてタングステン（Ｗ）を用いた
が、ＴｉＷ、ＴｉＮ、チタン（Ｔ１）、モリブデン（Ｍ
ｏ）、タンタル（Ｔａ）、金属シリサイド（Ｔ ｉ Ｓ
ｉ２ 、ＭｏＳ ｉ２ 、ＷＳｌ ２ 、Ｔ ａ Ｓ
ｌ ２ ） 、白金（ｐｔ）、多結晶シリコンなどの
導電膜を用いても同様な効果が得られる。
線パターン用薄膜８としてタングステン（Ｗ）を用いた
が、ＴｉＷ、ＴｉＮ、チタン（Ｔ１）、モリブデン（Ｍ
ｏ）、タンタル（Ｔａ）、金属シリサイド（Ｔ ｉ Ｓ
ｉ２ 、ＭｏＳ ｉ２ 、ＷＳｌ ２ 、Ｔ ａ Ｓ
ｌ ２ ） 、白金（ｐｔ）、多結晶シリコンなどの
導電膜を用いても同様な効果が得られる。
また、上記実施例では２層配線の場合について示したが
、第１Ａ図ないし第１Ｅ図に示した形成工程を複数回用
いることにより、３層以上の多層配線にも適用できるこ
とは言うまでもない。
、第１Ａ図ないし第１Ｅ図に示した形成工程を複数回用
いることにより、３層以上の多層配線にも適用できるこ
とは言うまでもない。
［発明の効果］
以上のように、本発明によれば、まず層間絶縁膜中に配
線パターン用の溝を形成し、次にこの溝中に選択ＣＶＤ
法により導電膜を埋め込み、配線層を形成し、さらにそ
の表面を層間絶縁膜で覆って表面を平坦化している。し
たがって、この上層に別の配線を形成する際には下層の
配線層の段差の影響が小さくなり、断線などが生じない
信頼性の高い多層配線を容易に得ることができる。
線パターン用の溝を形成し、次にこの溝中に選択ＣＶＤ
法により導電膜を埋め込み、配線層を形成し、さらにそ
の表面を層間絶縁膜で覆って表面を平坦化している。し
たがって、この上層に別の配線を形成する際には下層の
配線層の段差の影響が小さくなり、断線などが生じない
信頼性の高い多層配線を容易に得ることができる。
第１Ａ図、第１Ｂ図、第１Ｃ図、第１Ｄ図、第１Ｅ図お
よび第１Ｆ図は、本発明の一実施例による多層配線層の
形成方法を示す断面図である。 第２Ａ図、第２Ｂ図および第２Ｃ図は、従来の多層配線
層の形成方法を示す断面図である。 図において、１は基板、２は第１の層間絶縁膜、８は第
１配線層用の配線パターン膜、１２は第１の絶縁膜９と
第２の絶縁膜１１とから構成される第２の層間絶縁膜、
１０は第１の配線層、１３は第２の配線層を示している
。 なお、各図中、同一符号は同一または相当部分を示す。 第１Ｅ図 第１Ｆ図 ６ ’／ 第２Ａ図 萬２８図 １、事件の表示 特願昭６３−２０７６０ 号３．
補正をする者 ５、補正の対象 明細書の特許請求の範囲の欄および発明の詳細な説明の
欄 ６、補正の内容 （１） 特許請求の範囲を別紙のとおり補正する。 （２） 明細書第６頁第５行ないし第６行の「導電膜を
選択的に堆積して」を「導電膜を堆積して」に補正する
。 以上 ２、特許請求の範囲 半導体基板の、主面上に少なくとも第１の配線層と第２
の配線層とを層間絶縁膜を介して積層する多層配線層の
形成方法であって、 前記半導体基板の主面上に第１の層間絶縁膜を堆積する
工程と、 前記第１の層間絶縁膜に前記半導体基板との電気的導通
をとるためのコンタクト孔を形成する工程と、 前記第１の層間絶縁膜上に前記第１の配線層の所定の膜
厚より薄い導電膜を堆積して導電膜の配線パターンを形
成する工程と、 前記配線パターンが形成された前記第１の層間絶縁膜上
に第１の絶縁膜を堆積する工程と、前記導電膜の配線パ
ターン上の領域に堆積した前記第１の絶縁膜をエツチン
グし、配線用の溝パターンを形成する工程と、 前記導電膜の配線パターン上に形成された溝パターン部
に選択ＣＶＤ法を用いて導電膜を堆積させ、第１の配線
層を形成する工程と、 前記第１の配線層上に第２の絶縁膜を堆積させ、前記第
１の絶縁膜と第２の絶縁膜とからなる第２の層間絶縁膜
を形成する工程と、 を備えたことを特徴とする、多層配線層の形成方法。
よび第１Ｆ図は、本発明の一実施例による多層配線層の
形成方法を示す断面図である。 第２Ａ図、第２Ｂ図および第２Ｃ図は、従来の多層配線
層の形成方法を示す断面図である。 図において、１は基板、２は第１の層間絶縁膜、８は第
１配線層用の配線パターン膜、１２は第１の絶縁膜９と
第２の絶縁膜１１とから構成される第２の層間絶縁膜、
１０は第１の配線層、１３は第２の配線層を示している
。 なお、各図中、同一符号は同一または相当部分を示す。 第１Ｅ図 第１Ｆ図 ６ ’／ 第２Ａ図 萬２８図 １、事件の表示 特願昭６３−２０７６０ 号３．
補正をする者 ５、補正の対象 明細書の特許請求の範囲の欄および発明の詳細な説明の
欄 ６、補正の内容 （１） 特許請求の範囲を別紙のとおり補正する。 （２） 明細書第６頁第５行ないし第６行の「導電膜を
選択的に堆積して」を「導電膜を堆積して」に補正する
。 以上 ２、特許請求の範囲 半導体基板の、主面上に少なくとも第１の配線層と第２
の配線層とを層間絶縁膜を介して積層する多層配線層の
形成方法であって、 前記半導体基板の主面上に第１の層間絶縁膜を堆積する
工程と、 前記第１の層間絶縁膜に前記半導体基板との電気的導通
をとるためのコンタクト孔を形成する工程と、 前記第１の層間絶縁膜上に前記第１の配線層の所定の膜
厚より薄い導電膜を堆積して導電膜の配線パターンを形
成する工程と、 前記配線パターンが形成された前記第１の層間絶縁膜上
に第１の絶縁膜を堆積する工程と、前記導電膜の配線パ
ターン上の領域に堆積した前記第１の絶縁膜をエツチン
グし、配線用の溝パターンを形成する工程と、 前記導電膜の配線パターン上に形成された溝パターン部
に選択ＣＶＤ法を用いて導電膜を堆積させ、第１の配線
層を形成する工程と、 前記第１の配線層上に第２の絶縁膜を堆積させ、前記第
１の絶縁膜と第２の絶縁膜とからなる第２の層間絶縁膜
を形成する工程と、 を備えたことを特徴とする、多層配線層の形成方法。
Claims (1)
- 【特許請求の範囲】 半導体基板の主面上に少なくとも第１の配線層と第２
の配線層とを層間絶縁膜を介して積層する多層配線層の
形成方法であって、 前記半導体基板の主面上に第１の層間絶縁膜を堆積する
工程と、 前記第１の層間絶縁膜に前記半導体基板との電気的導通
をとるためのコンタクト孔を形成する工程と、 前記第１の層間絶縁膜上に前記第１の配線層の所定の膜
厚より薄い導電膜を選択的に堆積して導電膜の配線パタ
ーンを形成する工程と、 前記配線パターンが形成された前記第１の層間絶縁膜上
に第１の絶縁膜を堆積する工程と、前記導電膜の配線パ
ターン上の領域に堆積した前記第１の絶縁膜をエッチン
グし、配線用の溝パターンを形成する工程と、 前記導電膜の配線パターン上に形成された溝パターン部
に選択ＣＶＤ法を用いて導電膜を堆積させ、第１の配線
層を形成する工程と、 前記第１の配線層上に第２の絶縁膜を堆積させ、前記第
１の絶縁膜と第２の絶縁膜とからなる第２の層間絶縁膜
を形成する工程と、 を備えたことを特徴とする、多層配線層の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2076088A JP2621287B2 (ja) | 1988-01-29 | 1988-01-29 | 多層配線層の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2076088A JP2621287B2 (ja) | 1988-01-29 | 1988-01-29 | 多層配線層の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01194440A true JPH01194440A (ja) | 1989-08-04 |
| JP2621287B2 JP2621287B2 (ja) | 1997-06-18 |
Family
ID=12036145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2076088A Expired - Lifetime JP2621287B2 (ja) | 1988-01-29 | 1988-01-29 | 多層配線層の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2621287B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03263837A (ja) * | 1990-03-14 | 1991-11-25 | Fujitsu Ltd | 半導体装置の配線形成方法 |
| EP0460857A2 (en) * | 1990-05-31 | 1991-12-11 | Canon Kabushiki Kaisha | Method for producing a semiconductor device with a high density wiring structure |
-
1988
- 1988-01-29 JP JP2076088A patent/JP2621287B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03263837A (ja) * | 1990-03-14 | 1991-11-25 | Fujitsu Ltd | 半導体装置の配線形成方法 |
| EP0460857A2 (en) * | 1990-05-31 | 1991-12-11 | Canon Kabushiki Kaisha | Method for producing a semiconductor device with a high density wiring structure |
| US5614439A (en) * | 1990-05-31 | 1997-03-25 | Canon Kabushiki Kaisha | Method of making a planar wiring in an insulated groove using alkylaluminum hydride |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2621287B2 (ja) | 1997-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08288389A (ja) | 半導体装置の製造方法 | |
| EP0147203A2 (en) | Method of forming multilayer interconnections for a semiconductor device | |
| JPH07221181A (ja) | 半導体素子の金属配線の形成方法 | |
| JP4829389B2 (ja) | 半導体素子の配線形成方法 | |
| JPH01194440A (ja) | 多層配線層の形成方法 | |
| KR100201720B1 (ko) | 반도체장치의 제조방법 | |
| JPH04355951A (ja) | 半導体装置及びその製造方法 | |
| JPH10125785A (ja) | 半導体集積回路の配線形成方法 | |
| JPH04199628A (ja) | 半導体装置の製造方法 | |
| JPS6334954A (ja) | 半導体装置およびその製造方法 | |
| JP3249071B2 (ja) | 半導体装置の製造方法 | |
| JP2968005B2 (ja) | 半導体装置の製造方法 | |
| KR100217909B1 (ko) | 반도체 소자의 다중 금속층 형성 방법 | |
| JP2805840B2 (ja) | 半導体装置及びその多層配線形成方法 | |
| TW200403734A (en) | Manufacturing method for distributing contacting parts of a semiconductor integrated component | |
| JPH02151034A (ja) | 半導体装置の製造方法 | |
| JP2535539B2 (ja) | ジョセフソン回路の製造方法 | |
| JPH036827A (ja) | 半導体装置の製造方法 | |
| JPS63260051A (ja) | 半導体装置 | |
| JPS63311724A (ja) | 半導体装置の製造方法 | |
| JPS6057648A (ja) | 金属配線パタ−ン形成方法 | |
| JPH03262118A (ja) | 半導体装置およびその製造方法 | |
| JPH1145936A (ja) | 半導体装置およびその製造方法 | |
| JPH04127425A (ja) | 半導体集積回路の製造方法 | |
| JPH03280545A (ja) | 半導体装置の配線形成方法 |