JPH10125785A - 半導体集積回路の配線形成方法 - Google Patents
半導体集積回路の配線形成方法Info
- Publication number
- JPH10125785A JPH10125785A JP9290762A JP29076297A JPH10125785A JP H10125785 A JPH10125785 A JP H10125785A JP 9290762 A JP9290762 A JP 9290762A JP 29076297 A JP29076297 A JP 29076297A JP H10125785 A JPH10125785 A JP H10125785A
- Authority
- JP
- Japan
- Prior art keywords
- conductive material
- material layer
- forming
- wiring
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 60
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 239000004020 conductor Substances 0.000 claims abstract description 144
- 238000005530 etching Methods 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000005229 chemical vapour deposition Methods 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 12
- 229910052721 tungsten Inorganic materials 0.000 claims description 10
- 230000004888 barrier function Effects 0.000 claims description 8
- 238000004544 sputter deposition Methods 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 7
- 229910052709 silver Inorganic materials 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 110
- 239000010408 film Substances 0.000 description 80
- 239000010949 copper Substances 0.000 description 14
- 239000007789 gas Substances 0.000 description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 9
- 239000010937 tungsten Substances 0.000 description 9
- 239000000956 alloy Substances 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 5
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- QAMFBRUWYYMMGJ-UHFFFAOYSA-N hexafluoroacetylacetone Chemical compound FC(F)(F)C(=O)CC(=O)C(F)(F)F QAMFBRUWYYMMGJ-UHFFFAOYSA-N 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000086 alane Inorganic materials 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical compound [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 125000000118 dimethyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- GCSJLQSCSDMKTP-UHFFFAOYSA-N ethenyl(trimethyl)silane Chemical compound C[Si](C)(C)C=C GCSJLQSCSDMKTP-UHFFFAOYSA-N 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000053 physical method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】高い縦横比を有するコンタクトホールに導電性
物質を形成する際の段差被覆性を改善する。 【解決手段】基板の上に絶縁膜３４を形成する第１工程
と、絶縁膜３４の所定位置にコンタクトホール３５を形
成する第２工程と、コンタクトホール３５を埋め込み、
絶縁膜３４を覆う第１導電性物質層３６を形成する第３
工程と、コンタクトホール３５を埋め込んだ第１導電性
物質層３６の上面が絶縁膜３４の表面よりも下にならな
いように、第１導電性物質層３６を所定の厚さだけエッ
チングする第４工程と、第４工程によって形成された表
面全体に第２導電性物質層を形成し、パターニングして
第２導電性物質パターン３８を形成すると共に、第２導
電性物質パターン３８の下部以外の部分に位置する第１
導電性物質層３６の残留膜３６’を除去する第５工程
と、を含んで半導体集積回路の配線形成方法を構成す
る。
物質を形成する際の段差被覆性を改善する。 【解決手段】基板の上に絶縁膜３４を形成する第１工程
と、絶縁膜３４の所定位置にコンタクトホール３５を形
成する第２工程と、コンタクトホール３５を埋め込み、
絶縁膜３４を覆う第１導電性物質層３６を形成する第３
工程と、コンタクトホール３５を埋め込んだ第１導電性
物質層３６の上面が絶縁膜３４の表面よりも下にならな
いように、第１導電性物質層３６を所定の厚さだけエッ
チングする第４工程と、第４工程によって形成された表
面全体に第２導電性物質層を形成し、パターニングして
第２導電性物質パターン３８を形成すると共に、第２導
電性物質パターン３８の下部以外の部分に位置する第１
導電性物質層３６の残留膜３６’を除去する第５工程
と、を含んで半導体集積回路の配線形成方法を構成す
る。
Description
【０００１】
【発明の属する技術分野】本発明は半導体集積回路の配
線形成方法に係り、特に導電性物質をコンタクトホール
に埋めこむことによって、配線の抵抗と信頼性とを改善
する半導体集積回路の配線形成方法に関する。
線形成方法に係り、特に導電性物質をコンタクトホール
に埋めこむことによって、配線の抵抗と信頼性とを改善
する半導体集積回路の配線形成方法に関する。
【０００２】
【従来の技術】アルミニウム（Ａｌ）とその合金薄膜
は、電気伝導度が高く、ドライエッチングによるパター
ン形成が容易で、シリコン酸化膜との接着性が優れてい
ると同時に、比較的価格が低廉なので、半導体回路の配
線材料として広く用いられてきた。
は、電気伝導度が高く、ドライエッチングによるパター
ン形成が容易で、シリコン酸化膜との接着性が優れてい
ると同時に、比較的価格が低廉なので、半導体回路の配
線材料として広く用いられてきた。
【０００３】最近、集積回路の集積度が大きく増加する
にしたがって、素子の大きさが縮小され、配線パターン
が微細化及び多層化されて、表面に大きな段差を有する
部分が生じている。これに伴い、コンタクトホール(Con
tact hole)またはバイアホール(Via hole)の縦横比(Asp
ect Ratio)が大きくなる傾向にある。したがって、これ
らの部分、つまり段差が大きい部分やコンタクトホール
やバイアホールでの段差被覆性(step coverage) が配線
形成において特に重要になっている。
にしたがって、素子の大きさが縮小され、配線パターン
が微細化及び多層化されて、表面に大きな段差を有する
部分が生じている。これに伴い、コンタクトホール(Con
tact hole)またはバイアホール(Via hole)の縦横比(Asp
ect Ratio)が大きくなる傾向にある。したがって、これ
らの部分、つまり段差が大きい部分やコンタクトホール
やバイアホールでの段差被覆性(step coverage) が配線
形成において特に重要になっている。
【０００４】従来の金属配線膜形成方法であるスパッタ
リング(sputtering)方法を適用して配線を形成すると、
段差あるいは屈曲を持つ部分ではシャドー効果(Shadow
Effect) によって局部的に配線膜が薄く形成される場合
が生じ、特に１以上の縦横比をもつコンタクトホールで
は、このシャドー効果による配線の不良が極めて深刻な
問題になっている。
リング(sputtering)方法を適用して配線を形成すると、
段差あるいは屈曲を持つ部分ではシャドー効果(Shadow
Effect) によって局部的に配線膜が薄く形成される場合
が生じ、特に１以上の縦横比をもつコンタクトホールで
は、このシャドー効果による配線の不良が極めて深刻な
問題になっている。
【０００５】また、Ａｌをスパッタリングで蒸着した後
に熱処理するか、高温でスパッタリングしてコンタクト
ホールに埋め込むアルミニウムリフロー技術では、基板
の温度を５００℃近くに上げて、Ａｌ粒子の流動性(mob
ility)を誘発してコンタクトホールに流れ込ませる方法
を用いる。しかし、この場合はＡｌを蒸着する前に下地
層としてＴｉやＴｉＮまたはこれらの積層膜を適用する
が、膜の段差被覆性とその表面状態が不良な場合には、
コンタクトホールの中にボイド(void)が残留するか、或
いはコンタクトホールの側壁で断線が起きてしまう。
に熱処理するか、高温でスパッタリングしてコンタクト
ホールに埋め込むアルミニウムリフロー技術では、基板
の温度を５００℃近くに上げて、Ａｌ粒子の流動性(mob
ility)を誘発してコンタクトホールに流れ込ませる方法
を用いる。しかし、この場合はＡｌを蒸着する前に下地
層としてＴｉやＴｉＮまたはこれらの積層膜を適用する
が、膜の段差被覆性とその表面状態が不良な場合には、
コンタクトホールの中にボイド(void)が残留するか、或
いはコンタクトホールの側壁で断線が起きてしまう。
【０００６】そこで、この物理的蒸着方法であるスパッ
タリング方法の代わりに、均一の厚さに蒸着できる化学
気相蒸着方法が導入され、タングステン(tungsten)膜を
低圧化学気相蒸着(low pressure chemical vapor depos
ition)法で形成することにより、段差被覆性を改善する
研究が進められてきた。しかし、タングステン配線膜は
Ａｌ配線膜に比して比抵抗(resestivity) が２倍以上な
ので、配線膜に適用し難いという欠点があった。
タリング方法の代わりに、均一の厚さに蒸着できる化学
気相蒸着方法が導入され、タングステン(tungsten)膜を
低圧化学気相蒸着(low pressure chemical vapor depos
ition)法で形成することにより、段差被覆性を改善する
研究が進められてきた。しかし、タングステン配線膜は
Ａｌ配線膜に比して比抵抗(resestivity) が２倍以上な
ので、配線膜に適用し難いという欠点があった。
【０００７】一方、コンタクトホールに埋込層(plug)を
効果的に形成する方法の開発も続けて進められてきた。
その１つとして、選択的化学気相蒸着 (selective ＣＶ
Ｄ)方法を適用して、コンタクトホールの中に露出した
基板表面に選択的にタングステン膜を成長させることに
よって埋込層を形成するものが提案されているが、絶縁
膜上には成長が起こらないように保つことが難しいとい
う欠点がある。
効果的に形成する方法の開発も続けて進められてきた。
その１つとして、選択的化学気相蒸着 (selective ＣＶ
Ｄ)方法を適用して、コンタクトホールの中に露出した
基板表面に選択的にタングステン膜を成長させることに
よって埋込層を形成するものが提案されているが、絶縁
膜上には成長が起こらないように保つことが難しいとい
う欠点がある。
【０００８】また、コンタクトホールの底面と側壁とに
バリヤ金属膜や接着用層(glue layer)を設けた後、全面
にタングステン膜を蒸着し、蒸着厚さ以上にエッチバッ
クすることによりプラグを形成する方法が提案されてい
る。この場合、高い縦横比(aspect ratio)を有するコン
タクトホールに信頼性のあるバリヤ層や接着層を形成す
る必要がある。このため、垂直に降りてくるイオンのみ
を通過させるコリメータ(collimator)を用いるか、また
はＣＶＤ法を適用して、コンタクトホールの底面や側壁
に、タングステンの核生成が生じることのできる最小厚
さ以上のバリヤ層や接着層を確保することが大事であ
る。コンタクトホールの深さは絶縁膜の平坦化の程度に
よって変わるので、コンタクトホールの表面と埋込層の
表面とは実際には異なり、一般には埋込層の表面の方が
より低くなっている。
バリヤ金属膜や接着用層(glue layer)を設けた後、全面
にタングステン膜を蒸着し、蒸着厚さ以上にエッチバッ
クすることによりプラグを形成する方法が提案されてい
る。この場合、高い縦横比(aspect ratio)を有するコン
タクトホールに信頼性のあるバリヤ層や接着層を形成す
る必要がある。このため、垂直に降りてくるイオンのみ
を通過させるコリメータ(collimator)を用いるか、また
はＣＶＤ法を適用して、コンタクトホールの底面や側壁
に、タングステンの核生成が生じることのできる最小厚
さ以上のバリヤ層や接着層を確保することが大事であ
る。コンタクトホールの深さは絶縁膜の平坦化の程度に
よって変わるので、コンタクトホールの表面と埋込層の
表面とは実際には異なり、一般には埋込層の表面の方が
より低くなっている。
【０００９】また、低抵抗の導電性膜を化学気相蒸着(
ＣＶＤ) 法を用いて形成し、コンタクトホールでの段差
被覆性を改善する方法としては、Ａｌを始めとしてＣｕ
(copper)やＡｇ(silver)などの低抵抗物質を適用してＣ
ＶＤ法によって形成するものがある。例えば、Ａｌの場
合はソースとして、ＤＭＡＨやＤＭＥＡＡ等を用い、Ｃ
ｕの場合は( ｈｆａｃ) Ｃｕ( ＴＭＶＳ）などのソース
を用いる。しかし、ＣＶＤ薄膜は一般に膜質が荒くて、
０．５μｍ以下の細い線幅の伝導線を加工する場合には
伝導線の反射率と抵抗が悪化し、均一の太さ(intergrit
y)を保つことが難しくなる。従って、エレクトロマイグ
レーション( ＥＭ：electro-migration)などの現象によ
り信頼性が低下するおそれがある。
ＣＶＤ) 法を用いて形成し、コンタクトホールでの段差
被覆性を改善する方法としては、Ａｌを始めとしてＣｕ
(copper)やＡｇ(silver)などの低抵抗物質を適用してＣ
ＶＤ法によって形成するものがある。例えば、Ａｌの場
合はソースとして、ＤＭＡＨやＤＭＥＡＡ等を用い、Ｃ
ｕの場合は( ｈｆａｃ) Ｃｕ( ＴＭＶＳ）などのソース
を用いる。しかし、ＣＶＤ薄膜は一般に膜質が荒くて、
０．５μｍ以下の細い線幅の伝導線を加工する場合には
伝導線の反射率と抵抗が悪化し、均一の太さ(intergrit
y)を保つことが難しくなる。従って、エレクトロマイグ
レーション( ＥＭ：electro-migration)などの現象によ
り信頼性が低下するおそれがある。
【００１０】以下、添付図面を参照して従来の配線形成
方法を説明する。図３（Ａ）〜図３（Ｄ）はタングステ
ンプラグを形成した後、伝導線を形成する場合の従来の
方法を説明するための一部断面図である。この例では、
まず、図３（Ａ）に示すように、基板１１上に絶縁膜１
２を形成し、その上に下層配線１３を形成する。そし
て、絶縁膜１４で全体表面を覆った後、下層配線１３と
接続する部位にバイアホール(Via- hole) またはコンタ
クトホール１５を形成する。そして、図３（Ｂ）に示す
ように、コンタクトホール１５が形成された絶縁膜１４
上に導電性物質層１６を形成し、エッチバックして図３
（Ｃ）のようにバイアホールに伝導物質からなるプラグ
１７を形成する。この後、図３（Ｄ）に示すように、上
層配線のための伝導物質層を全体表面に形成し、パター
ニングして上層配線１８を形成する。
方法を説明する。図３（Ａ）〜図３（Ｄ）はタングステ
ンプラグを形成した後、伝導線を形成する場合の従来の
方法を説明するための一部断面図である。この例では、
まず、図３（Ａ）に示すように、基板１１上に絶縁膜１
２を形成し、その上に下層配線１３を形成する。そし
て、絶縁膜１４で全体表面を覆った後、下層配線１３と
接続する部位にバイアホール(Via- hole) またはコンタ
クトホール１５を形成する。そして、図３（Ｂ）に示す
ように、コンタクトホール１５が形成された絶縁膜１４
上に導電性物質層１６を形成し、エッチバックして図３
（Ｃ）のようにバイアホールに伝導物質からなるプラグ
１７を形成する。この後、図３（Ｄ）に示すように、上
層配線のための伝導物質層を全体表面に形成し、パター
ニングして上層配線１８を形成する。
【００１１】また、図４（Ａ）および図４（Ｂ）は、埋
込層の比抵抗を低めるために、埋込層を形成すると同時
に伝導線としてＡｌなどのＣＶＤ膜を形成する場合の従
来方法を説明するための基板一部分の断面図である。こ
の方法においては、まず図４（Ａ）に示すように、基板
２１上に絶縁膜２２を形成し、その上に下層配線２３を
形成する。そして、絶縁膜２４で全体表面を覆った後、
下層配線２３と接続する部位にバイアホール(Via-hole)
を形成する。そして、図４（Ｂ）に示すように、上層配
線形成のために導電性物質２６を全体表面に形成した後
パターニングして上層配線を形成する。
込層の比抵抗を低めるために、埋込層を形成すると同時
に伝導線としてＡｌなどのＣＶＤ膜を形成する場合の従
来方法を説明するための基板一部分の断面図である。こ
の方法においては、まず図４（Ａ）に示すように、基板
２１上に絶縁膜２２を形成し、その上に下層配線２３を
形成する。そして、絶縁膜２４で全体表面を覆った後、
下層配線２３と接続する部位にバイアホール(Via-hole)
を形成する。そして、図４（Ｂ）に示すように、上層配
線形成のために導電性物質２６を全体表面に形成した後
パターニングして上層配線を形成する。
【００１２】
【発明を解決しようとする課題】しかしながら、図３に
示した従来の配線形成方法は、プラグ形成のためにエッ
チバックする時、段差部に導電性物質層１６が残留しな
いようにするために、過度のエッチングが必要になり、
その結果バイアホールに埋め込まれるプラグ１７の上面
が絶縁膜１４の表面よりも低くなり、この上に形成した
上層配線１８の段差被覆性が低下するという問題点があ
った。
示した従来の配線形成方法は、プラグ形成のためにエッ
チバックする時、段差部に導電性物質層１６が残留しな
いようにするために、過度のエッチングが必要になり、
その結果バイアホールに埋め込まれるプラグ１７の上面
が絶縁膜１４の表面よりも低くなり、この上に形成した
上層配線１８の段差被覆性が低下するという問題点があ
った。
【００１３】また、図４に示した方法は、蒸着によって
コンタクトホールが埋め込まれるので工程の単純化を図
ることができるが、膜質が荒いので信頼性が悪化すると
いう問題点があった。以上説明したように、従来の技術
で用いている、コンタクトホールでの導電性物質の段差
被覆性を改善するためにタングステン選択蒸着法或は全
面蒸着(blanket deposition)に続くエッチバック工程を
適用してプラグ( 埋込層) を形成する場合においては、
コンタクトホールの深さが絶縁膜の平坦化の程度によっ
て変わるのでコンタクトホールの表面と形成された埋込
層の表面が実際的に異なり、一般にはエッチバックする
時に過度エッチングにより埋込層の表面がより低くなる
ので、その上に伝導線が形成される時に伝導線の被覆性
が悪くなる。また、埋込層の比抵抗を低めるために埋込
層を形成すると同時に、伝導線としてＡｌなどのＣＶＤ
膜を形成する場合は、膜の荒さが悪いので配線の信頼性
が悪化する。
コンタクトホールが埋め込まれるので工程の単純化を図
ることができるが、膜質が荒いので信頼性が悪化すると
いう問題点があった。以上説明したように、従来の技術
で用いている、コンタクトホールでの導電性物質の段差
被覆性を改善するためにタングステン選択蒸着法或は全
面蒸着(blanket deposition)に続くエッチバック工程を
適用してプラグ( 埋込層) を形成する場合においては、
コンタクトホールの深さが絶縁膜の平坦化の程度によっ
て変わるのでコンタクトホールの表面と形成された埋込
層の表面が実際的に異なり、一般にはエッチバックする
時に過度エッチングにより埋込層の表面がより低くなる
ので、その上に伝導線が形成される時に伝導線の被覆性
が悪くなる。また、埋込層の比抵抗を低めるために埋込
層を形成すると同時に、伝導線としてＡｌなどのＣＶＤ
膜を形成する場合は、膜の荒さが悪いので配線の信頼性
が悪化する。
【００１４】本発明の目的は、高い縦横比を有するコン
タクトホールに導電性物質を形成する時、段差被覆性に
優れ、信頼性の高い配線を形成することのできる半導体
集積回路の配線形成方法を提供することにある。
タクトホールに導電性物質を形成する時、段差被覆性に
優れ、信頼性の高い配線を形成することのできる半導体
集積回路の配線形成方法を提供することにある。
【００１５】
【課題を解決するための手段】このため、請求項１に係
る発明では、基板の上に絶縁膜を形成する第１工程と、
該絶縁膜の所定位置にコンタクトホールを形成する第２
工程と、該コンタクトホールを埋め込み、前記絶縁膜を
覆う第１導電性物質層を形成する第３工程と、前記コン
タクトホールを埋め込んだ第１導電性物質層の上面が前
記絶縁膜の表面よりも下にならないように、前記第１導
電性物質層を所定の厚さだけエッチングする第４工程
と、前記第４工程によって形成された表面全体に第２導
電性物質層を形成し、パターニングして第２導電性物質
パターンを形成すると共に、前記第２導電性物質パター
ンの下部以外の部分に位置する第１導電性物質層の残留
膜を除去する第５工程と、を含んで半導体集積回路の配
線を形成する。
る発明では、基板の上に絶縁膜を形成する第１工程と、
該絶縁膜の所定位置にコンタクトホールを形成する第２
工程と、該コンタクトホールを埋め込み、前記絶縁膜を
覆う第１導電性物質層を形成する第３工程と、前記コン
タクトホールを埋め込んだ第１導電性物質層の上面が前
記絶縁膜の表面よりも下にならないように、前記第１導
電性物質層を所定の厚さだけエッチングする第４工程
と、前記第４工程によって形成された表面全体に第２導
電性物質層を形成し、パターニングして第２導電性物質
パターンを形成すると共に、前記第２導電性物質パター
ンの下部以外の部分に位置する第１導電性物質層の残留
膜を除去する第５工程と、を含んで半導体集積回路の配
線を形成する。
【００１６】このような配線形成方法により、コンタク
トホールの段差部分に第１導電性物質の層が残留できる
ようにして、段差被覆性を改善する。そして、請求項２
に係る発明では、前記第４工程で、前記コンタクトホー
ルを埋め込んだ第１導電性物質層の上面が、前記絶縁膜
の表面と略一致するように、前記第１導電性物質層エッ
チングする。
トホールの段差部分に第１導電性物質の層が残留できる
ようにして、段差被覆性を改善する。そして、請求項２
に係る発明では、前記第４工程で、前記コンタクトホー
ルを埋め込んだ第１導電性物質層の上面が、前記絶縁膜
の表面と略一致するように、前記第１導電性物質層エッ
チングする。
【００１７】一方、請求項３に係る発明では、前記第４
工程で、前記絶縁膜が露出しないように前記第１導電性
物質層をエッチングする。また、請求項４に係る発明で
は、前記第３工程で、前記第１導電性物質層を、Ｗ、Ａ
ｌ、Ａｇ、Ｃｕのうち少なくとも１つを含む金属で形成
し、優れた導電性の配線を形成する。
工程で、前記絶縁膜が露出しないように前記第１導電性
物質層をエッチングする。また、請求項４に係る発明で
は、前記第３工程で、前記第１導電性物質層を、Ｗ、Ａ
ｌ、Ａｇ、Ｃｕのうち少なくとも１つを含む金属で形成
し、優れた導電性の配線を形成する。
【００１８】また、請求項５に係る発明では、前記第４
工程で、前記第１導電性物質層をエッチバック工程によ
ってエッチングする。また、請求項６に係る発明では、
前記第４工程と第５工程との間に、前記第１導電性物質
層と第２導電性物質層との間の反応を抑制する、Ｔｉ
Ｎ、ＴｉＷ、ＷＮのいずれか１つからなるバリヤ金属層
を、前記第４工程によって形成された表面全体に形成す
る工程を追加する。
工程で、前記第１導電性物質層をエッチバック工程によ
ってエッチングする。また、請求項６に係る発明では、
前記第４工程と第５工程との間に、前記第１導電性物質
層と第２導電性物質層との間の反応を抑制する、Ｔｉ
Ｎ、ＴｉＷ、ＷＮのいずれか１つからなるバリヤ金属層
を、前記第４工程によって形成された表面全体に形成す
る工程を追加する。
【００１９】また、請求項７に係る発明では、前記第５
工程で、前記第２導電性物質層をスパッタリングまたは
化学気相蒸着法で形成する。また、前記第１導電性物質
層と第２導電性物質層とは、それぞれの主成分元素のエ
ッチング選択性が略同一の物質である場合には、請求項
８に係る発明のように、前記第５工程で、前記第２導電
性物質パターンを形成する時、前記第１導電性物質の残
留膜を同時にエッチングすることもできる。
工程で、前記第２導電性物質層をスパッタリングまたは
化学気相蒸着法で形成する。また、前記第１導電性物質
層と第２導電性物質層とは、それぞれの主成分元素のエ
ッチング選択性が略同一の物質である場合には、請求項
８に係る発明のように、前記第５工程で、前記第２導電
性物質パターンを形成する時、前記第１導電性物質の残
留膜を同時にエッチングすることもできる。
【００２０】一方、前記第１導電性物質層と第２導電性
物質層とは、それぞれの主成分元素のエッチング選択性
が互いに異なる物質である場合には、請求項９に係る発
明のように、前記第５工程で、前記第２導電性物質パタ
ーンを形成した後、第２導電性物質パターンをマスクと
して、第１導電性物質層の残留膜をエッチングすること
もできるし、請求項１０に係る発明のように、前記第５
工程で、前記第２導電性物質パターンを形成した後、第
２導電性物質パターンを形成する時に用いたマスクを利
用して、第１導電性物質層の残留膜をエッチングするよ
うにしてもよい。
物質層とは、それぞれの主成分元素のエッチング選択性
が互いに異なる物質である場合には、請求項９に係る発
明のように、前記第５工程で、前記第２導電性物質パタ
ーンを形成した後、第２導電性物質パターンをマスクと
して、第１導電性物質層の残留膜をエッチングすること
もできるし、請求項１０に係る発明のように、前記第５
工程で、前記第２導電性物質パターンを形成した後、第
２導電性物質パターンを形成する時に用いたマスクを利
用して、第１導電性物質層の残留膜をエッチングするよ
うにしてもよい。
【００２１】
【発明の実施の形態】以下、添付図面を参照して本発明
による配線形成方法を詳しく説明する。図１（Ａ）〜図
１（Ｅ）は本発明の配線形成方法を説明する断面図であ
る。まず、図１（Ａ）に示すように、素子形成工程を終
了した半導体基板３１上に絶縁膜３２を形成し、下層配
線３３を形成した後、これを電気的に絶縁させるための
絶縁膜３４として酸化膜( 第１絶縁膜) を形成する。そ
して、上層配線との接続のために、絶縁膜３４を選択的
にエッチングしてコンタクトホール３５を形成する。こ
の結果、選択的に下層配線３３が露出されるようにす
る。
による配線形成方法を詳しく説明する。図１（Ａ）〜図
１（Ｅ）は本発明の配線形成方法を説明する断面図であ
る。まず、図１（Ａ）に示すように、素子形成工程を終
了した半導体基板３１上に絶縁膜３２を形成し、下層配
線３３を形成した後、これを電気的に絶縁させるための
絶縁膜３４として酸化膜( 第１絶縁膜) を形成する。そ
して、上層配線との接続のために、絶縁膜３４を選択的
にエッチングしてコンタクトホール３５を形成する。こ
の結果、選択的に下層配線３３が露出されるようにす
る。
【００２２】次に、図１の（Ｂ）に示すように、Ｗ、Ａ
ｌ、Ａｇ、Ｃｕのような金属のいずれかまたはこれらを
主成分とする合金からなる第１導電性物質層３６を、化
学気相蒸着法ＣＶＤで１０００〜５０００Åの厚さに蒸
着してコンタクトホールを埋め込む。この際、蒸着厚さ
はコンタクトホールの半径の２倍以上となるように調節
する。
ｌ、Ａｇ、Ｃｕのような金属のいずれかまたはこれらを
主成分とする合金からなる第１導電性物質層３６を、化
学気相蒸着法ＣＶＤで１０００〜５０００Åの厚さに蒸
着してコンタクトホールを埋め込む。この際、蒸着厚さ
はコンタクトホールの半径の２倍以上となるように調節
する。
【００２３】続いて、図１（Ｃ）に示すように、第１導
電性物質層３６をＣｌ、Ｆなどを含むハロゲンガスを用
いて、感光膜マスクを適用せずにエッチバックするか、
または、Ａｒなどの不活性ガスのプラズマを用いてスパ
ッタエッチング(sputter etch)する。この時にエッチン
グされる第１導電性物質層３６の量は、プラグの表面が
コンタクトホールの表面と殆ど一致する程度までエッチ
ングされるように決める。
電性物質層３６をＣｌ、Ｆなどを含むハロゲンガスを用
いて、感光膜マスクを適用せずにエッチバックするか、
または、Ａｒなどの不活性ガスのプラズマを用いてスパ
ッタエッチング(sputter etch)する。この時にエッチン
グされる第１導電性物質層３６の量は、プラグの表面が
コンタクトホールの表面と殆ど一致する程度までエッチ
ングされるように決める。
【００２４】このようにすると、コンタクトホールには
埋込層（プラグ）３７が形成され、その他の表面の段差
を有する部分には第１導電性物質３６の残留膜３６’が
側壁のような形態で残留する。そして、図１（Ｄ）に示
すように、図１（Ｃ）の工程で表れた表面全体に第２導
電性物質層として、Ａｌ、Ａｇ、Ｃｕのような金属、ま
たはこれらを主成分とする合金などの導電性物質を、ス
パッタリングのような物理的蒸着法もしくは化学気相蒸
着ＣＶＤなどの方法で１０００〜５０００Åの厚さに蒸
着する。埋込層３７（第１導電性物質層３６）と第２導
電性物質層とが、第２導電性物質層を形成する時、或い
はこの後の熱処理過程で反応して化合物を形成する物質
である場合は、これら間の反応を抑えるためにＴｉＮ、
ＴｉＷ、ＷＩＮなどのバリヤ金属層を介在させる工程を
追加してもよい。
埋込層（プラグ）３７が形成され、その他の表面の段差
を有する部分には第１導電性物質３６の残留膜３６’が
側壁のような形態で残留する。そして、図１（Ｄ）に示
すように、図１（Ｃ）の工程で表れた表面全体に第２導
電性物質層として、Ａｌ、Ａｇ、Ｃｕのような金属、ま
たはこれらを主成分とする合金などの導電性物質を、ス
パッタリングのような物理的蒸着法もしくは化学気相蒸
着ＣＶＤなどの方法で１０００〜５０００Åの厚さに蒸
着する。埋込層３７（第１導電性物質層３６）と第２導
電性物質層とが、第２導電性物質層を形成する時、或い
はこの後の熱処理過程で反応して化合物を形成する物質
である場合は、これら間の反応を抑えるためにＴｉＮ、
ＴｉＷ、ＷＩＮなどのバリヤ金属層を介在させる工程を
追加してもよい。
【００２５】第２導電性物質層として、ＡｌのＣＶＤ膜
を適用する場合は、ＭＯ(Metal Organic) ＣＶＤ装置を
用い、有機金属ソースガスとしてＤＭＥＡＡ(dimethyle
thylamine alane)、すなわち[(ＣＨ3)2(ＣＨ3 ＣＨ2)
Ｎ] Ａ１Ｈ3 をバブラー(bubbler) を用いて運搬用(car
rier）ガスと混合し、圧力は０．５〜５ｔｏｒｒ．、流
量が１００〜１０００ｓｃｃｍ、温度が１３０〜１７０
℃となるようにして形成する。
を適用する場合は、ＭＯ(Metal Organic) ＣＶＤ装置を
用い、有機金属ソースガスとしてＤＭＥＡＡ(dimethyle
thylamine alane)、すなわち[(ＣＨ3)2(ＣＨ3 ＣＨ2)
Ｎ] Ａ１Ｈ3 をバブラー(bubbler) を用いて運搬用(car
rier）ガスと混合し、圧力は０．５〜５ｔｏｒｒ．、流
量が１００〜１０００ｓｃｃｍ、温度が１３０〜１７０
℃となるようにして形成する。
【００２６】ＣｕのＣＶＤ膜を適用する場合は、ソース
として( ＨＦＡＣ) Ｃｕ( ＴＭＶＳ)(hexafluroacetyla
cetonate Ｃｕ trimethylvinylsilane)のような液体ソ
ースやＣｕ( ｈｆａｃ)2などのような固体ソースを用い
てＭＯＣＶＤによって形成する。そして、配線形成のた
めの感光膜パターン３９を形成し、これをマスク層とし
て第２導電性物質層をエッチングして、第２導電性物質
のパターン、即ち上層配線３８を形成する。この際、第
１導電性物質層３６及び第２導電性物質層を構成する主
成分元素のエッチング選択性が同一の場合は、第２導電
性物質のパターンを形成するためにエッチングする時、
第１導電性物質の残留膜３６’も同時にエッチングされ
る。つまり、第１導電性物質層３６と第２導電性物質層
が両方ともＡｌ合金物質の場合は、第２導電性物質のパ
ターンを形成する時にＣｌ2 ガスを用いて異方性エッチ
ングを行うので、埋込層３７を形成する時に残留した残
留膜３６’が同時にエッチングされて除去される。
として( ＨＦＡＣ) Ｃｕ( ＴＭＶＳ)(hexafluroacetyla
cetonate Ｃｕ trimethylvinylsilane)のような液体ソ
ースやＣｕ( ｈｆａｃ)2などのような固体ソースを用い
てＭＯＣＶＤによって形成する。そして、配線形成のた
めの感光膜パターン３９を形成し、これをマスク層とし
て第２導電性物質層をエッチングして、第２導電性物質
のパターン、即ち上層配線３８を形成する。この際、第
１導電性物質層３６及び第２導電性物質層を構成する主
成分元素のエッチング選択性が同一の場合は、第２導電
性物質のパターンを形成するためにエッチングする時、
第１導電性物質の残留膜３６’も同時にエッチングされ
る。つまり、第１導電性物質層３６と第２導電性物質層
が両方ともＡｌ合金物質の場合は、第２導電性物質のパ
ターンを形成する時にＣｌ2 ガスを用いて異方性エッチ
ングを行うので、埋込層３７を形成する時に残留した残
留膜３６’が同時にエッチングされて除去される。
【００２７】第１導電性物質層３６を構成する主成分元
素と第２導電性物質層を構成する主成分元素とのエッチ
ング選択性が相違した場合は、感光膜パターン３９をマ
スクとするか、或いはこの感光膜パターン３９を除去し
た後に第２導線性物質層のパターン３８をマスクとし
て、残留した第１導電性物質の残留膜３６’をエッチン
グして除去することもできる。例えば、埋込層３７の物
質がタングステンであり第２導電性物質がＡｌ合金膜の
場合には、Ｃｌ2 などを含むガスを用いたプラズマを適
用して第２導電性物質のパターンを形成した上で、感光
膜やＡｌ合金膜パターンをマスク層としてＳＦ6 などを
含むガスを用いたプラズマを適用することにより、残留
したタングステン膜をエッチングして除去する。
素と第２導電性物質層を構成する主成分元素とのエッチ
ング選択性が相違した場合は、感光膜パターン３９をマ
スクとするか、或いはこの感光膜パターン３９を除去し
た後に第２導線性物質層のパターン３８をマスクとし
て、残留した第１導電性物質の残留膜３６’をエッチン
グして除去することもできる。例えば、埋込層３７の物
質がタングステンであり第２導電性物質がＡｌ合金膜の
場合には、Ｃｌ2 などを含むガスを用いたプラズマを適
用して第２導電性物質のパターンを形成した上で、感光
膜やＡｌ合金膜パターンをマスク層としてＳＦ6 などを
含むガスを用いたプラズマを適用することにより、残留
したタングステン膜をエッチングして除去する。
【００２８】このように感光膜パターン３９と第１導電
性物質の残留膜３６’が除去された状態は、図１（Ｅ）
のようになる。前記のような方法によって第１導電性物
質からなる埋込層３７と第２導電性物質からなる上層配
線３８とから構成される配線を形成すると、埋込層３７
の上面が絶縁膜３４の表面よりも低くならず、コンタク
トホールの窪み(recess)を防止することができる。これ
により、その上に形成した上層配線３８の段差被覆性の
悪化が防止され、配線の信頼性が改善される。特に、第
１導電性物質をアルミニウムＣＶＤ法で形成すると、埋
込層３７の抵抗をより低めることができる。
性物質の残留膜３６’が除去された状態は、図１（Ｅ）
のようになる。前記のような方法によって第１導電性物
質からなる埋込層３７と第２導電性物質からなる上層配
線３８とから構成される配線を形成すると、埋込層３７
の上面が絶縁膜３４の表面よりも低くならず、コンタク
トホールの窪み(recess)を防止することができる。これ
により、その上に形成した上層配線３８の段差被覆性の
悪化が防止され、配線の信頼性が改善される。特に、第
１導電性物質をアルミニウムＣＶＤ法で形成すると、埋
込層３７の抵抗をより低めることができる。
【００２９】また、本発明は埋込層の上に伝導線を形成
する技術として、従来のような物理的蒸着法であるスパ
ッタリングを適用できるので、安価に実施できる。図２
（Ａ）〜図２（Ｅ）は本発明の第２実施例である配線形
成方法を説明する断面図である。この第２実施例は、上
述した第１実施例とほぼ同様の方法で配線を形成する
が、第１導電性物質層をエッチバックしてプラグを形成
する時、コンタクトホールの入口が露出されない程度に
エッチエッチングする点で異なる。
する技術として、従来のような物理的蒸着法であるスパ
ッタリングを適用できるので、安価に実施できる。図２
（Ａ）〜図２（Ｅ）は本発明の第２実施例である配線形
成方法を説明する断面図である。この第２実施例は、上
述した第１実施例とほぼ同様の方法で配線を形成する
が、第１導電性物質層をエッチバックしてプラグを形成
する時、コンタクトホールの入口が露出されない程度に
エッチエッチングする点で異なる。
【００３０】先ず、図２（Ａ）のように、素子形成工程
を終了した半導体基板４１上に、絶縁膜４２を形成し、
下層配線４３を形成した後、これを電気的に絶縁するた
めの絶縁膜４４として酸化膜( 第１絶縁膜) を形成す
る。そして、上層配線との接続のために、絶縁膜４４を
選択的にエッチングしてコンタクトホール４５を形成す
る。
を終了した半導体基板４１上に、絶縁膜４２を形成し、
下層配線４３を形成した後、これを電気的に絶縁するた
めの絶縁膜４４として酸化膜( 第１絶縁膜) を形成す
る。そして、上層配線との接続のために、絶縁膜４４を
選択的にエッチングしてコンタクトホール４５を形成す
る。
【００３１】続いて、図２（Ｂ）に示すように、Ｗ、Ａ
ｌ、Ａｇ、Ｃｕのような金属またはこれらを主成分とす
る合金からなる第１導電性物質層４６を、化学気相蒸着
( ＣＶＤ) で１０００〜５０００Åの厚さに蒸着してコ
ンタクトホール４５を埋め込む。次に、図２（Ｃ）に示
すように、第１導電性物質層４６をＣｌ、Ｆなどを含む
ハロゲンガスを用いて感光膜マスクを適用せずにエッチ
バックするか、或いはＡｒなどの不活性ガスのプラズマ
を用いてスパッタエッチング(sputteu etch)する。この
時、エッチングされる第１導電性物質層４６のエッチン
グ量は、絶縁膜４４が露出しないように決める。こうす
ると、基板上の全体に第１導電性物質層４６が残留する
が、コンタクトホール４５には埋込層( プラグ) ４７が
形成され、その他の表面には第１導電性物質の残留膜４
６’が残留する。
ｌ、Ａｇ、Ｃｕのような金属またはこれらを主成分とす
る合金からなる第１導電性物質層４６を、化学気相蒸着
( ＣＶＤ) で１０００〜５０００Åの厚さに蒸着してコ
ンタクトホール４５を埋め込む。次に、図２（Ｃ）に示
すように、第１導電性物質層４６をＣｌ、Ｆなどを含む
ハロゲンガスを用いて感光膜マスクを適用せずにエッチ
バックするか、或いはＡｒなどの不活性ガスのプラズマ
を用いてスパッタエッチング(sputteu etch)する。この
時、エッチングされる第１導電性物質層４６のエッチン
グ量は、絶縁膜４４が露出しないように決める。こうす
ると、基板上の全体に第１導電性物質層４６が残留する
が、コンタクトホール４５には埋込層( プラグ) ４７が
形成され、その他の表面には第１導電性物質の残留膜４
６’が残留する。
【００３２】この後、図２（Ｄ）に示すように、図２
（Ｃ）の工程で表れた表面全体に、第２導電性物質層と
してＡｌ、Ａｇ、Ｃｕのような金属またはこれらを主成
分にする合金などの導電性物質層を、スパッタリングの
ような物理的蒸着法や化学気相蒸着( ＣＶＤ) などの方
法で１０００〜５０００Åの厚みに蒸着する。第１導電
性物質層４６と第２導電性物質層が、第２導電性物質層
を形成する時、または、この後の熱処理過程で反応して
化合物を形成する物質である場合は、これらの間の反応
を抑えるためにＴｉＮ、ＴｉＷ、ＷＮなどのバリヤ金属
層を介在させる工程を追加してもよい。
（Ｃ）の工程で表れた表面全体に、第２導電性物質層と
してＡｌ、Ａｇ、Ｃｕのような金属またはこれらを主成
分にする合金などの導電性物質層を、スパッタリングの
ような物理的蒸着法や化学気相蒸着( ＣＶＤ) などの方
法で１０００〜５０００Åの厚みに蒸着する。第１導電
性物質層４６と第２導電性物質層が、第２導電性物質層
を形成する時、または、この後の熱処理過程で反応して
化合物を形成する物質である場合は、これらの間の反応
を抑えるためにＴｉＮ、ＴｉＷ、ＷＮなどのバリヤ金属
層を介在させる工程を追加してもよい。
【００３３】第２導電性物質層として、ＡｌのＣＶＤ膜
を適用する場合は、ＭＯ(Metal Organic) ＣＶＤ装置を
用い、有機金属ソースガスとしてＤＭＥＡＡ、すなわち
[(ＣＨ3)2(ＣＨ3 ＣＨ2)Ｎ] Ａ１Ｈ3 をバブラー(bubbl
er) を用いて運搬用(carrier）ガスと混合し、圧力は
０．５〜５ｔｏｒｒ．、流量が１００〜１０００ｓｃｃ
ｍ、温度が１３０〜１７０℃となるようにして形成す
る。
を適用する場合は、ＭＯ(Metal Organic) ＣＶＤ装置を
用い、有機金属ソースガスとしてＤＭＥＡＡ、すなわち
[(ＣＨ3)2(ＣＨ3 ＣＨ2)Ｎ] Ａ１Ｈ3 をバブラー(bubbl
er) を用いて運搬用(carrier）ガスと混合し、圧力は
０．５〜５ｔｏｒｒ．、流量が１００〜１０００ｓｃｃ
ｍ、温度が１３０〜１７０℃となるようにして形成す
る。
【００３４】ＣｕのＣＶＤ膜を適用する場合は、ソース
として( ＨＦＡＣ) Ｃｕ( ＴＭＶＳ) のような液体ソー
スやＣｕ( ｈｆａｃ)2などのような固体ソースを用いて
ＭＯＣＶＤによって形成する。そして、配線形成のため
の感光膜パターン４９を形成し、これをマスク層として
用いて第２導電性物質層をエッチングすることにより、
第２導電性物質のパターン、即ち上層配線４８を形成す
る。この際、第１導電性物質層４６及び第２導電性物質
層を構成する主成分元素のエッチング選択性が同一の場
合は、第２導電性物質のパターンを形成するためにエッ
チングする時、第１導電性物質の残留膜４６’も同時に
エッチングされる。つまり、第１導電性物質層４６と第
２導電性物質層が両方ともＡｌ合金物質の場合は、第２
導電性物質のパターンを形成する時にＣｌ2 ガスを用い
て異方性エッチングを行うので、埋込層４７を形成する
時に残留した残留膜４６’が同時にエッチングされて除
去される。
として( ＨＦＡＣ) Ｃｕ( ＴＭＶＳ) のような液体ソー
スやＣｕ( ｈｆａｃ)2などのような固体ソースを用いて
ＭＯＣＶＤによって形成する。そして、配線形成のため
の感光膜パターン４９を形成し、これをマスク層として
用いて第２導電性物質層をエッチングすることにより、
第２導電性物質のパターン、即ち上層配線４８を形成す
る。この際、第１導電性物質層４６及び第２導電性物質
層を構成する主成分元素のエッチング選択性が同一の場
合は、第２導電性物質のパターンを形成するためにエッ
チングする時、第１導電性物質の残留膜４６’も同時に
エッチングされる。つまり、第１導電性物質層４６と第
２導電性物質層が両方ともＡｌ合金物質の場合は、第２
導電性物質のパターンを形成する時にＣｌ2 ガスを用い
て異方性エッチングを行うので、埋込層４７を形成する
時に残留した残留膜４６’が同時にエッチングされて除
去される。
【００３５】第１導電性物質層４６を構成する主成分元
素と第２導電性物質層を構成する主成分元素とのエッチ
ング選択性が相違した場合は、感光膜パターン４９をマ
スクとするか、或いはこの感光膜パターン４９を除去し
た後に第２導線性物質層のパターン４８をマスクとし
て、残留した第１導電性物質の残留膜４６’をエッチン
グして除去することもできる。
素と第２導電性物質層を構成する主成分元素とのエッチ
ング選択性が相違した場合は、感光膜パターン４９をマ
スクとするか、或いはこの感光膜パターン４９を除去し
た後に第２導線性物質層のパターン４８をマスクとし
て、残留した第１導電性物質の残留膜４６’をエッチン
グして除去することもできる。
【００３６】このように感光膜パターン４９と第１導電
性物質の残留膜４６’が除去された状態が図２の（Ｅ）
のようになる。前記のような方法で第１導電性物質から
なる埋込層４７と第２導電性物質からなる上層配線４８
とから構成される配線を形成すると、コンタクトホール
での段差被覆性の悪化しないので配線の信頼性が改善さ
れる。
性物質の残留膜４６’が除去された状態が図２の（Ｅ）
のようになる。前記のような方法で第１導電性物質から
なる埋込層４７と第２導電性物質からなる上層配線４８
とから構成される配線を形成すると、コンタクトホール
での段差被覆性の悪化しないので配線の信頼性が改善さ
れる。
【００３７】
【発明の効果】以上説明したように、請求項１〜請求項
３に記載の発明によれば、コンタクトホール内の段差被
覆性を改善することができるので、配線の信頼性を向上
させることができる。請求項４に記載の発明によれば、
高い導電性と、絶縁層に対する良好な接着性を得ること
ができる。
３に記載の発明によれば、コンタクトホール内の段差被
覆性を改善することができるので、配線の信頼性を向上
させることができる。請求項４に記載の発明によれば、
高い導電性と、絶縁層に対する良好な接着性を得ること
ができる。
【００３８】請求項５に記載の発明によれば、前記第１
導電性物質層を良好に平坦化することができる。請求項
６に記載の発明のように、ＴｉＮ、ＴｉＷ、ＷＮのいず
れか１つからなるバリヤ金属層を追加すれば、前記第１
導電性物質層と第２導電性物質層との間の反応を抑制す
ることができる。
導電性物質層を良好に平坦化することができる。請求項
６に記載の発明のように、ＴｉＮ、ＴｉＷ、ＷＮのいず
れか１つからなるバリヤ金属層を追加すれば、前記第１
導電性物質層と第２導電性物質層との間の反応を抑制す
ることができる。
【００３９】なお、本発明では、コンタクトホール内の
段差被覆性を改善することができるので、請求項７に記
載の発明のような比較的簡単なスパッタリング等の物理
的蒸着法や化学気相蒸着法によっても、良好な第２導電
性物質層を形成することができることとなる。請求項８
に記載の発明のように、同時にエッチングすれば、工程
の簡略化を促進延いては製品コストの低減を図ることが
できる。
段差被覆性を改善することができるので、請求項７に記
載の発明のような比較的簡単なスパッタリング等の物理
的蒸着法や化学気相蒸着法によっても、良好な第２導電
性物質層を形成することができることとなる。請求項８
に記載の発明のように、同時にエッチングすれば、工程
の簡略化を促進延いては製品コストの低減を図ることが
できる。
【００４０】請求項９や請求項１０に記載の発明によれ
ば、前記第１導電性物質層と第２導電性物質層とがそれ
ぞれの主成分元素のエッチング選択性が互いに異なる物
質である場合におけるエッチング工程を、簡略化するこ
とができ、延いては製品コストを低減することができ
る。
ば、前記第１導電性物質層と第２導電性物質層とがそれ
ぞれの主成分元素のエッチング選択性が互いに異なる物
質である場合におけるエッチング工程を、簡略化するこ
とができ、延いては製品コストを低減することができ
る。
【図１】 本発明の配線形成方法の第１実施例を説明す
る断面図
る断面図
【図２】 本発明の配線形成方法の第２実施例を説明す
る断面図
る断面図
【図３】 従来の配線形成方法を説明する断面図
【図４】 従来の他の配線形成方法を説明する断面図
３１、４１ 半導体基板 ３２、４２ 絶縁膜 ３３、４３ 下層配線 ３４、４４ 絶縁膜 ３５、４５ コンタクトホール ３６、４６ 第１導電性物質層 ３６’、４６’ 残留膜 ３７、４７ 埋込層 ３８、４８ 上層配線（第２導電性物質パターン） ３９、４９ 感光膜パターン
Claims (10)
- 【請求項１】半導体集積回路の配線形成方法において、 基板の上に絶縁膜を形成する第１工程と、 該絶縁膜の所定位置にコンタクトホールを形成する第２
工程と、 該コンタクトホールを埋め込み、前記絶縁膜を覆う第１
導電性物質層を形成する第３工程と、 前記コンタクトホールを埋め込んだ第１導電性物質層の
上面が前記絶縁膜の表面よりも下にならないように、前
記第１導電性物質層を所定の厚さだけエッチングする第
４工程と、 前記第４工程によって形成された表面全体に第２導電性
物質層を形成し、パターニングして第２導電性物質パタ
ーンを形成すると共に、前記第２導電性物質パターンの
下部以外の部分に位置する第１導電性物質層の残留膜を
除去する第５工程と、 を含んでなる半導体集積回路の配線形成方法。 - 【請求項２】前記第４工程は、前記コンタクトホールを
埋め込んだ第１導電性物質層の上面が、前記絶縁膜の表
面と略一致するように、前記第１導電性物質層エッチン
グすることを特徴とする請求項１に記載の半導体集積回
路の配線形成方法。 - 【請求項３】前記第４工程は、前記絶縁膜が露出しない
ように前記第１導電性物質層をエッチングすることを特
徴とする請求項１に記載の半導体集積回路の配線形成方
法。 - 【請求項４】前記第３工程で、前記第１導電性物質層
を、Ｗ、Ａｌ、Ａｇ、Ｃｕのうち少なくとも１つを含む
金属で形成することを特徴とする請求項１〜請求項３の
いずれか１つに記載の半導体集積回路の配線形成方法。 - 【請求項５】前記第４工程で、前記第１導電性物質層を
エッチバック工程によってエッチングすることを特徴と
する請求項１〜請求項４のいずれか１つに記載の半導体
集積回路の配線形成方法。 - 【請求項６】前記第４工程と第５工程との間に、前記第
１導電性物質層と第２導電性物質層との間の反応を抑制
する、ＴｉＮ、ＴｉＷ、ＷＮのいずれか１つからなるバ
リヤ金属層を、前記第４工程によって形成された表面全
体に形成する工程を追加することを特徴とする請求項１
〜請求項５のいずれか１つに記載の半導体集積回路の配
線形成方法。 - 【請求項７】前記第５工程で、前記第２導電性物質層を
スパッタリングまたは化学気相蒸着法で形成することを
特徴とする請求項１〜請求項６のいずれか１つに記載の
半導体集積回路の配線方法。 - 【請求項８】前記第１導電性物質層と第２導電性物質層
とは、それぞれの主成分元素のエッチング選択性が略同
一の物質であり、 前記第５工程で、前記第２導電性物質パターンを形成す
る時、前記第１導電性物質の残留膜を同時にエッチング
することを特徴とする請求項１〜請求項７のいずれか１
つに記載の半導体集積回路の配線形成方法。 - 【請求項９】前記第１導電性物質層と第２導電性物質層
とは、それぞれの主成分元素のエッチング選択性が互い
に異なる物質であり、 前記第５工程で、前記第２導電性物質パターンを形成し
た後、第２導電性物質パターンをマスクとして、第１導
電性物質層の残留膜をエッチングすることを特徴とする
請求項１〜請求項７のいずれか１つに記載の半導体集積
回路の配線形成方法。 - 【請求項１０】前記第１導電性物質層と第２導電性物質
層とは、それぞれの主成分元素のエッチング選択性が互
いに異なる物質であり、 前記第５工程で、前記第２導電性物質パターンを形成し
た後、第２導電性物質パターンを形成する時に用いたマ
スクを利用して、第１導電性物質層の残留膜をエッチン
グすることを特徴とする請求項１〜請求項７のいずれか
１つに記載の半導体集積回路の配線形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960047588A KR100221656B1 (ko) | 1996-10-23 | 1996-10-23 | 배선 형성 방법 |
| KR47588/1996 | 1996-10-23 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10125785A true JPH10125785A (ja) | 1998-05-15 |
Family
ID=19478517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9290762A Pending JPH10125785A (ja) | 1996-10-23 | 1997-10-23 | 半導体集積回路の配線形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5948705A (ja) |
| JP (1) | JPH10125785A (ja) |
| KR (1) | KR100221656B1 (ja) |
| DE (1) | DE19723096B4 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7202497B2 (en) * | 1997-11-27 | 2007-04-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP4014710B2 (ja) * | 1997-11-28 | 2007-11-28 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| US6509266B1 (en) | 2001-04-02 | 2003-01-21 | Air Products And Chemicals, Inc. | Halogen addition for improved adhesion of CVD copper to barrier |
| JP4202091B2 (ja) * | 2002-11-05 | 2008-12-24 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型液晶表示装置の作製方法 |
| US7384862B2 (en) | 2003-06-30 | 2008-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating semiconductor device and display device |
| JP2006054251A (ja) * | 2004-08-10 | 2006-02-23 | Toshiba Corp | 半導体装置の製造方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0234407A1 (en) * | 1986-02-28 | 1987-09-02 | General Electric Company | Method filling interlevel dielectric via or contact holes in multilevel VLSI metallization structures |
| US4884123A (en) * | 1987-02-19 | 1989-11-28 | Advanced Micro Devices, Inc. | Contact plug and interconnect employing a barrier lining and a backfilled conductor material |
| US4829024A (en) * | 1988-09-02 | 1989-05-09 | Motorola, Inc. | Method of forming layered polysilicon filled contact by doping sensitive endpoint etching |
| JPH03244130A (ja) * | 1990-02-22 | 1991-10-30 | Sony Corp | 半導体装置の製造方法 |
| JPH04225550A (ja) * | 1990-12-27 | 1992-08-14 | Sony Corp | メタルプラグの形成方法 |
| DE4200809C2 (de) * | 1991-03-20 | 1996-12-12 | Samsung Electronics Co Ltd | Verfahren zur Bildung einer metallischen Verdrahtungsschicht in einem Halbleiterbauelement |
| FR2675263B1 (fr) * | 1991-04-15 | 1994-08-05 | Lorraine Laminage | Procede et dispositif de controle non destructif par ultrasons de pieces en materiaux refractaires. |
| JP3216104B2 (ja) * | 1991-05-29 | 2001-10-09 | ソニー株式会社 | メタルプラグ形成方法及び配線形成方法 |
| EP0571691B1 (en) * | 1992-05-27 | 1996-09-18 | STMicroelectronics S.r.l. | Metallization over tungsten plugs |
| JP3240724B2 (ja) * | 1993-02-09 | 2001-12-25 | ソニー株式会社 | 配線形成方法 |
| JPH0817927A (ja) * | 1994-06-28 | 1996-01-19 | Nippon Steel Corp | 半導体装置の製造方法 |
| US5521119A (en) * | 1994-07-13 | 1996-05-28 | Taiwan Semiconductor Manufacturing Co. | Post treatment of tungsten etching back |
| EP0697730B1 (en) * | 1994-08-05 | 1999-11-24 | International Business Machines Corporation | Method of forming an Al-Ge alloy with WGe polishing stop |
| JPH08125013A (ja) * | 1994-10-20 | 1996-05-17 | Kawasaki Steel Corp | 半導体装置およびその製造方法 |
-
1996
- 1996-10-23 KR KR1019960047588A patent/KR100221656B1/ko not_active IP Right Cessation
-
1997
- 1997-06-02 DE DE19723096A patent/DE19723096B4/de not_active Expired - Fee Related
- 1997-09-29 US US08/937,589 patent/US5948705A/en not_active Expired - Lifetime
- 1997-10-23 JP JP9290762A patent/JPH10125785A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE19723096B4 (de) | 2005-09-29 |
| DE19723096A1 (de) | 1998-05-07 |
| US5948705A (en) | 1999-09-07 |
| KR100221656B1 (ko) | 1999-09-15 |
| KR19980028524A (ko) | 1998-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2832824B2 (ja) | 半導体装置の配線形成方法 | |
| US6159851A (en) | Borderless vias with CVD barrier layer | |
| EP0561132B1 (en) | Method of forming a conformal refractory metal layer in a submicron opening | |
| US6953745B2 (en) | Void-free metal interconnection structure and method of forming the same | |
| JPH09135005A (ja) | 半導体装置の配線形成方法 | |
| JP3957380B2 (ja) | 半導体素子の金属配線形成方法 | |
| JP3391933B2 (ja) | 半導体素子とその製造方法 | |
| JPH10125785A (ja) | 半導体集積回路の配線形成方法 | |
| JPH11312734A (ja) | 半導体ウエハの絶縁層バイア内の銅層への接点を形成する方法及び構造 | |
| JP2001053151A (ja) | 半導体集積回路装置およびその製造方法 | |
| US7517799B2 (en) | Method for forming a plurality of metal lines in a semiconductor device using dual insulating layer | |
| JPH08139190A (ja) | 半導体装置の製造方法 | |
| KR100189967B1 (ko) | 반도체장치의 다층배선 형성방법 | |
| JP3119198B2 (ja) | 半導体装置の製造方法 | |
| JPH05251566A (ja) | 多層配線構造 | |
| JP3269490B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| KR100186509B1 (ko) | 반도체장치의 배선 형성방법 | |
| KR100396684B1 (ko) | 반도체장치의금속배선형성방법 | |
| KR100324020B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100196228B1 (ko) | 반도체 집적회로의 배선 형성방법 | |
| KR0152922B1 (ko) | 반도체 소자의 배선 형성방법 | |
| KR0179293B1 (ko) | 반도체 소자의 금속배선 구조 및 형성방법 | |
| KR100274346B1 (ko) | 반도체소자의금속배선형성방법 | |
| JP2000294636A (ja) | 半導体装置およびその製造方法 | |
| KR100580793B1 (ko) | 반도체 소자의 콘택 홀 매립방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040629 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040810 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20041110 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041209 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041214 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20041125 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050218 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050311 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050414 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060517 |