JPH0817927A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0817927A JPH0817927A JP16899694A JP16899694A JPH0817927A JP H0817927 A JPH0817927 A JP H0817927A JP 16899694 A JP16899694 A JP 16899694A JP 16899694 A JP16899694 A JP 16899694A JP H0817927 A JPH0817927 A JP H0817927A
- Authority
- JP
- Japan
- Prior art keywords
- tungsten
- contact hole
- film
- tungsten film
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 コンタクトホール内にタングステン膜を形成
する時に段差被覆率を向上させる。 【構成】 水素と６フッ化タングステンとのガス流量比
（Ｈ2 ／ＷＦ6 ）を６以上で且つ５０以下、タングステ
ン膜５の成膜圧力を０．１Ｔｏｒｒ以上で且つ２０Ｔｏ
ｒｒ以下の範囲とした化学的気相成長法によって、コン
タクトホール３の内部にタングステン膜５を形成する。
する時に段差被覆率を向上させる。 【構成】 水素と６フッ化タングステンとのガス流量比
（Ｈ2 ／ＷＦ6 ）を６以上で且つ５０以下、タングステ
ン膜５の成膜圧力を０．１Ｔｏｒｒ以上で且つ２０Ｔｏ
ｒｒ以下の範囲とした化学的気相成長法によって、コン
タクトホール３の内部にタングステン膜５を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、コンタクトホール内における配線の形成に用い
て好適なものである。
に関し、コンタクトホール内における配線の形成に用い
て好適なものである。
【０００２】
【従来の技術】半導体集積回路装置は近年ますます高集
積化、高速化が図られてきており、これらのことを実現
するため配線の多層化が進められている。この配線の多
層化において、シリコン酸化膜などの層間絶縁膜を介し
て配線を縦方向に積層化する場合、配線の間や配線とシ
リコン基板との間を電気的に導通させるために、層間絶
縁膜にコンタクトホールまたはビアホールと呼ばれる開
孔部を形成し、その開孔部に配線膜を埋め込む必要があ
る。
積化、高速化が図られてきており、これらのことを実現
するため配線の多層化が進められている。この配線の多
層化において、シリコン酸化膜などの層間絶縁膜を介し
て配線を縦方向に積層化する場合、配線の間や配線とシ
リコン基板との間を電気的に導通させるために、層間絶
縁膜にコンタクトホールまたはビアホールと呼ばれる開
孔部を形成し、その開孔部に配線膜を埋め込む必要があ
る。
【０００３】開孔部に配線膜を埋め込む方法として、例
えば、ＣＶＤ法によってタングステンを開孔部へ埋め込
む方法が知られている。すなわち、タングステン膜を基
板全面に成膜した後、エッチバックにより開孔部の内部
以外のタングステン膜を除去するようにしたブランケッ
トタングステン−エッチバック法と呼ばれるものであ
る。
えば、ＣＶＤ法によってタングステンを開孔部へ埋め込
む方法が知られている。すなわち、タングステン膜を基
板全面に成膜した後、エッチバックにより開孔部の内部
以外のタングステン膜を除去するようにしたブランケッ
トタングステン−エッチバック法と呼ばれるものであ
る。
【０００４】以下に、従来のブランケットタングステン
−エッチバック法による配線形成方法について、図１を
参照しながら説明する。図１は、ブランケットタングス
テン−エッチバック法による配線形成方法を工程順に示
すコンタクトホール部分の断面図である。
−エッチバック法による配線形成方法について、図１を
参照しながら説明する。図１は、ブランケットタングス
テン−エッチバック法による配線形成方法を工程順に示
すコンタクトホール部分の断面図である。
【０００５】まず、図１（ａ）に示すように、コンタク
トホール３を有するシリコン酸化膜２が半導体基板１上
に形成されており、コンタクトホール３中の内面及びシ
リコン酸化膜２上にＬＰＣＶＤ法によってＴｉＮなどの
バリアメタル層４を形成する。このバリアメタル層４に
よって、シリコン酸化膜２と後に形成されるタングステ
ン膜５との密着性が向上する。
トホール３を有するシリコン酸化膜２が半導体基板１上
に形成されており、コンタクトホール３中の内面及びシ
リコン酸化膜２上にＬＰＣＶＤ法によってＴｉＮなどの
バリアメタル層４を形成する。このバリアメタル層４に
よって、シリコン酸化膜２と後に形成されるタングステ
ン膜５との密着性が向上する。
【０００６】次に、図１（ｂ）に示すように、化学的気
相成長法によって、コンタクトホール３の内部及びシリ
コン酸化膜２上にタングステン膜５を形成する。この時
の化学的気相成長法の条件として、水素と６フッ化タン
グステンとのガス流量比（Ｈ2 ／ＷＦ6 ）を１０以下、
タングステン膜５の形成時の圧力を４０〜８０Ｔｏｒ
ｒ、タングステン膜５の形成時の温度を４３０〜４７５
℃の範囲とする。この条件によりタングステン膜５の段
差被覆率は８０〜１００％となる。
相成長法によって、コンタクトホール３の内部及びシリ
コン酸化膜２上にタングステン膜５を形成する。この時
の化学的気相成長法の条件として、水素と６フッ化タン
グステンとのガス流量比（Ｈ2 ／ＷＦ6 ）を１０以下、
タングステン膜５の形成時の圧力を４０〜８０Ｔｏｒ
ｒ、タングステン膜５の形成時の温度を４３０〜４７５
℃の範囲とする。この条件によりタングステン膜５の段
差被覆率は８０〜１００％となる。
【０００７】次に、図１（ｃ）に示すように、ＣＣｌ4
などのハロゲン系のガスを用いたエッチングによって、
シリコン酸化膜２上のタングステン膜５をエッチバック
し、コンタクトホール３内にタングステンプラグ５ａ、
５ｂを形成する。
などのハロゲン系のガスを用いたエッチングによって、
シリコン酸化膜２上のタングステン膜５をエッチバック
し、コンタクトホール３内にタングステンプラグ５ａ、
５ｂを形成する。
【０００８】次に、図１（ｄ）に示すように、シリコン
酸化膜２上にアルミニウムなどの配線６を形成する。
酸化膜２上にアルミニウムなどの配線６を形成する。
【０００９】
【発明が解決しようとする課題】従来のブランケットタ
ングステン−エッチバック法による配線形成方法におい
て、例えば０．６μｍ径のコンタクトホール３を埋め込
むためには、バリアメタル層４の平坦部分で膜厚が０．
３μｍ以上となるようにタングステン膜５を形成する必
要があり、例えば２．０μｍ径のコンタクトホール３を
埋め込むためには、バリアメタル層４の平坦部分で膜厚
が１．０μｍ以上となるようにタングステン膜５を形成
する必要がある。このため、異なる径を有するコンタク
トホール３が同一の半導体基板１上に形成されている場
合には、大きい方の径のコンタクトホール３に合わせて
タングステン膜５を形成してエッチバックを行う必要が
ありエッチングを行う時間が長くなるため、半導体基板
１に損傷を与えて素子の信頼性に悪影響を引き起こすこ
とがある。
ングステン−エッチバック法による配線形成方法におい
て、例えば０．６μｍ径のコンタクトホール３を埋め込
むためには、バリアメタル層４の平坦部分で膜厚が０．
３μｍ以上となるようにタングステン膜５を形成する必
要があり、例えば２．０μｍ径のコンタクトホール３を
埋め込むためには、バリアメタル層４の平坦部分で膜厚
が１．０μｍ以上となるようにタングステン膜５を形成
する必要がある。このため、異なる径を有するコンタク
トホール３が同一の半導体基板１上に形成されている場
合には、大きい方の径のコンタクトホール３に合わせて
タングステン膜５を形成してエッチバックを行う必要が
ありエッチングを行う時間が長くなるため、半導体基板
１に損傷を与えて素子の信頼性に悪影響を引き起こすこ
とがある。
【００１０】また、図４（ａ）に示すように、バリアメ
タル層４にオーバーハングが発生している場合は、図４
（ｂ）に示すように、タングステン膜５をコンタクトホ
ール３内に形成する際に、タングステン膜５の段差被覆
率が８０〜１００％であるため、空洞部７がコンタクト
ホール３内に発生するという問題があった。
タル層４にオーバーハングが発生している場合は、図４
（ｂ）に示すように、タングステン膜５をコンタクトホ
ール３内に形成する際に、タングステン膜５の段差被覆
率が８０〜１００％であるため、空洞部７がコンタクト
ホール３内に発生するという問題があった。
【００１１】そこで、本発明の目的は、コンタクトホー
ル内にタングステン膜を形成する時に段差被覆率を向上
させることである。
ル内にタングステン膜を形成する時に段差被覆率を向上
させることである。
【００１２】
【課題を解決するための手段】上述した課題を解決する
ために、本発明の半導体装置の製造方法では、化学的気
相成長法における水素と６フッ化タングステンとのガス
流量比（Ｈ2 ／ＷＦ6）を６以上で且つ５０以下の値に
設定するとともにタングステンの成膜圧力を０．１Ｔｏ
ｒｒ以上で且つ２０Ｔｏｒｒ以下の値に設定することに
よってタングステン膜を形成する。
ために、本発明の半導体装置の製造方法では、化学的気
相成長法における水素と６フッ化タングステンとのガス
流量比（Ｈ2 ／ＷＦ6）を６以上で且つ５０以下の値に
設定するとともにタングステンの成膜圧力を０．１Ｔｏ
ｒｒ以上で且つ２０Ｔｏｒｒ以下の値に設定することに
よってタングステン膜を形成する。
【００１３】
【作用】化学的気相成長法における水素と６フッ化タン
グステンとのガス流量比（Ｈ2／ＷＦ6 ）を６〜５０の
間の値に設定するとともにタングステンの成膜時の圧力
を０．１〜２０Ｔｏｒｒの間の値に設定することによ
り、従来では得られなかった１００％以上の段差被覆率
でタングステン膜を形成できる。
グステンとのガス流量比（Ｈ2／ＷＦ6 ）を６〜５０の
間の値に設定するとともにタングステンの成膜時の圧力
を０．１〜２０Ｔｏｒｒの間の値に設定することによ
り、従来では得られなかった１００％以上の段差被覆率
でタングステン膜を形成できる。
【００１４】
【実施例】以下、本発明の一実施例による半導体装置の
製造方法を図１〜図３を参照しながら説明する。図１
は、ブランケットタングステン−エッチバック法による
配線形成方法を工程順に示すコンタクトホール部分の断
面図である。
製造方法を図１〜図３を参照しながら説明する。図１
は、ブランケットタングステン−エッチバック法による
配線形成方法を工程順に示すコンタクトホール部分の断
面図である。
【００１５】まず、図１（ａ）に示すように、半導体基
板１上にＣＶＤ法によりシリコン酸化膜２を形成し、フ
ォトレジストを塗布してパターニングした後、そのフォ
トレジストをマスクとしてシリコン酸化膜２の異方性エ
ッチングを行うことによりコンタクトホール３を形成す
る。しかる後、コンタクトホール３中の内面及びシリコ
ン酸化膜２上にＬＰＣＶＤ法によってＴｉＮなどのバリ
アメタル層４を形成する。このバリアメタル層４によっ
て、シリコン酸化膜２と後に形成されるタングステン膜
５との密着性が向上する。また、バリアメタル層４はス
パッタ法によって高い段差被覆率が得られるＴｉＷで形
成してもよい。
板１上にＣＶＤ法によりシリコン酸化膜２を形成し、フ
ォトレジストを塗布してパターニングした後、そのフォ
トレジストをマスクとしてシリコン酸化膜２の異方性エ
ッチングを行うことによりコンタクトホール３を形成す
る。しかる後、コンタクトホール３中の内面及びシリコ
ン酸化膜２上にＬＰＣＶＤ法によってＴｉＮなどのバリ
アメタル層４を形成する。このバリアメタル層４によっ
て、シリコン酸化膜２と後に形成されるタングステン膜
５との密着性が向上する。また、バリアメタル層４はス
パッタ法によって高い段差被覆率が得られるＴｉＷで形
成してもよい。
【００１６】次に、図１（ｂ）に示すように、化学的気
相成長法によって、コンタクトホール３の内部及びシリ
コン酸化膜２上にタングステン膜５を形成する。この時
の化学的気相成長法の条件として、水素と６フッ化タン
グステンとのガス流量比（Ｈ2 ／ＷＦ6 ）を６〜５０、
タングステン膜５の形成時の圧力を０．１〜２０Ｔｏｒ
ｒの範囲とする。
相成長法によって、コンタクトホール３の内部及びシリ
コン酸化膜２上にタングステン膜５を形成する。この時
の化学的気相成長法の条件として、水素と６フッ化タン
グステンとのガス流量比（Ｈ2 ／ＷＦ6 ）を６〜５０、
タングステン膜５の形成時の圧力を０．１〜２０Ｔｏｒ
ｒの範囲とする。
【００１７】図３は、ガス流量比Ｈ2 ／ＷＦ6 をパラメ
ータとした場合のタングステンの成膜圧力と段差被覆率
との関係を示した図であり、ガス流量比Ｈ2 ／ＷＦ6 が
５０の場合はタングステン膜の成膜圧力を１０Ｔｏｒｒ
から０．１Ｔｏｒｒにすることにより段差被覆率が若干
改善され、ガス流量比Ｈ2 ／ＷＦ6 を６に下げてタング
ステン膜の成膜圧力を１０Ｔｏｒｒから０．１Ｔｏｒｒ
にすることにより段差被覆率が急激に改善されることが
わかる。従って、ガス流量比Ｈ2 ／ＷＦ6 を６〜５０、
タングステン膜５の形成時の圧力を０．１〜２０Ｔｏｒ
ｒの範囲とすることにより従来では達成できなかった１
００〜２５０％の段差被覆率を得ることができる。この
ため、図２（ａ）に示すように、バリアメタル層４にオ
ーバーハングが発生している場合においても、図２
（ｂ）に示すように、タングステン膜５をコンタクトホ
ール３内に形成する際に、空洞部がコンタクトホール３
内に発生することを抑制できる。また、段差被覆率が従
来よりも向上しているため、コンタクトホール３内にタ
ングステン膜５を埋め込む際の平坦部分の膜厚を従来の
製造方法による膜厚よりも薄くすることができ、タング
ステン膜５をエッチバックする時のエッチング時間を短
縮できるため、半導体基板１における損傷を低減でき
る。
ータとした場合のタングステンの成膜圧力と段差被覆率
との関係を示した図であり、ガス流量比Ｈ2 ／ＷＦ6 が
５０の場合はタングステン膜の成膜圧力を１０Ｔｏｒｒ
から０．１Ｔｏｒｒにすることにより段差被覆率が若干
改善され、ガス流量比Ｈ2 ／ＷＦ6 を６に下げてタング
ステン膜の成膜圧力を１０Ｔｏｒｒから０．１Ｔｏｒｒ
にすることにより段差被覆率が急激に改善されることが
わかる。従って、ガス流量比Ｈ2 ／ＷＦ6 を６〜５０、
タングステン膜５の形成時の圧力を０．１〜２０Ｔｏｒ
ｒの範囲とすることにより従来では達成できなかった１
００〜２５０％の段差被覆率を得ることができる。この
ため、図２（ａ）に示すように、バリアメタル層４にオ
ーバーハングが発生している場合においても、図２
（ｂ）に示すように、タングステン膜５をコンタクトホ
ール３内に形成する際に、空洞部がコンタクトホール３
内に発生することを抑制できる。また、段差被覆率が従
来よりも向上しているため、コンタクトホール３内にタ
ングステン膜５を埋め込む際の平坦部分の膜厚を従来の
製造方法による膜厚よりも薄くすることができ、タング
ステン膜５をエッチバックする時のエッチング時間を短
縮できるため、半導体基板１における損傷を低減でき
る。
【００１８】次に、図１（ｃ）に示すように、ＣＣｌ4
などのハロゲン系のガスを用いたエッチングによって、
シリコン酸化膜２上のタングステン膜５をエッチバック
し、コンタクトホール３内にタングステンプラグ５ａ、
５ｂを形成する。
などのハロゲン系のガスを用いたエッチングによって、
シリコン酸化膜２上のタングステン膜５をエッチバック
し、コンタクトホール３内にタングステンプラグ５ａ、
５ｂを形成する。
【００１９】次に、図１（ｄ）に示すように、シリコン
酸化膜２上にアルミニウムなどの配線６を形成すること
により、配線６の信頼性が高まり不良率を１％以下にで
きる。
酸化膜２上にアルミニウムなどの配線６を形成すること
により、配線６の信頼性が高まり不良率を１％以下にで
きる。
【００２０】以上に本発明の一実施例について説明した
が、シリコン酸化膜２の代わりにシリコン窒化膜、酸化
チタン膜、酸化アルミニウム膜、窒化アルミニウム膜な
どを使用してもよい。また、本発明は、半導体基板１上
に形成されたコンタクトホールの他に、アルミニウムや
多結晶シリコンなどの配線上に形成された開口部を埋め
込むために使用してもよい。
が、シリコン酸化膜２の代わりにシリコン窒化膜、酸化
チタン膜、酸化アルミニウム膜、窒化アルミニウム膜な
どを使用してもよい。また、本発明は、半導体基板１上
に形成されたコンタクトホールの他に、アルミニウムや
多結晶シリコンなどの配線上に形成された開口部を埋め
込むために使用してもよい。
【００２１】
【発明の効果】本発明によれば、１００％以上の段差被
覆率でタングステン膜を形成できるので、タングステン
膜をエッチバックする時のエッチング時間を大幅に短縮
できるとともに原料ガスの節約も可能となる。また、オ
ーバーハング形状を有するコンタクトホール内にタング
ステン膜を埋め込む時に、コンタクトホール内に空洞部
が発生することを抑制できる。
覆率でタングステン膜を形成できるので、タングステン
膜をエッチバックする時のエッチング時間を大幅に短縮
できるとともに原料ガスの節約も可能となる。また、オ
ーバーハング形状を有するコンタクトホール内にタング
ステン膜を埋め込む時に、コンタクトホール内に空洞部
が発生することを抑制できる。
【図１】本発明及び従来の配線形成方法を工程順に示す
コンタクトホール部分の断面図である。
コンタクトホール部分の断面図である。
【図２】本発明の一実施例によるオーバーハング形状を
有するコンタクトホールにタングステン膜を埋め込んだ
場合のコンタクトホール部分の断面図である。
有するコンタクトホールにタングステン膜を埋め込んだ
場合のコンタクトホール部分の断面図である。
【図３】本発明の一実施例によるガス流量比Ｈ2 ／ＷＦ
6 をパラメータとした場合のタングステンの成膜圧力と
段差被覆率との関係を示した図である。
6 をパラメータとした場合のタングステンの成膜圧力と
段差被覆率との関係を示した図である。
【図４】従来のオーバーハング形状を有するコンタクト
ホールにタングステン膜を埋め込んだ場合のコンタクト
ホール部分の断面図である。
ホールにタングステン膜を埋め込んだ場合のコンタクト
ホール部分の断面図である。
１ 半導体基板 ２ シリコン酸化膜 ３ コンタクトホール ４ バリアメタル層 ５ タングステン膜 ５ａ、５ｂ タングステンプラグ ６ 金属配線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/3205
Claims (1)
- 【請求項１】 化学的気相成長法における水素と６フッ
化タングステンとのガス流量比（Ｈ2 ／ＷＦ6 ）を６以
上で且つ５０以下の値に設定するとともにタングステン
の成膜圧力を０．１Ｔｏｒｒ以上で且つ２０Ｔｏｒｒ以
下の値に設定することによってタングステン膜を形成す
ることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16899694A JPH0817927A (ja) | 1994-06-28 | 1994-06-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16899694A JPH0817927A (ja) | 1994-06-28 | 1994-06-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0817927A true JPH0817927A (ja) | 1996-01-19 |
Family
ID=15878425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16899694A Pending JPH0817927A (ja) | 1994-06-28 | 1994-06-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0817927A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19723096B4 (de) * | 1996-10-23 | 2005-09-29 | Lg Semicon Co. Ltd., Cheongju | Verfahren zum Bilden einer Verbindungsleitung |
| US7233073B2 (en) | 2003-07-31 | 2007-06-19 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
-
1994
- 1994-06-28 JP JP16899694A patent/JPH0817927A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19723096B4 (de) * | 1996-10-23 | 2005-09-29 | Lg Semicon Co. Ltd., Cheongju | Verfahren zum Bilden einer Verbindungsleitung |
| US7233073B2 (en) | 2003-07-31 | 2007-06-19 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5798299A (en) | Interconnect structures for integrated circuits | |
| US5963827A (en) | Method for producing via contacts in a semiconductor device | |
| US5284799A (en) | Method of making a metal plug | |
| US5434451A (en) | Tungsten liner process for simultaneous formation of integral contact studs and interconnect lines | |
| JP3175721B2 (ja) | 半導体装置の製造方法 | |
| JPH04293233A (ja) | メタルプラグの形成方法 | |
| KR100277377B1 (ko) | 콘택트홀/스루홀의형성방법 | |
| JPH0775235B2 (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
| US5407862A (en) | Method for manufacturing fine-structured stacked connection layer | |
| US5759915A (en) | Method of forming semiconductor device having an improved buried electrode formed by selective CVD | |
| KR19980070785A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH05234935A (ja) | 半導体装置及びその製造方法 | |
| JPH0817927A (ja) | 半導体装置の製造方法 | |
| JP3065395B2 (ja) | 半導体素子の製造方法 | |
| JPH08139190A (ja) | 半導体装置の製造方法 | |
| JP3208608B2 (ja) | 配線形成方法 | |
| JP3335417B2 (ja) | タングステン薄膜の形成方法 | |
| KR100284283B1 (ko) | 반도체소자의배선형성방법 | |
| KR100352304B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH05121564A (ja) | 半導体装置及びその製造方法 | |
| KR100186985B1 (ko) | 반도체 소자의 콘택홀 매립 금속배선 형성방법 | |
| KR19990004947A (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| JP2891195B2 (ja) | 半導体装置の製造方法 | |
| KR970007835B1 (ko) | 반도체 장치의 금속 배선층 형성방법 | |
| KR100480570B1 (ko) | 반도체장치의텅스텐플러그형성방법 |