JP3208608B2 - 配線形成方法 - Google Patents
配線形成方法Info
- Publication number
- JP3208608B2 JP3208608B2 JP26126492A JP26126492A JP3208608B2 JP 3208608 B2 JP3208608 B2 JP 3208608B2 JP 26126492 A JP26126492 A JP 26126492A JP 26126492 A JP26126492 A JP 26126492A JP 3208608 B2 JP3208608 B2 JP 3208608B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- connection hole
- forming
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は配線形成方法に係り、特
に高集積半導体装置の多層配線形成等において、微細化
された接続孔にメタルプラグを形成する方法に関するも
のである。
に高集積半導体装置の多層配線形成等において、微細化
された接続孔にメタルプラグを形成する方法に関するも
のである。
【０００２】
【従来の技術】次世代以降の超々ＬＳＩ等の半導体集積
回路において、微細化、高集積化に伴い、多層配線の層
間を接続するビアホール（以下Ｖ／Ｈと記す）や、半導
体基板と配線とを接続するコンタクトホール（以下Ｃ／
Ｈと記す）等の接続孔の開口径が例えば０．３５μｍと
いうようにますます微細になってきている。従って、従
来Ａｌのバイアススパッタ法ではステップカバレージの
点から接続孔内に信頼性よく配線を形成することが不可
能になってきている。そこで、ステップカバレージを改
善する方法として、メタルプラグ技術が実用化されつつ
ある。この技術は、上述のＶ／ＨあるいはＣ／Ｈ等の接
続孔内に選択的にメタルを埋め込む方法である。このメ
タルプラグ技術では、接続孔のアスペクト比が大きくな
るに従いプラグ自体の抵抗も問題となるために、抵抗の
低い例えばタングステン（以下Ｗ）プラグが注目されて
いる。このＷプラグの形成においても、選択Ｗ ＣＶＤ
法とブランケットタングステン（以下ＢＬＫ−Ｗ）ＣＶ
Ｄ法の２つがあるが、プロセスの安定性と、深さの異な
る接続孔へのプラグ形成の面からＢＬＫ−Ｗが有利であ
り注目されている。
回路において、微細化、高集積化に伴い、多層配線の層
間を接続するビアホール（以下Ｖ／Ｈと記す）や、半導
体基板と配線とを接続するコンタクトホール（以下Ｃ／
Ｈと記す）等の接続孔の開口径が例えば０．３５μｍと
いうようにますます微細になってきている。従って、従
来Ａｌのバイアススパッタ法ではステップカバレージの
点から接続孔内に信頼性よく配線を形成することが不可
能になってきている。そこで、ステップカバレージを改
善する方法として、メタルプラグ技術が実用化されつつ
ある。この技術は、上述のＶ／ＨあるいはＣ／Ｈ等の接
続孔内に選択的にメタルを埋め込む方法である。このメ
タルプラグ技術では、接続孔のアスペクト比が大きくな
るに従いプラグ自体の抵抗も問題となるために、抵抗の
低い例えばタングステン（以下Ｗ）プラグが注目されて
いる。このＷプラグの形成においても、選択Ｗ ＣＶＤ
法とブランケットタングステン（以下ＢＬＫ−Ｗ）ＣＶ
Ｄ法の２つがあるが、プロセスの安定性と、深さの異な
る接続孔へのプラグ形成の面からＢＬＫ−Ｗが有利であ
り注目されている。
【０００３】図５は上記メタル技術を用いて配線接続
（メタルプラグ形成）を行うようにした従来の方法を説
明するための工程断面図を示す。すなわち、従来のメタ
ルプラグ形成は、まず図５（ａ）に示すように、下層配
線例えばシリコン基板１に拡散層による下層配線２を形
成した後、上面にＳｉＯ2などの絶縁膜３を形成し、こ
の絶縁膜３にコンタクト用の接続孔４を形成した後、接
続孔４内を含むように絶縁膜３の上面全面に例えばＴｉ
／ＴｉＮ膜による密着層５を形成する。ここで、Ｔｉ／
ＴｉＮを密着層に用いるのは、コンタクト抵抗を低減さ
せるためである。
（メタルプラグ形成）を行うようにした従来の方法を説
明するための工程断面図を示す。すなわち、従来のメタ
ルプラグ形成は、まず図５（ａ）に示すように、下層配
線例えばシリコン基板１に拡散層による下層配線２を形
成した後、上面にＳｉＯ2などの絶縁膜３を形成し、こ
の絶縁膜３にコンタクト用の接続孔４を形成した後、接
続孔４内を含むように絶縁膜３の上面全面に例えばＴｉ
／ＴｉＮ膜による密着層５を形成する。ここで、Ｔｉ／
ＴｉＮを密着層に用いるのは、コンタクト抵抗を低減さ
せるためである。
【０００４】次に、図５（ｂ）に示すように接続孔４内
を含む全面に高融点金属、例えばＢＬＫ−Ｗ層６をＣＶ
Ｄ法によって被着形成する。
を含む全面に高融点金属、例えばＢＬＫ−Ｗ層６をＣＶ
Ｄ法によって被着形成する。
【０００５】次に、図５（ｃ）に示すように、ＣＶＤ法
により被着したＢＬＫ−Ｗ層６をエッチバックして接続
孔４内にのみＷを残すようにして、メタルプラグ６ａを
形成する。その後、メタルプラグ６ａに接続する上層配
線７を形成する。なお、拡散層による下層配線２の表面
には耐熱層であるＳＩＴＯＸ（シリサイデーション・ス
ルー・オキサイド）法によるＴｉＳｉ2膜８を形成する
こともできる。
により被着したＢＬＫ−Ｗ層６をエッチバックして接続
孔４内にのみＷを残すようにして、メタルプラグ６ａを
形成する。その後、メタルプラグ６ａに接続する上層配
線７を形成する。なお、拡散層による下層配線２の表面
には耐熱層であるＳＩＴＯＸ（シリサイデーション・ス
ルー・オキサイド）法によるＴｉＳｉ2膜８を形成する
こともできる。
【０００６】
【発明が解決しようとする課題】上述したようなＢＬＫ
−Ｗを用いたメタルプラグの形成は、接続孔内配線形成
の有望な技術ではあるが、実用にあたっては、種々の問
題がある。その一つの問題として、被着されたＷのグレ
インが大きいことがある。この理由は密着層としてのＴ
ｉ／ＴｉＯＮ上にＷの核が形成しにくいためであり、核
発生密度が低いため、グレインが大きくなり、図６に示
すようにＷ金属層の表面のモフォロジーが大きくなった
り、シームと呼ばれる潜在的な空隙部１０ができてしま
うという問題がある。前者は、Ｗを配線として残す場合
にフォトリソグラフィーのアライメント不良や、絶縁膜
の形成時にそのカバレージが劣化するという問題を引き
起こす。また、後者は、後でエッチバックして、Ｗを接
続孔内に選択的に残す場合、シームの拡大、ひいては上
層配線のカバレージの劣化という問題を引き起こす。そ
のため、こういった問題のない、メタルプラグ形成方法
が望まれていた。
−Ｗを用いたメタルプラグの形成は、接続孔内配線形成
の有望な技術ではあるが、実用にあたっては、種々の問
題がある。その一つの問題として、被着されたＷのグレ
インが大きいことがある。この理由は密着層としてのＴ
ｉ／ＴｉＯＮ上にＷの核が形成しにくいためであり、核
発生密度が低いため、グレインが大きくなり、図６に示
すようにＷ金属層の表面のモフォロジーが大きくなった
り、シームと呼ばれる潜在的な空隙部１０ができてしま
うという問題がある。前者は、Ｗを配線として残す場合
にフォトリソグラフィーのアライメント不良や、絶縁膜
の形成時にそのカバレージが劣化するという問題を引き
起こす。また、後者は、後でエッチバックして、Ｗを接
続孔内に選択的に残す場合、シームの拡大、ひいては上
層配線のカバレージの劣化という問題を引き起こす。そ
のため、こういった問題のない、メタルプラグ形成方法
が望まれていた。
【０００７】そこで、この発明はこのような従来の課題
を解決したものであって、多層にわたり、電気的接続を
とるために微細化された接続孔に良好にメタルプラグ配
線を形成できるようにした配線形成方法を提供すること
を目的とする。
を解決したものであって、多層にわたり、電気的接続を
とるために微細化された接続孔に良好にメタルプラグ配
線を形成できるようにした配線形成方法を提供すること
を目的とする。
【０００８】
【課題を解決するための手段】上記課題は、半導体基板
に形成された下層配線と、第１及び第２の絶縁膜に挟ま
れた上層配線とを接続孔を介して電気的に接続し多層配
線を形成する方法であって、前記第２の絶縁膜、上層配
線及び第１の絶縁膜を選択的に除去してその内部におい
て前記下層配線及び上層配線を露出した接続孔を形成す
る工程と、前記接続孔内を含む第２の絶縁膜上に導体薄
層を形成する工程と、少なくとも、前記接続孔内に被着
された導体薄層表面をガスプラズマ処理する工程と、ガ
スプラズマ処理された前記接続孔内にメタルプラグ部材
を形成する工程とを有することを特徴とする配線形成方
法によって解決される。
に形成された下層配線と、第１及び第２の絶縁膜に挟ま
れた上層配線とを接続孔を介して電気的に接続し多層配
線を形成する方法であって、前記第２の絶縁膜、上層配
線及び第１の絶縁膜を選択的に除去してその内部におい
て前記下層配線及び上層配線を露出した接続孔を形成す
る工程と、前記接続孔内を含む第２の絶縁膜上に導体薄
層を形成する工程と、少なくとも、前記接続孔内に被着
された導体薄層表面をガスプラズマ処理する工程と、ガ
スプラズマ処理された前記接続孔内にメタルプラグ部材
を形成する工程とを有することを特徴とする配線形成方
法によって解決される。
【０００９】
【作用】本発明によれば、図３に示すシリコン基板（半
導体基板）２１に形成された下層配線２２と、第１の絶
縁膜２３及び第２の絶縁膜２７に挟まれた上層配線２９
とを接続孔２４を介して電気的に接続し多層配線を形成
する場合に、絶縁膜２７、上層配線２９及び絶縁膜２３
を選択的に除去してその内部において下層配線２２及び
上層配線２９を露出した接続孔２４を形成し、その後、
接続孔２４内及び絶縁膜２７上に導体薄層（以下で密着
層２５ともいう）を形成し、その後、少なくとも、接続
孔２４内の密着層２５の表面をガスプラズマ処理した後
に、この接続孔２４内にブランケットタングステン層
（メタルプラグ部材）２６を形成するようになされる。
従って、下層配線２２及び上層配線２９に被着された密
着層２５の一部の金属がプラズマ処理により還元されて
活性金属となって核の発生が容易になるので、この金属
核を基礎にしてブランケットタングステン層（高融点金
属）２６を密着性良く接続孔２４内に埋め込むことがで
きる。これにより、接続孔２４内で下層配線２２及び上
層配線２９とをブランケットタングステン層２６により
密着性良く接続することができる。従って、下層配線２
２と上層配線２９との接続ストレスも緩和されて良好な
プラグイン縦配線構造の多層配線を有した半導体装置を
製造することができる。
導体基板）２１に形成された下層配線２２と、第１の絶
縁膜２３及び第２の絶縁膜２７に挟まれた上層配線２９
とを接続孔２４を介して電気的に接続し多層配線を形成
する場合に、絶縁膜２７、上層配線２９及び絶縁膜２３
を選択的に除去してその内部において下層配線２２及び
上層配線２９を露出した接続孔２４を形成し、その後、
接続孔２４内及び絶縁膜２７上に導体薄層（以下で密着
層２５ともいう）を形成し、その後、少なくとも、接続
孔２４内の密着層２５の表面をガスプラズマ処理した後
に、この接続孔２４内にブランケットタングステン層
（メタルプラグ部材）２６を形成するようになされる。
従って、下層配線２２及び上層配線２９に被着された密
着層２５の一部の金属がプラズマ処理により還元されて
活性金属となって核の発生が容易になるので、この金属
核を基礎にしてブランケットタングステン層（高融点金
属）２６を密着性良く接続孔２４内に埋め込むことがで
きる。これにより、接続孔２４内で下層配線２２及び上
層配線２９とをブランケットタングステン層２６により
密着性良く接続することができる。従って、下層配線２
２と上層配線２９との接続ストレスも緩和されて良好な
プラグイン縦配線構造の多層配線を有した半導体装置を
製造することができる。
【００１０】本発明では、ガスプラズマ処理として還元
性ガスを用いることが金属核形成をより促進させる上で
好ましい。
性ガスを用いることが金属核形成をより促進させる上で
好ましい。
【００１１】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１〜図２は本発明の第１実施例を説明するため
の工程断面図である。
する。図１〜図２は本発明の第１実施例を説明するため
の工程断面図である。
【００１２】本発明に係るタングステンプラグ配線形成
の第１実施例は、まず図１（ａ）に示すように、下層配
線、例えばシリコン基板１１の面上に拡散層による下層
配線１２を形成する。この場合、拡散層表面に耐熱層で
あるＳＩＴＯＸ法によるＴｉＳｉ2膜１８を形成してお
く。またシリコン基板１１上にＳｉＯ2等の絶縁膜１３
を膜厚５００ｎｍにＣＶＤ法により形成し、次に絶縁膜
１３上にレジスト膜を形成した後、レジスト膜をパター
ニングしてレジストマスク１７を形成し、このレジスト
マスク１７を介してドライエッチングによって接続孔１
４を形成する（図１（ｂ））。
の第１実施例は、まず図１（ａ）に示すように、下層配
線、例えばシリコン基板１１の面上に拡散層による下層
配線１２を形成する。この場合、拡散層表面に耐熱層で
あるＳＩＴＯＸ法によるＴｉＳｉ2膜１８を形成してお
く。またシリコン基板１１上にＳｉＯ2等の絶縁膜１３
を膜厚５００ｎｍにＣＶＤ法により形成し、次に絶縁膜
１３上にレジスト膜を形成した後、レジスト膜をパター
ニングしてレジストマスク１７を形成し、このレジスト
マスク１７を介してドライエッチングによって接続孔１
４を形成する（図１（ｂ））。
【００１３】次に図１（ｃ）に示すように、レジストマ
スク１７を除去した後、接続孔１４内を含む絶縁膜１３
上に、例えばＴｉ／ＴｉＮ等の密着層１５をスパッタ法
等により被着形成する。スパッタ条件としては、通常条
件、すなわちＴｉの形成にはＴｉターゲットをＡｒガス
でスパッタし、一方ＴｉＮの形成は、Ｔｉターゲットで
ＡｒガスとＮ2ガスで形成する。
スク１７を除去した後、接続孔１４内を含む絶縁膜１３
上に、例えばＴｉ／ＴｉＮ等の密着層１５をスパッタ法
等により被着形成する。スパッタ条件としては、通常条
件、すなわちＴｉの形成にはＴｉターゲットをＡｒガス
でスパッタし、一方ＴｉＮの形成は、Ｔｉターゲットで
ＡｒガスとＮ2ガスで形成する。
【００１４】次に、通常のプラズマ処理可能な装置で ガ ス ：ＮＦ3／Ｈ2＝１０／１０ＳＣＣＭ 圧 力 ：４０Ｐａ ＲＦパワー密度：０．５Ｗ／ｃｍ2 の条件でプラズマ照射等の処理を行った。この時、一部
のＴｉＮがＴｉ１５ａに還元された（図２（ａ））。
のＴｉＮがＴｉ１５ａに還元された（図２（ａ））。
【００１５】次に、図２（ｂ）に示すように、高融点金
属であるＢＬＫ−Ｗ層１６をＣＶＤ法によって形成す
る。このＣＶＤ条件は、例えば １ｓｔ Ｓｔｅｐ ＷＦ5／ＳｉＨ4＝２５／１０ＳＣＣＭ，１．０７×１０4Ｐａ（８０Ｔｏｒｒ） ，４７５℃ ２ｎｄ Ｓｔｅｐ ＷＦ5／Ｈ2＝５０／３６０ＳＣＣＭ，１．０７×１０4Ｐａ（８０Ｔｏｒｒ）， ４７５℃ で行うことができる。（ここで１ｓｔ Ｓｔｅｐは所謂
核形成プロセスである。）この時、前述のような作用で
グレインの小さいＷ膜が形成できた。また同じく、核発
生がし易くなったため、１ｓｔ Ｓｔｅｐを省略するこ
とができたり、その時間を短くすることもできた。
属であるＢＬＫ−Ｗ層１６をＣＶＤ法によって形成す
る。このＣＶＤ条件は、例えば １ｓｔ Ｓｔｅｐ ＷＦ5／ＳｉＨ4＝２５／１０ＳＣＣＭ，１．０７×１０4Ｐａ（８０Ｔｏｒｒ） ，４７５℃ ２ｎｄ Ｓｔｅｐ ＷＦ5／Ｈ2＝５０／３６０ＳＣＣＭ，１．０７×１０4Ｐａ（８０Ｔｏｒｒ）， ４７５℃ で行うことができる。（ここで１ｓｔ Ｓｔｅｐは所謂
核形成プロセスである。）この時、前述のような作用で
グレインの小さいＷ膜が形成できた。また同じく、核発
生がし易くなったため、１ｓｔ Ｓｔｅｐを省略するこ
とができたり、その時間を短くすることもできた。
【００１６】次に図２（ｃ）に示すように、ＢＬＫ−Ｗ
層１６をエッチバックする。これは、ＲＩＥ（反応性イ
オンエッチング）によって行うことができる。条件とし
ては、Ｇａｓ：ＳＦ6＝３０ＳＣＣＭ，圧力＝６．６７
Ｐａ，パワー＝０．０８Ｗ／ｃｍ2に設定して行うこと
ができる。この時、図２（ｃ）で示すように一部還元さ
れた密着層としてのＴｉ１５ａが露出した位置でエッチ
バックをとめることが望ましい。この時、グレーンサイ
ズが小さく、シームの継ぎ目が細かいため、シームがエ
ッチバックによって増大することがなく、良好なＷから
なるメタルプラグ１６ａを得ることができた。本実施例
では、この後、通常工程により上層配線１９を形成して
下層配線１２との接続がメタルプラグ１６ａで良好に実
施された。
層１６をエッチバックする。これは、ＲＩＥ（反応性イ
オンエッチング）によって行うことができる。条件とし
ては、Ｇａｓ：ＳＦ6＝３０ＳＣＣＭ，圧力＝６．６７
Ｐａ，パワー＝０．０８Ｗ／ｃｍ2に設定して行うこと
ができる。この時、図２（ｃ）で示すように一部還元さ
れた密着層としてのＴｉ１５ａが露出した位置でエッチ
バックをとめることが望ましい。この時、グレーンサイ
ズが小さく、シームの継ぎ目が細かいため、シームがエ
ッチバックによって増大することがなく、良好なＷから
なるメタルプラグ１６ａを得ることができた。本実施例
では、この後、通常工程により上層配線１９を形成して
下層配線１２との接続がメタルプラグ１６ａで良好に実
施された。
【００１７】次に図３〜図４は、本発明の第２実施例を
説明するための工程断面図である。本発明に係るプラグ
イン配線形成の第２実施例でもＳＩＴＯＸ法によるＴｉ
Ｓｉ 2膜２８までの形成は、第１実施例の図１（ａ）〜
図１（ｂ）と同様であり、その後、シリコン基板２１上
にＣＶＤ法によりＳｉＯ2等の絶縁膜２３を膜厚５００
ｎｍに形成し、その上に上層配線であるｎ+ｐｏｌｙ−
Ｓｉ２９を膜厚２００ｎｍに形成し、更にその上にＳｉ
Ｏ2等の第２の絶縁膜２７を膜厚５００ｎｍに形成す
る。その後、通常のリソグラフィー技術とドライエッチ
ングを用いて、図３（ａ）に示すように、接続孔２４を
形成する。
説明するための工程断面図である。本発明に係るプラグ
イン配線形成の第２実施例でもＳＩＴＯＸ法によるＴｉ
Ｓｉ 2膜２８までの形成は、第１実施例の図１（ａ）〜
図１（ｂ）と同様であり、その後、シリコン基板２１上
にＣＶＤ法によりＳｉＯ2等の絶縁膜２３を膜厚５００
ｎｍに形成し、その上に上層配線であるｎ+ｐｏｌｙ−
Ｓｉ２９を膜厚２００ｎｍに形成し、更にその上にＳｉ
Ｏ2等の第２の絶縁膜２７を膜厚５００ｎｍに形成す
る。その後、通常のリソグラフィー技術とドライエッチ
ングを用いて、図３（ａ）に示すように、接続孔２４を
形成する。
【００１８】次に図３（ｂ）に示すように、接続孔２４
内を含む絶縁膜２３に例えばＴｉ／ＴｉＮ等の密着層２
５をスパッタ法等で被着形成する。スパッタ条件として
は、通常条件、すなわちＴｉの形成にはＴｉターゲット
をＡｒガスでスパッタし、ＴｉＮの形成は、Ｔｉターゲ
ットでＡｒガスとＮ2ガスで形成する。
内を含む絶縁膜２３に例えばＴｉ／ＴｉＮ等の密着層２
５をスパッタ法等で被着形成する。スパッタ条件として
は、通常条件、すなわちＴｉの形成にはＴｉターゲット
をＡｒガスでスパッタし、ＴｉＮの形成は、Ｔｉターゲ
ットでＡｒガスとＮ2ガスで形成する。
【００１９】次に、通常のプラズマ処理可能な装置で、 ガ ス ：ＮＦ3／Ｈ2＝１０／１０ＳＣＣＭ 圧 力 ：４０Ｐａ ＲＦパワー密度：０．５Ｗ／ｃｍ2 の条件でプラズマ処理を行った。この時、一部のＴｉＮ
がＴｉ２５ａに還元された（図３（ｃ））。
がＴｉ２５ａに還元された（図３（ｃ））。
【００２０】次に図４（ａ）に示すように、高融点金属
である例えばＢＬＫ−Ｗ層２６をＣＶＤ法によって形成
する。このＣＶＤ条件は、例えば １ｓｔ Ｓｔｅｐ ＷＦ5／ＳｉＨ4＝２５／１０ＳＣＣＭ，１．０７×１０4Ｐａ（８０Ｔｏｒｒ） ，４７５℃ ２ｎｄ Ｓｔｅｐ ＷＦ5／Ｈ2＝６０／３６０ＳＣＣＭ，１．０７×１０4Ｐａ（８０Ｔｏｒｒ）， ４７５℃ で行うことができる（ここで１ｓｔ Ｓｔｅｐはいわゆ
る核形成プロセスである）。この時前述したような作用
により、グレインの小さいＷ膜が形成できた。また同様
に核発生がし易くなったため、１ｓｔ Ｓｔｅｐを省略
することができ、処理時間の短縮に寄与する。
である例えばＢＬＫ−Ｗ層２６をＣＶＤ法によって形成
する。このＣＶＤ条件は、例えば １ｓｔ Ｓｔｅｐ ＷＦ5／ＳｉＨ4＝２５／１０ＳＣＣＭ，１．０７×１０4Ｐａ（８０Ｔｏｒｒ） ，４７５℃ ２ｎｄ Ｓｔｅｐ ＷＦ5／Ｈ2＝６０／３６０ＳＣＣＭ，１．０７×１０4Ｐａ（８０Ｔｏｒｒ）， ４７５℃ で行うことができる（ここで１ｓｔ Ｓｔｅｐはいわゆ
る核形成プロセスである）。この時前述したような作用
により、グレインの小さいＷ膜が形成できた。また同様
に核発生がし易くなったため、１ｓｔ Ｓｔｅｐを省略
することができ、処理時間の短縮に寄与する。
【００２１】次に図４（ｂ）に示すように、ＢＬＫ−Ｗ
層２６をエッチバックする。このエッチバックは、第１
実施例と同様にＲＩＥによって行う。このＲＩＥ条件
は、Ｇａｓ：ＳＦ6＝３０ＳＣＣＭ，圧力＝６．６７Ｐ
ａ，パワー＝０．０８Ｗ／ｃｍ2に設定した。このエッ
チバックでは、図４（ｂ）に示すように一部還元された
密着層としてのＴｉ２５ａが露出した状態でエッチバッ
クを止めることが好ましい。このようにして接続孔２４
にＷをプラグイン縦配線を実現することができた。この
工程でも、上記実施例と同一の理由により、シームがエ
ッチバックにより増大しなかった。
層２６をエッチバックする。このエッチバックは、第１
実施例と同様にＲＩＥによって行う。このＲＩＥ条件
は、Ｇａｓ：ＳＦ6＝３０ＳＣＣＭ，圧力＝６．６７Ｐ
ａ，パワー＝０．０８Ｗ／ｃｍ2に設定した。このエッ
チバックでは、図４（ｂ）に示すように一部還元された
密着層としてのＴｉ２５ａが露出した状態でエッチバッ
クを止めることが好ましい。このようにして接続孔２４
にＷをプラグイン縦配線を実現することができた。この
工程でも、上記実施例と同一の理由により、シームがエ
ッチバックにより増大しなかった。
【００２２】
【発明の効果】以上説明したように、本発明によれば半
導体基板に形成された下層配線と、第１及び第２の絶縁
膜に挟まれた上層配線とを接続孔を介して電気的に接続
し多層配線を形成する場合に、第２の絶縁膜、上層配線
及び第１の絶縁膜を選択的に除去して下層配線及び上層
配線を露出した接続孔を形成し、その後、接続孔内及び
第２の絶縁膜上に導体薄層を形成し、その後、少なくと
も、接続孔内の導体薄層表面をガスプラズマ処理した後
に、この接続孔内にメタルプラグ部材を形成するように
なされる。この構成によって、下層配線及び上層配線に
被着された導体薄層の一部の金属がプラズマ処理により
還元されて活性金属となって核の発生が容易になるの
で、この金属核を基礎にしてメタルプラグ部材を密着性
良く接続孔内に埋め込むことができる。従って、接続孔
内で下層配線及び上層配線とをメタルプラグ部材により
密着性良く接続することができる。これにより、下層配
線と上層配線との接続ストレスも緩和されて良好なプラ
グイン縦配線構造の多層配線を有した半導体装置を製造
することができる。
導体基板に形成された下層配線と、第１及び第２の絶縁
膜に挟まれた上層配線とを接続孔を介して電気的に接続
し多層配線を形成する場合に、第２の絶縁膜、上層配線
及び第１の絶縁膜を選択的に除去して下層配線及び上層
配線を露出した接続孔を形成し、その後、接続孔内及び
第２の絶縁膜上に導体薄層を形成し、その後、少なくと
も、接続孔内の導体薄層表面をガスプラズマ処理した後
に、この接続孔内にメタルプラグ部材を形成するように
なされる。この構成によって、下層配線及び上層配線に
被着された導体薄層の一部の金属がプラズマ処理により
還元されて活性金属となって核の発生が容易になるの
で、この金属核を基礎にしてメタルプラグ部材を密着性
良く接続孔内に埋め込むことができる。従って、接続孔
内で下層配線及び上層配線とをメタルプラグ部材により
密着性良く接続することができる。これにより、下層配
線と上層配線との接続ストレスも緩和されて良好なプラ
グイン縦配線構造の多層配線を有した半導体装置を製造
することができる。
【図１】本発明に係るメタルプラグ配線形成方法の第１
実施例を示す工程断面図（Ｉ）である。
実施例を示す工程断面図（Ｉ）である。
【図２】本発明に係るメタルプラグ配線形成方法の第１
実施例を示す工程断面図（II）である。
実施例を示す工程断面図（II）である。
【図３】本発明に係るメタルプラグ配線形成方法の第２
実施例を示す工程断面図（Ｉ）である。
実施例を示す工程断面図（Ｉ）である。
【図４】本発明に係るメタルプラグ配線形成方法の第２
実施例を示す工程断面図（II）である。
実施例を示す工程断面図（II）である。
【図５】従来のメタルプラグ配線形成方法を説明するた
めの工程断面図である。
めの工程断面図である。
【図６】従来例の問題点を示す模式断面図である。
１，１１，２１ シリコン基板 ２，１２，２２ 下層配線 ３，１３，２３ 絶縁膜 ４，１４，２４ 接続孔（開孔部） ５，１５，２５ 密着層 １５ａ，２５ａ 一部還元された密着層 ６，１６，２６ ブランケットタングステン（ＢＬＫ−
Ｗ） ６ａ，１６ａ，２６ａ メタルプラグ ７，１９ 上層配線 ８，１８，２８ ＴｉＳｉ2膜（ＳＩＴＯＸ法によるシ
リサイド層） １０ シーム １７ レジストマスク ２０ 第２の絶縁膜 ２９ 上層配線ｎ+ｐｏｌｙ−Ｓｉ層
Ｗ） ６ａ，１６ａ，２６ａ メタルプラグ ７，１９ 上層配線 ８，１８，２８ ＴｉＳｉ2膜（ＳＩＴＯＸ法によるシ
リサイド層） １０ シーム １７ レジストマスク ２０ 第２の絶縁膜 ２９ 上層配線ｎ+ｐｏｌｙ−Ｓｉ層
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/28 - 21/288 H01L 21/44 - 21/445 H01L 29/40 - 29/43 H01L 29/47 H01L 29/872 H01L 21/3205 H01L 21/3213 H01L 21/768
Claims (5)
- 【請求項１】 半導体基板に形成された下層配線と、第
１及び第２の絶縁膜に挟まれた上層配線とを接続孔を介
して電気的に接続し多層配線を形成する方法であって、 前記第２の絶縁膜、上層配線及び第１の絶縁膜を選択的
に除去して前記下層配線に至る接続孔を形成する工程
と、 前記接続孔内を含む第２の絶縁膜上に導体薄層を形成す
る工程と、 少なくとも、前記接続孔内に被着された導体薄層表面を
ガスプラズマ処理する工程と、 ガスプラズマ処理された前記接続孔内にメタルプラグ部
材を形成する工程とを有することを特徴とする配線形成
方法。 - 【請求項２】 前記下層配線は、 前記半導体基板に形成された不純物拡散層を含む導電体
層であることを特徴とする請求項１に記載の配線形成方
法。 - 【請求項３】 前記導体薄層は、 前記上層配線と前記下層配線との密着性を向上させるた
めの密着層であることを特徴とする請求項１に記載の配
線形成方法。 - 【請求項４】 前記密着層は、 下層がチタン膜であり、上層が窒化チタン膜であること
を特徴とする請求項３に記載の配線形成方法。 - 【請求項５】 前記ガスプラズマ処理には還元性ガスが
使用されることを特徴とする請求項１に記載の配線形成
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26126492A JP3208608B2 (ja) | 1992-09-30 | 1992-09-30 | 配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26126492A JP3208608B2 (ja) | 1992-09-30 | 1992-09-30 | 配線形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06112150A JPH06112150A (ja) | 1994-04-22 |
| JP3208608B2 true JP3208608B2 (ja) | 2001-09-17 |
Family
ID=17359413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26126492A Expired - Fee Related JP3208608B2 (ja) | 1992-09-30 | 1992-09-30 | 配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3208608B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100413890B1 (ko) * | 1995-03-02 | 2004-03-19 | 동경 엘렉트론 주식회사 | 반도체장치의제조방법및제조장치 |
| KR100226742B1 (ko) * | 1996-12-24 | 1999-10-15 | 구본준 | 반도체 소자의 금속배선 형성 방법 |
-
1992
- 1992-09-30 JP JP26126492A patent/JP3208608B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06112150A (ja) | 1994-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3216345B2 (ja) | 半導体装置及びその作製方法 | |
| KR100242865B1 (ko) | 메탈 플러그의 형성 방법 | |
| JPH04293233A (ja) | メタルプラグの形成方法 | |
| JP2959758B2 (ja) | コンタクトホール内の導電性プラグ形成方法 | |
| JP2882301B2 (ja) | 半導体装置の製造方法 | |
| JP3202657B2 (ja) | 半導体装置の製造方法 | |
| JPH04307934A (ja) | タングステンプラグの形成方法 | |
| JPH07135188A (ja) | 半導体装置の製造方法 | |
| JP3208608B2 (ja) | 配線形成方法 | |
| JP3228217B2 (ja) | 半導体装置の製造方法 | |
| JPH05299373A (ja) | 埋め込みプラグの形成方法 | |
| JP2702007B2 (ja) | 半導体装置の製造方法 | |
| JP3317279B2 (ja) | 半導体装置の製造方法 | |
| JPH08139190A (ja) | 半導体装置の製造方法 | |
| JP3269490B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH05226333A (ja) | 半導体装置の製造方法 | |
| JP3116432B2 (ja) | 半導体装置の製造方法 | |
| JPH079893B2 (ja) | 半導体装置の製造方法 | |
| JPH11297699A (ja) | 拡散バリア層およびその製造方法 | |
| JPH11265934A (ja) | 接続部の形成方法 | |
| JPH08330251A (ja) | 半導体装置の製造方法 | |
| JPH08203899A (ja) | 半導体装置の製造方法 | |
| JPH05129445A (ja) | 半導体装置及びその製造方法 | |
| JPH06232277A (ja) | 半導体装置の製造方法 | |
| JPH0817927A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |