JP2891195B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2891195B2 JP2891195B2 JP22123196A JP22123196A JP2891195B2 JP 2891195 B2 JP2891195 B2 JP 2891195B2 JP 22123196 A JP22123196 A JP 22123196A JP 22123196 A JP22123196 A JP 22123196A JP 2891195 B2 JP2891195 B2 JP 2891195B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- metal layer
- wiring
- layer
- buried
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に関し、特に配線の形成方法に関する。
の製造方法に関し、特に配線の形成方法に関する。
【０００２】
【従来の技術】従来の半導体装置の製造方法について、
図２（ａ）〜（ｄ）を用いて説明する。まず、図２
（ａ）に示すように、拡散層（２）が形成された半導体
基板（１）上に第１層間膜（３）を設け、コンタクトホ
ール（４）を形成後、第１バリア金属層（５）を全面に
形成し、さらに第１埋め込み金属層（６ａ）を全面に形
成する。次に、図２（ｂ）に示すように、第１埋め込み
金属層（６ａ）をエッチバックし、第１埋め込み金属部
（６ｂ）を形成する。このとき、プラグロス（７）が発
生することが知られている。さらにその上に第１Ａｌ配
線（８）を形成し（図２（ｃ））、さらに上層に配線等
を形成する（図２（ｄ））。
図２（ａ）〜（ｄ）を用いて説明する。まず、図２
（ａ）に示すように、拡散層（２）が形成された半導体
基板（１）上に第１層間膜（３）を設け、コンタクトホ
ール（４）を形成後、第１バリア金属層（５）を全面に
形成し、さらに第１埋め込み金属層（６ａ）を全面に形
成する。次に、図２（ｂ）に示すように、第１埋め込み
金属層（６ａ）をエッチバックし、第１埋め込み金属部
（６ｂ）を形成する。このとき、プラグロス（７）が発
生することが知られている。さらにその上に第１Ａｌ配
線（８）を形成し（図２（ｃ））、さらに上層に配線等
を形成する（図２（ｄ））。
【０００３】ここでプラグロス（７）があると、コンタ
クトホール（４）の真上に形成した直上スルーホール
（１４）は、下にプラグロス（７）の無い通常スルーホ
ール（１３）と比較して、スルーホールの穴が深くな
る。
クトホール（４）の真上に形成した直上スルーホール
（１４）は、下にプラグロス（７）の無い通常スルーホ
ール（１３）と比較して、スルーホールの穴が深くな
る。
【０００４】このため、第２バリア金属層（１０）のス
ルーホール底部でのカバレッジの悪化や、スルーホール
形成時に真上スルーホール底部に第２層間膜が残るとい
ったことが起き、配線の電気抵抗増大や信頼性が低下す
る問題があった。
ルーホール底部でのカバレッジの悪化や、スルーホール
形成時に真上スルーホール底部に第２層間膜が残るとい
ったことが起き、配線の電気抵抗増大や信頼性が低下す
る問題があった。
【０００５】上記問題の対策として、従来の発明では、
第１の方法として、図３（ａ）及び（ｂ）に示すよう
に、第１埋め込み金属層（６ａ）を第１バリア金属層
（５）との境界もしくは少し手前までエッチバックし、
次いでエッチング条件を変更して、第１バリア金属層
（５）と第１埋め込み金属部（６ｂ）の両方をエッチン
グし、プラグロスのない図３（ｃ）に示す形状にする方
法がある（特開平７−２２６３９３号公報）。
第１の方法として、図３（ａ）及び（ｂ）に示すよう
に、第１埋め込み金属層（６ａ）を第１バリア金属層
（５）との境界もしくは少し手前までエッチバックし、
次いでエッチング条件を変更して、第１バリア金属層
（５）と第１埋め込み金属部（６ｂ）の両方をエッチン
グし、プラグロスのない図３（ｃ）に示す形状にする方
法がある（特開平７−２２６３９３号公報）。
【０００６】第２の方法として、先に拡散層上に埋め込
み金属を形成し、次に層間膜を設け、次いで層間膜をエ
ッチバックし、埋め込み金属の上部を露出させる方法が
ある（特開平７−１４２５７９号公報）。
み金属を形成し、次に層間膜を設け、次いで層間膜をエ
ッチバックし、埋め込み金属の上部を露出させる方法が
ある（特開平７−１４２５７９号公報）。
【０００７】第３の方法として、埋め込み金属を完全に
エッチバックせず、Ｔ字状に形成することでプラグロス
を防ぐ方法がある（特開平７−３７９７９号公報）。
エッチバックせず、Ｔ字状に形成することでプラグロス
を防ぐ方法がある（特開平７−３７９７９号公報）。
【０００８】
【発明が解決しようとする課題】しかしながら上記第１
の方法は、プラグロスをなくすため、埋め込み金属を２
回に分けてエッチバックする必要があり、また埋め込み
金属面を平坦にするのは技術的にも困難であるという問
題を有する。コンタクトホールに埋め込み金属部となる
金属を埋め込むとその分必ず金属表面に孔ができ、この
孔はエッチング条件を変えてもなくすことが困難であ
り、埋め込み金属をエッチバックする量だけ下方向にエ
ッチングされ、プラグロスとなる。
の方法は、プラグロスをなくすため、埋め込み金属を２
回に分けてエッチバックする必要があり、また埋め込み
金属面を平坦にするのは技術的にも困難であるという問
題を有する。コンタクトホールに埋め込み金属部となる
金属を埋め込むとその分必ず金属表面に孔ができ、この
孔はエッチング条件を変えてもなくすことが困難であ
り、埋め込み金属をエッチバックする量だけ下方向にエ
ッチングされ、プラグロスとなる。
【０００９】第２の方法の問題点は、層間膜を設ける前
に埋め込み金属を形成しなければならず、半導体基板上
に直径約０．５μｍで高さ１μｍ以上の金属円柱を形成
するという難しいプロセスが必要となることである。
に埋め込み金属を形成しなければならず、半導体基板上
に直径約０．５μｍで高さ１μｍ以上の金属円柱を形成
するという難しいプロセスが必要となることである。
【００１０】第３の方法の問題点は、埋め込み金属をＴ
字状にするため、コンタクト部の面積が増えてしまい、
高集積化には向いていないということである。また、埋
め込み金属を物理的に削って平坦化する場合は、その物
理的に削る工程が必要となる。
字状にするため、コンタクト部の面積が増えてしまい、
高集積化には向いていないということである。また、埋
め込み金属を物理的に削って平坦化する場合は、その物
理的に削る工程が必要となる。
【００１１】そこで本発明の目的は、コンタクトホール
のプラグロスによる配線の抵抗増大等が無い信頼性の高
い半導体装置を提供することである。またこのような半
導体装置の簡易な製造方法を提供することである。
のプラグロスによる配線の抵抗増大等が無い信頼性の高
い半導体装置を提供することである。またこのような半
導体装置の簡易な製造方法を提供することである。
【００１２】
【課題を解決するための手段】本発明者は、上記の目的
を達成するために種々の検討を重ねた結果、本発明を完
成した。
を達成するために種々の検討を重ねた結果、本発明を完
成した。
【００１３】
【００１４】
【００１５】本発明は、第１の導体層上に第１の絶縁層
を設けて該第１の絶縁層に第１の開口を形成する工程
と、該第１の開口内および該第１の絶縁層上に第１のバ
リア金属層を形成する工程と、該第１のバリア金属層上
に第１の開口内を埋め込むように第１の埋め込み金属層
を形成する工程と、該第１の埋め込み金属層を第１の絶
縁層上の第１のバリア金属層が露出するまでエッチバッ
クする工程と、該エッチバックにより形成された第１の
埋め込み金属部のプラグロスの底と第１の絶縁層上の第
１のバリア金属層の表面とがほぼ同じ高さになるまで第
１のバリア金属層をエッチバックする工程と、第１の埋
め込み金属部上を含む領域上に第１の配線を形成する工
程と、該第１の配線上を含む領域全面に第２の絶縁層を
形成する工程と、該第２の絶縁層の第１の開口上に第２
の開口を形成する工程と、該第２の開口内に充填され第
１の配線に電気的に接続された第２の埋め込み金属部を
形成する工程と、該第２の埋め込み金属部上を含む領域
上に第２の配線を形成する工程を有することを特徴とす
る半導体装置の製造方法に関する。
を設けて該第１の絶縁層に第１の開口を形成する工程
と、該第１の開口内および該第１の絶縁層上に第１のバ
リア金属層を形成する工程と、該第１のバリア金属層上
に第１の開口内を埋め込むように第１の埋め込み金属層
を形成する工程と、該第１の埋め込み金属層を第１の絶
縁層上の第１のバリア金属層が露出するまでエッチバッ
クする工程と、該エッチバックにより形成された第１の
埋め込み金属部のプラグロスの底と第１の絶縁層上の第
１のバリア金属層の表面とがほぼ同じ高さになるまで第
１のバリア金属層をエッチバックする工程と、第１の埋
め込み金属部上を含む領域上に第１の配線を形成する工
程と、該第１の配線上を含む領域全面に第２の絶縁層を
形成する工程と、該第２の絶縁層の第１の開口上に第２
の開口を形成する工程と、該第２の開口内に充填され第
１の配線に電気的に接続された第２の埋め込み金属部を
形成する工程と、該第２の埋め込み金属部上を含む領域
上に第２の配線を形成する工程を有することを特徴とす
る半導体装置の製造方法に関する。
【００１６】本発明の半導体装置の製造方法では、埋め
込み金属部をプラグロスの深さだけ、バリア金属面（開
口面）から突出させる。そのことにより、その真上にス
ルーホールを形成した場合、プラグロスの深さが実質上
なくなり、配線の信頼性が上がる。
込み金属部をプラグロスの深さだけ、バリア金属面（開
口面）から突出させる。そのことにより、その真上にス
ルーホールを形成した場合、プラグロスの深さが実質上
なくなり、配線の信頼性が上がる。
【００１７】本発明の製造方法は、バリア金属層をエッ
チバックする分だけ厚く形成することと、エッチバック
時のガスを切り替えることで済み、プロセス及び装置共
に従来と比較して簡易である。
チバックする分だけ厚く形成することと、エッチバック
時のガスを切り替えることで済み、プロセス及び装置共
に従来と比較して簡易である。
【００１８】
【発明の実施の形態】次に本発明の実施の形態について
詳細に説明する。
詳細に説明する。
【００１９】まず、図１（ａ）に示すように、拡散層
（２）を形成した半導体基板（１）上に第１層間膜
（３）を設け、次いで拡散層（２）上にコンタクトホー
ル（４）を形成後、第１バリア金属層（５）を厚さ１０
００〜５０００Åで全面に成膜する。その上に第１埋め
込み金属層（６ａ）をコンタクトホール（４）が完全に
埋め込まれるまで厚さ１０００〜１００００Åで全面に
成膜する。
（２）を形成した半導体基板（１）上に第１層間膜
（３）を設け、次いで拡散層（２）上にコンタクトホー
ル（４）を形成後、第１バリア金属層（５）を厚さ１０
００〜５０００Åで全面に成膜する。その上に第１埋め
込み金属層（６ａ）をコンタクトホール（４）が完全に
埋め込まれるまで厚さ１０００〜１００００Åで全面に
成膜する。
【００２０】第１バリア金属層（５）としては、窒化チ
タン、チタンと窒化チタンの積層状態のもの、チタンタ
ングステン、タングステン等の高融点金属を用いること
ができる。第１埋め込み金属層（６ａ）としては、窒化
チタン、チタン、タングステン等が用いられ、ＣＵＤ法
で成膜・埋め込みでき、上記第１バリア金属（５）と異
なる高融点金属を用いることが望ましい。
タン、チタンと窒化チタンの積層状態のもの、チタンタ
ングステン、タングステン等の高融点金属を用いること
ができる。第１埋め込み金属層（６ａ）としては、窒化
チタン、チタン、タングステン等が用いられ、ＣＵＤ法
で成膜・埋め込みでき、上記第１バリア金属（５）と異
なる高融点金属を用いることが望ましい。
【００２１】次に、埋め込み金属用エッチガス中でエッ
チバックを行い、図１（ｂ）に示す形状とする。このと
き、第１埋め込み金属部（６ｂ）に深さ５００〜２００
０Åのプラグロス（７）が発生する。
チバックを行い、図１（ｂ）に示す形状とする。このと
き、第１埋め込み金属部（６ｂ）に深さ５００〜２００
０Åのプラグロス（７）が発生する。
【００２２】続いて、バリア金属用エッチガス中で、第
１バリア金属層（５）をプラグロス（７）の深さ分、エ
ッチバックし、図１（ｃ）に示す形状とする。このよう
に２段階に分けてエッチバックすると、第１埋め込み金
属部のプラグロスの底と、第１バリア金属の表面が同じ
高さとなる。
１バリア金属層（５）をプラグロス（７）の深さ分、エ
ッチバックし、図１（ｃ）に示す形状とする。このよう
に２段階に分けてエッチバックすると、第１埋め込み金
属部のプラグロスの底と、第１バリア金属の表面が同じ
高さとなる。
【００２３】第１バリア金属層（５）をエッチバックす
るガスは、その材料に合わせて、フッ素系もしくは塩素
系ガスを用い、同様に第１埋め込み金属層（６ａ）をエ
ッチバックするガスもその材料に合わせ、フッ素系また
は塩素系ガスを用いる。ただし、それぞれのガスは、第
１バリア金属層と第１埋め込み金属層に対し、選択比の
ある組み合わせを使用する。
るガスは、その材料に合わせて、フッ素系もしくは塩素
系ガスを用い、同様に第１埋め込み金属層（６ａ）をエ
ッチバックするガスもその材料に合わせ、フッ素系また
は塩素系ガスを用いる。ただし、それぞれのガスは、第
１バリア金属層と第１埋め込み金属層に対し、選択比の
ある組み合わせを使用する。
【００２４】次に、図１（ｄ）に示すように、その上に
第１Ａｌ配線（８）を形成し、さらに、図１（ｅ）に示
すように、上層に配線等を形成する。
第１Ａｌ配線（８）を形成し、さらに、図１（ｅ）に示
すように、上層に配線等を形成する。
【００２５】以上のようにして得られた半導体装置にお
いて、コンタクトホール（４）の真上に設けた真上スル
ーホール（１４）と、下にプラグロスの無い通常スルー
ホール（１３）とを比較すると、スルーホールの深さに
差がない。
いて、コンタクトホール（４）の真上に設けた真上スル
ーホール（１４）と、下にプラグロスの無い通常スルー
ホール（１３）とを比較すると、スルーホールの深さに
差がない。
【００２６】このため、第２バリア金属層（１０）の真
上スルーホール底部でのカバレッジは通常スルーホール
底部と同等となる。また、スルーホール形成時の真上ス
ルーホール底部での第２層間膜の残りが無くなり、配線
抵抗の増大が無くなり、信頼性が向上する。
上スルーホール底部でのカバレッジは通常スルーホール
底部と同等となる。また、スルーホール形成時の真上ス
ルーホール底部での第２層間膜の残りが無くなり、配線
抵抗の増大が無くなり、信頼性が向上する。
【００２７】さらに、バリア金属層をエッチバックする
分だけ厚く形成することと、エッチバック工程で埋め込
み金属とバリア金属のそれぞれに対するガスに切り替え
ることで目的の形状が得ることができる。このため、プ
ロセス的にも装置的にも簡易に製造できる。
分だけ厚く形成することと、エッチバック工程で埋め込
み金属とバリア金属のそれぞれに対するガスに切り替え
ることで目的の形状が得ることができる。このため、プ
ロセス的にも装置的にも簡易に製造できる。
【００２８】
【実施例】以下、本発明を実施例によりさらに説明する
が、本発明はこれらに限定するものではない。
が、本発明はこれらに限定するものではない。
【００２９】図１（ｅ）に示す半導体装置を製造した。
拡散層（２）を形成した半導体基板（１）上に第１層間
膜（３）を設け、コンタクトホール（４）を深さ１μ
ｍ、径０．５μｍで形成した。
拡散層（２）を形成した半導体基板（１）上に第１層間
膜（３）を設け、コンタクトホール（４）を深さ１μ
ｍ、径０．５μｍで形成した。
【００３０】第１バリア金属層（５）は窒化チタンでス
パッタ成膜し、エッチバック後の膜厚は第１層間膜
（３）の上で１０００Åとした。
パッタ成膜し、エッチバック後の膜厚は第１層間膜
（３）の上で１０００Åとした。
【００３１】第１埋め込み金属部（６ｂ）は、タングス
テンでＣＵＤ法により成膜後、エッチバックを行い、こ
のとき深さ２０００Åのプラグロス（７）が形成され、
その第１埋め込み金属部（６ｂ）を第１バリア金属層
（５）の表面から２０００Å突出させた。
テンでＣＵＤ法により成膜後、エッチバックを行い、こ
のとき深さ２０００Åのプラグロス（７）が形成され、
その第１埋め込み金属部（６ｂ）を第１バリア金属層
（５）の表面から２０００Å突出させた。
【００３２】第１Ａｌ配線（８）はＡｌ−０．５％Ｃｕ
で５０００Åの厚さで形成した。
で５０００Åの厚さで形成した。
【００３３】さらに上部に第２層間膜（９）を全面に設
け、そこに通常スルーホール（１３）及び真上スルーホ
ール（１４）を深さ１μｍ、径０．５μｍで形成した。
第２バリア金属層（１０）には窒化チタン、第２埋め込
み金属部（１２）にはタングステン、第２Ａｌ配線（１
１）にはＡｌ−０．５％Ｃｕを用いた。
け、そこに通常スルーホール（１３）及び真上スルーホ
ール（１４）を深さ１μｍ、径０．５μｍで形成した。
第２バリア金属層（１０）には窒化チタン、第２埋め込
み金属部（１２）にはタングステン、第２Ａｌ配線（１
１）にはＡｌ−０．５％Ｃｕを用いた。
【００３４】上記半導体装置は、以下のプロセスで作製
した。
した。
【００３５】まず、図１（ａ）に示すように、拡散層
（２）を形成した半導体基板（１）上に厚さ１μｍの第
１層間膜（３）を設け、次いで拡散層（２）上に直径
０．５μｍのコンタクトホール（４）を形成し、その上
に第１バリア金属層（５）として窒化チタンを厚さ３０
００Åにスパッタ成膜した。さらに第１埋め込み金属層
（６ａ）としてタングステンを厚さ６０００ÅにＣＵＤ
法で全面成膜し、コンタクトホールを埋め込んだ。
（２）を形成した半導体基板（１）上に厚さ１μｍの第
１層間膜（３）を設け、次いで拡散層（２）上に直径
０．５μｍのコンタクトホール（４）を形成し、その上
に第１バリア金属層（５）として窒化チタンを厚さ３０
００Åにスパッタ成膜した。さらに第１埋め込み金属層
（６ａ）としてタングステンを厚さ６０００ÅにＣＵＤ
法で全面成膜し、コンタクトホールを埋め込んだ。
【００３６】次に、第１埋め込み金属層（６ａ）のタン
グステンをＳＦ6とＯ2の混合ガスを用いて第１バリア金
属層（５）上に残らないように７０００Åエッチバック
した。このとき、コンタクトホール（４）内のタングス
テンに深さ約２０００Åのプラグロス（７）ができた。
グステンをＳＦ6とＯ2の混合ガスを用いて第１バリア金
属層（５）上に残らないように７０００Åエッチバック
した。このとき、コンタクトホール（４）内のタングス
テンに深さ約２０００Åのプラグロス（７）ができた。
【００３７】続いて、エッチング中のガスをＣｌ2とＢ
Ｃｌ3の混合ガスに切り替えることにより、第１バリア
金属層（５）を２０００Åエッチバックし、図１（ｃ）
に示す形状とした。
Ｃｌ3の混合ガスに切り替えることにより、第１バリア
金属層（５）を２０００Åエッチバックし、図１（ｃ）
に示す形状とした。
【００３８】次に、Ａｌ−０．５Ｃｕをスパッタ法で全
面に成膜後、フォトレジスト法とエッチング法を用いて
配線パターンを形成した（図１（ｄ））。
面に成膜後、フォトレジスト法とエッチング法を用いて
配線パターンを形成した（図１（ｄ））。
【００３９】さらに上層に第２層間膜（９）を設け、直
径０．５μｍの通常スルーホール（１３）及び真上スル
ーホール（１４）を形成後、第２バリア金属層（１
０）、第２埋め込み金属部（１２）、第２Ａｌ配線（１
１）をそれぞれ形成し、図１（ｅ）に示す半導体装置を
完成した。
径０．５μｍの通常スルーホール（１３）及び真上スル
ーホール（１４）を形成後、第２バリア金属層（１
０）、第２埋め込み金属部（１２）、第２Ａｌ配線（１
１）をそれぞれ形成し、図１（ｅ）に示す半導体装置を
完成した。
【００４０】なお、本実施例では第１バリア金属層をエ
ッチバックするとき、１０００Å残していたが、タング
ステンのプラグロスの深さによっては、全てエッチバッ
クしてもよい。
ッチバックするとき、１０００Å残していたが、タング
ステンのプラグロスの深さによっては、全てエッチバッ
クしてもよい。
【００４１】
【発明の効果】第１の効果は、コンタクトホールの真上
にスルーホールを形成した場合、コンタクトホールのプ
ラグロスによる配線抵抗の増大および信頼性の低下を防
ぐことができる。
にスルーホールを形成した場合、コンタクトホールのプ
ラグロスによる配線抵抗の増大および信頼性の低下を防
ぐことができる。
【００４２】その理由は、埋め込み金属部をプラグロス
の深さだけバリア金属面（開口面）から突出させること
により、プラグロスの深さを実質上なくしているからで
ある。
の深さだけバリア金属面（開口面）から突出させること
により、プラグロスの深さを実質上なくしているからで
ある。
【００４３】第２の効果は、上記効果を有する本発明の
半導体装置が従来と比較してプロセス的にも装置的にも
簡易に作製できることである。
半導体装置が従来と比較してプロセス的にも装置的にも
簡易に作製できることである。
【００４４】その理由は、第１バリア金属層をエッチバ
ックする分だけ厚く形成することと、エッチバック時の
ガスを切り替えることで済むからである。
ックする分だけ厚く形成することと、エッチバック時の
ガスを切り替えることで済むからである。
【図１】本発明の半導体装置の製造方法の一例を示した
工程断面図である。
工程断面図である。
【図２】従来の半導体装置の製造方法の一例を示した工
程断面図である。
程断面図である。
【図３】従来の半導体装置の製造方法の他の一例を示し
た工程断面図である。
た工程断面図である。
１ 半導体基板 ２ 拡散層 ３ 第１層間膜 ４ コンタクトホール ５ 第１バリア金属層 ６ａ 第１埋め込み金属層 ６ｂ 第１埋め込み金属部 ７ プラグロス ８ 第１Ａｌ配線 ９ 第２層間膜 １０ 第２バリア金属層 １１ 第２Ａｌ配線 １２ 第２埋め込み金属部 １３ 通常スルーホール １４ 真上スルーホール
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/28 - 21/288 H01L 21/3205 - 3213 H01L 21/768
Claims (1)
- 【請求項１】 第１の導体層上に第１の絶縁層を設けて
該第１の絶縁層に第１の開口を形成する工程と、該第１
の開口内および該第１の絶縁層上に第１のバリア金属層
を形成する工程と、該第１のバリア金属層上に第１の開
口内を埋め込むように第１の埋め込み金属層を形成する
工程と、該第１の埋め込み金属層を第１の絶縁層上の第
１のバリア金属層が露出するまでエッチバックする工程
と、該エッチバックにより形成された第１の埋め込み金
属部のプラグロスの底と第１の絶縁層上の第１のバリア
金属層の表面とがほぼ同じ高さになるまで第１のバリア
金属層をエッチバックする工程と、第１の埋め込み金属
部上を含む領域上に第１の配線を形成する工程と、該第
１の配線上を含む領域全面に第２の絶縁層を形成する工
程と、該第２の絶縁層の第１の開口上に第２の開口を形
成する工程と、該第２の開口内に充填され第１の配線に
電気的に接続された第２の埋め込み金属部を形成する工
程と、該第２の埋め込み金属部上を含む領域上に第２の
配線を形成する工程を有することを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22123196A JP2891195B2 (ja) | 1996-08-22 | 1996-08-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22123196A JP2891195B2 (ja) | 1996-08-22 | 1996-08-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1065001A JPH1065001A (ja) | 1998-03-06 |
| JP2891195B2 true JP2891195B2 (ja) | 1999-05-17 |
Family
ID=16763528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22123196A Expired - Lifetime JP2891195B2 (ja) | 1996-08-22 | 1996-08-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2891195B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000349257A (ja) | 1999-06-07 | 2000-12-15 | Nec Corp | 薄膜キャパシタ及びその製造方法 |
-
1996
- 1996-08-22 JP JP22123196A patent/JP2891195B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1065001A (ja) | 1998-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5691572A (en) | Interconnect structures for integrated circuits | |
| US5270254A (en) | Integrated circuit metallization with zero contact enclosure requirements and method of making the same | |
| US4917759A (en) | Method for forming self-aligned vias in multi-level metal integrated circuits | |
| EP0720227B1 (en) | Electrical connection structure on an integrated circuit device comprising a plug with an enlarged head | |
| JP3955644B2 (ja) | 半導体接続構成体及び方法 | |
| US5434451A (en) | Tungsten liner process for simultaneous formation of integral contact studs and interconnect lines | |
| JP2003142484A (ja) | 半導体装置の製造方法 | |
| JPH0637033A (ja) | タングステンプラグ上の金属化層形成方法 | |
| US6001734A (en) | Formation method of contact/ through hole | |
| JP3102405B2 (ja) | 半導体装置の製造方法 | |
| JPH0982804A (ja) | 半導体装置及びその製造方法 | |
| JPS63244858A (ja) | 金属配線の形成方法 | |
| US6232215B1 (en) | Method for forming increased density for interconnection metallization | |
| JP2891195B2 (ja) | 半導体装置の製造方法 | |
| JP3415387B2 (ja) | 半導体装置およびその製造方法 | |
| JP3534589B2 (ja) | 多層配線装置及びその製造方法 | |
| JPH07169835A (ja) | 半導体素子のメタルプラグの形成方法 | |
| US20020074540A1 (en) | Contact structure in semiconductor integrated circuit and method for forming the same | |
| JPH05299397A (ja) | 金属プラグの形成方法 | |
| JPH05283536A (ja) | 半導体装置のコンタクトホール埋め込み方法 | |
| KR100260522B1 (ko) | 반도체소자의콘택홀매립방법 | |
| JPH10233395A (ja) | 半導体装置の配線およびその製造方法 | |
| JPH08203899A (ja) | 半導体装置の製造方法 | |
| JPH0817927A (ja) | 半導体装置の製造方法 | |
| KR100632041B1 (ko) | 반도체 소자의 금속 배선 형성 방법 |