JPH10233395A - 半導体装置の配線およびその製造方法 - Google Patents
半導体装置の配線およびその製造方法Info
- Publication number
- JPH10233395A JPH10233395A JP3453297A JP3453297A JPH10233395A JP H10233395 A JPH10233395 A JP H10233395A JP 3453297 A JP3453297 A JP 3453297A JP 3453297 A JP3453297 A JP 3453297A JP H10233395 A JPH10233395 A JP H10233395A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- etching
- side etching
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体基板に電気的に接続するアルミニウム
系金属からなる配線は、オーバエッチング時にその配線
下部にアンダーカットを生じるため、配線の信頼性を大
きく低下させていた。 【解決手段】 半導体基板１１に電気的に接続されてい
る配線２１であって、配線２１は、半導体基板１１上に
形成された絶縁膜１２上に設けられ、サイドエッチング
防止層２２とこのサイドエッチング防止層２２上に形成
した導電層２３とからなるものである。上記サイドエッ
チング防止層２２は絶縁膜１２上で少なくとも７０ｎｍ
の厚さを有することが必要である。
系金属からなる配線は、オーバエッチング時にその配線
下部にアンダーカットを生じるため、配線の信頼性を大
きく低下させていた。 【解決手段】 半導体基板１１に電気的に接続されてい
る配線２１であって、配線２１は、半導体基板１１上に
形成された絶縁膜１２上に設けられ、サイドエッチング
防止層２２とこのサイドエッチング防止層２２上に形成
した導電層２３とからなるものである。上記サイドエッ
チング防止層２２は絶縁膜１２上で少なくとも７０ｎｍ
の厚さを有することが必要である。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の配線
およびその製造方法に関し、詳しくは半導体基板に電気
的に接続する配線およびその製造方法に関する。
およびその製造方法に関し、詳しくは半導体基板に電気
的に接続する配線およびその製造方法に関する。
【０００２】
【従来の技術】従来の半導体装置の配線は、例えば半導
体基板上の絶縁膜上に配線が設けられていた。その配線
は例えばアルミニウム系金属で形成されており、浅い接
合の拡散層にコンタクトを取る場合には、通常、拡散層
とのコンタクト部分にアルミニウムの突き抜けを防止す
るためのバリア層となるバリアメタルが形成されてい
る。
体基板上の絶縁膜上に配線が設けられていた。その配線
は例えばアルミニウム系金属で形成されており、浅い接
合の拡散層にコンタクトを取る場合には、通常、拡散層
とのコンタクト部分にアルミニウムの突き抜けを防止す
るためのバリア層となるバリアメタルが形成されてい
る。
【０００３】
【発明が解決しようとする課題】しかしながら、半導体
基板に電気的に接続するアルミニウム系金属からなる導
電膜をエッチングして形成した配線は、図５に示すよう
に、配線１１１のアルミニウム系金属部１１２の下部に
いわゆるサイドエッチングが生じてアンダーカット１２
１が形成される。このアンダーカット１２１は、下地と
なる絶縁膜上からおよそ５０ｎｍの高さまでを中心にし
て生じている。このアンダーカット部１２１の発生によ
って配線１１１の断面形状が悪化するので、配線１１１
の信頼性は低下していた。さらにサイドエッチングが進
行すると配線１１１は絶縁膜１０１上から浮いた状態に
形成されるため、配線の信頼性は非常に低下した。な
お、図５では、配線１１１の下層にバリアメタル層１３
１が形成され、また配線１１１上には反射防止膜１３
２、酸化シリコン膜１３３およびエッチングマスクとし
て用いたレジストパターン１３４が形成された状態が示
されている。
基板に電気的に接続するアルミニウム系金属からなる導
電膜をエッチングして形成した配線は、図５に示すよう
に、配線１１１のアルミニウム系金属部１１２の下部に
いわゆるサイドエッチングが生じてアンダーカット１２
１が形成される。このアンダーカット１２１は、下地と
なる絶縁膜上からおよそ５０ｎｍの高さまでを中心にし
て生じている。このアンダーカット部１２１の発生によ
って配線１１１の断面形状が悪化するので、配線１１１
の信頼性は低下していた。さらにサイドエッチングが進
行すると配線１１１は絶縁膜１０１上から浮いた状態に
形成されるため、配線の信頼性は非常に低下した。な
お、図５では、配線１１１の下層にバリアメタル層１３
１が形成され、また配線１１１上には反射防止膜１３
２、酸化シリコン膜１３３およびエッチングマスクとし
て用いたレジストパターン１３４が形成された状態が示
されている。
【０００４】次に上記アンダーカット部が配線の下部に
発生する原因を説明する。エッチングにより配線の形成
を行うと、通常、配線の側壁にはエッチングにともなう
反応生成物からなる側壁保護膜が形成される。この側壁
保護膜は、配線の側壁上部に厚く形成され、下部に向か
うにしたがって薄く形成される。そのため、配線下部の
薄く形成されている側壁保護膜が最も弱くなるので、そ
の部分がオーバエッチング時に破れ、そこから配線の中
央部方向に向かってサイドエッチングが進行してアンダ
ーカットが形成されることになる。
発生する原因を説明する。エッチングにより配線の形成
を行うと、通常、配線の側壁にはエッチングにともなう
反応生成物からなる側壁保護膜が形成される。この側壁
保護膜は、配線の側壁上部に厚く形成され、下部に向か
うにしたがって薄く形成される。そのため、配線下部の
薄く形成されている側壁保護膜が最も弱くなるので、そ
の部分がオーバエッチング時に破れ、そこから配線の中
央部方向に向かってサイドエッチングが進行してアンダ
ーカットが形成されることになる。
【０００５】
【課題を解決するための手段】本発明は、上記課題を解
決するためになされた半導体装置の配線およびその製造
方法である。
決するためになされた半導体装置の配線およびその製造
方法である。
【０００６】すなわち、半導体装置の配線は、半導体基
板に電気的に接続されているものであって、半導体基板
上に形成された絶縁膜上に設けられたサイドエッチング
防止層と、その上に形成した導電層とからなる。
板に電気的に接続されているものであって、半導体基板
上に形成された絶縁膜上に設けられたサイドエッチング
防止層と、その上に形成した導電層とからなる。
【０００７】上記半導体装置の配線では、導電層の下層
にサイドエッチング防止層が形成されていることから、
オーバエッチングを行っても配線の下部にサイドエッチ
ングによるアンダーカットがほとんど形成されないもの
となる。
にサイドエッチング防止層が形成されていることから、
オーバエッチングを行っても配線の下部にサイドエッチ
ングによるアンダーカットがほとんど形成されないもの
となる。
【０００８】配線の製造方法は、半導体基板に電気的に
接続する導電層を同半導体基板上の絶縁膜上に形成した
後、この導電層をエッチングして半導体基板に電気的に
接続する配線を形成する配線の製造方法であって、配線
形成時のエッチングの際に生じるサイドエッチングを防
ぐ材料からなり導電性を有するサイドエッチング防止層
を上記絶縁膜上に形成した後、このサイドエッチング防
止層上に上記導電層を形成するという製造方法である。
接続する導電層を同半導体基板上の絶縁膜上に形成した
後、この導電層をエッチングして半導体基板に電気的に
接続する配線を形成する配線の製造方法であって、配線
形成時のエッチングの際に生じるサイドエッチングを防
ぐ材料からなり導電性を有するサイドエッチング防止層
を上記絶縁膜上に形成した後、このサイドエッチング防
止層上に上記導電層を形成するという製造方法である。
【０００９】上記配線の製造方法では、導電層をエッチ
ングする際に生じるサイドエッチングを防ぐ材料からな
るサイドエッチング防止層を形成した後、このサイドエ
ッチング防止層上に導電層を形成することから、上記導
電層およびサイドエッチング防止層をエッチングして形
成される配線の下部はエッチング防止層となる。そのた
め、オーバエッチングを行っても、エッチング防止層に
よってサイドエッチングの発生が抑制されるので、配線
にはアンダーカットがほとんど形成されなくなる。
ングする際に生じるサイドエッチングを防ぐ材料からな
るサイドエッチング防止層を形成した後、このサイドエ
ッチング防止層上に導電層を形成することから、上記導
電層およびサイドエッチング防止層をエッチングして形
成される配線の下部はエッチング防止層となる。そのた
め、オーバエッチングを行っても、エッチング防止層に
よってサイドエッチングの発生が抑制されるので、配線
にはアンダーカットがほとんど形成されなくなる。
【００１０】
【発明の実施の形態】本発明の半導体装置の配線に係わ
る実施形態の一例を、図１の概略構成断面図によって説
明する。
る実施形態の一例を、図１の概略構成断面図によって説
明する。
【００１１】図１に示すように、半導体基板１１上には
絶縁膜１２が例えば酸化膜で形成されている。この絶縁
膜１２には上記半導体基板１１に形成された例えば拡散
層（図示省略）に達するコンタクトホール１３が形成さ
れている。このコンタクトホール１３には、上記半導体
基板１１に電気的に接続するプラグ１４が例えばタング
ステンで形成されている。このプラグ１４の下層にはい
わゆるバリアメタル（図示省略）が形成されている場合
もある。
絶縁膜１２が例えば酸化膜で形成されている。この絶縁
膜１２には上記半導体基板１１に形成された例えば拡散
層（図示省略）に達するコンタクトホール１３が形成さ
れている。このコンタクトホール１３には、上記半導体
基板１１に電気的に接続するプラグ１４が例えばタング
ステンで形成されている。このプラグ１４の下層にはい
わゆるバリアメタル（図示省略）が形成されている場合
もある。
【００１２】上記絶縁膜１２上には、上記プラグ１４を
介して上記半導体基板１１に電気的に接続する配線２１
（２１ａ，２１ｂ）が形成されている。上記配線２１
（２１ａ，２１ｂ）は、サイドエッチング防止層２２
（２２ａ，２２ｂ）と、このサイドエッチング防止層２
２（２２ａ，２２ｂ）上に形成した導電層２３（２３
ａ，２３ｂ）とからなる。
介して上記半導体基板１１に電気的に接続する配線２１
（２１ａ，２１ｂ）が形成されている。上記配線２１
（２１ａ，２１ｂ）は、サイドエッチング防止層２２
（２２ａ，２２ｂ）と、このサイドエッチング防止層２
２（２２ａ，２２ｂ）上に形成した導電層２３（２３
ａ，２３ｂ）とからなる。
【００１３】上記サイドエッチング防止層２２は、例え
ば窒化チタン（ＴｉＮ）、チタン（Ｔｉ）、チタンタン
グステン（ＴｉＷ）のうちの１種類または複数種類から
なる。すなわち、サイドエッチング防止層２２は単層ま
たは複数層からなる。このサイドエッチング防止層２２
の厚さは、下地の絶縁膜１２上において少なくとも７０
ｎｍの厚さを有していることが必要であり、９０ｎｍ〜
２５０ｎｍ程度の厚さを有することが好ましい。
ば窒化チタン（ＴｉＮ）、チタン（Ｔｉ）、チタンタン
グステン（ＴｉＷ）のうちの１種類または複数種類から
なる。すなわち、サイドエッチング防止層２２は単層ま
たは複数層からなる。このサイドエッチング防止層２２
の厚さは、下地の絶縁膜１２上において少なくとも７０
ｎｍの厚さを有していることが必要であり、９０ｎｍ〜
２５０ｎｍ程度の厚さを有することが好ましい。
【００１４】上記導電層２３は、例えばアルミニウム金
属またはアルミニウム合金層からなる。なお、上記サイ
ドエッチング防止層２２とその下地となる絶縁膜１２と
の密着性が不十分の場合には、その間にチタン膜のよう
な下地との密着性に優れている密着層（図示省略）を形
成することが好ましい。
属またはアルミニウム合金層からなる。なお、上記サイ
ドエッチング防止層２２とその下地となる絶縁膜１２と
の密着性が不十分の場合には、その間にチタン膜のよう
な下地との密着性に優れている密着層（図示省略）を形
成することが好ましい。
【００１５】上記半導体装置の配線２１では、導電層２
３の下層にサイドエッチング防止層２２が形成されてい
る。しかも、サイドエッチング防止層２２は下地の絶縁
膜１２上で少なくとも７０ｎｍの厚さを有する状態に形
成されていることから、サイドエッチングを最も生じる
配線２１の領域はサイドエッチング防止層２２で形成さ
れていることになる。したがって、オーバエッチングが
行われてもサイドエッチングの発生が防止されるので、
信頼性に影響を及ぼすようなアンダーカットは形成され
ない。
３の下層にサイドエッチング防止層２２が形成されてい
る。しかも、サイドエッチング防止層２２は下地の絶縁
膜１２上で少なくとも７０ｎｍの厚さを有する状態に形
成されていることから、サイドエッチングを最も生じる
配線２１の領域はサイドエッチング防止層２２で形成さ
れていることになる。したがって、オーバエッチングが
行われてもサイドエッチングの発生が防止されるので、
信頼性に影響を及ぼすようなアンダーカットは形成され
ない。
【００１６】なお、上記配線２１において導電層２３上
に反射防止膜（図示省略）を形成した構成であっても、
反射防止膜に影響されることなく上記同様に、オーバエ
ッチング時のサイドエッチングの発生を防止することが
できる。また上記配線２１ではコンタクトホール１３の
内部にプラグ１４を形成した構成で説明したが、プラグ
を形成せずにコンタクトホール１３の内部に直接サイド
エッチング防止層２２を形成し、さらに導電層２３を形
成した構成であってもよい。この構成では、サイドエッ
チング防止層２２にバリアメタルの作用を持たせること
も可能である。
に反射防止膜（図示省略）を形成した構成であっても、
反射防止膜に影響されることなく上記同様に、オーバエ
ッチング時のサイドエッチングの発生を防止することが
できる。また上記配線２１ではコンタクトホール１３の
内部にプラグ１４を形成した構成で説明したが、プラグ
を形成せずにコンタクトホール１３の内部に直接サイド
エッチング防止層２２を形成し、さらに導電層２３を形
成した構成であってもよい。この構成では、サイドエッ
チング防止層２２にバリアメタルの作用を持たせること
も可能である。
【００１７】次に本発明の配線の製造方法に係わる実施
形態の一例を、図２の製造工程図によって説明する。図
２では、プラグを介して半導体基板に電気的に接続され
る配線の製造方法を示す。また前記図１によって説明し
た構成部品と同様のものには同一符号を付す。
形態の一例を、図２の製造工程図によって説明する。図
２では、プラグを介して半導体基板に電気的に接続され
る配線の製造方法を示す。また前記図１によって説明し
た構成部品と同様のものには同一符号を付す。
【００１８】図２の（１）に示すように、通常のプロセ
スによって、半導体基板１１上に絶縁膜１２を例えば酸
化膜で形成する。次いでレジスト塗布およびリソグラフ
ィー技術によって、上記絶縁膜１２上にレジストからな
るエッチングマスク（図示省略）を形成した後、それを
マスクに用いたエッチングによって、上記絶縁膜１２
に、上記半導体基板１１に形成された例えば拡散層（図
示省略）に達するコンタクトホール１３を形成する。そ
の後上記エッチングマスクを除去する。次に上記コンタ
クトホール１３内に、上記半導体基板１１に電気的に接
続する導電性のプラグ１４を、例えばコンタクトホール
１３内にタングステン膜を埋め込んだ後にそれをエッチ
バックする方法（ブランケットタングステンプラグ形成
法）によって形成する。なお、上記プラグ１４の下層
に、いわゆるバリアメタル（図示省略）を形成する場合
もある。
スによって、半導体基板１１上に絶縁膜１２を例えば酸
化膜で形成する。次いでレジスト塗布およびリソグラフ
ィー技術によって、上記絶縁膜１２上にレジストからな
るエッチングマスク（図示省略）を形成した後、それを
マスクに用いたエッチングによって、上記絶縁膜１２
に、上記半導体基板１１に形成された例えば拡散層（図
示省略）に達するコンタクトホール１３を形成する。そ
の後上記エッチングマスクを除去する。次に上記コンタ
クトホール１３内に、上記半導体基板１１に電気的に接
続する導電性のプラグ１４を、例えばコンタクトホール
１３内にタングステン膜を埋め込んだ後にそれをエッチ
バックする方法（ブランケットタングステンプラグ形成
法）によって形成する。なお、上記プラグ１４の下層
に、いわゆるバリアメタル（図示省略）を形成する場合
もある。
【００１９】次いで上記絶縁膜１２上に、上記プラグ１
４を介して上記半導体基板１１に電気的に接続するサイ
ドエッチング防止層２２を、例えばスパッタリングまた
はＣＶＤ法のような薄膜形成技術によって形成する。こ
のサイドエッチング防止層２２は、例えば窒化チタン
（ＴｉＮ）、チタン（Ｔｉ）、チタンタングステン（Ｔ
ｉＷ）等のチタン系材料のうちの１種類または複数種類
からなる。すなわち、サイドエッチング防止層２２は単
層に形成してもよく、または複数層に形成してもよい。
しかも下地となる絶縁膜１２上での厚さが少なくとも７
０ｎｍを有する状態になるように形成する必要があり、
好ましくは９０ｎｍ〜２５０ｎｍ程度の厚さを有する状
態に形成する。なお、上記サイドエッチング防止層２２
とその下地となる絶縁膜１２との密着性が不十分の場合
には、その間に例えばチタン膜のような下地との密着性
に優れている密着層（図示省略）を形成することが好ま
しい。
４を介して上記半導体基板１１に電気的に接続するサイ
ドエッチング防止層２２を、例えばスパッタリングまた
はＣＶＤ法のような薄膜形成技術によって形成する。こ
のサイドエッチング防止層２２は、例えば窒化チタン
（ＴｉＮ）、チタン（Ｔｉ）、チタンタングステン（Ｔ
ｉＷ）等のチタン系材料のうちの１種類または複数種類
からなる。すなわち、サイドエッチング防止層２２は単
層に形成してもよく、または複数層に形成してもよい。
しかも下地となる絶縁膜１２上での厚さが少なくとも７
０ｎｍを有する状態になるように形成する必要があり、
好ましくは９０ｎｍ〜２５０ｎｍ程度の厚さを有する状
態に形成する。なお、上記サイドエッチング防止層２２
とその下地となる絶縁膜１２との密着性が不十分の場合
には、その間に例えばチタン膜のような下地との密着性
に優れている密着層（図示省略）を形成することが好ま
しい。
【００２０】次いで、上記サイドエッチング防止層２２
上に導電層となる導電層２３を形成する。この導電層２
３は、例えばアルミニウム金属またはアルミニウム合金
層からなる。必要があれば、上記導電層２３上に反射防
止膜（図示省略）等を形成する。
上に導電層となる導電層２３を形成する。この導電層２
３は、例えばアルミニウム金属またはアルミニウム合金
層からなる。必要があれば、上記導電層２３上に反射防
止膜（図示省略）等を形成する。
【００２１】その後図２の（２）に示すように、レジス
ト塗布技術によって上記導電層２３上にレジスト膜を形
成する。その後、通常のリソグラフィー技術によって上
記レジスト膜をパターニングしてエッチングマスクとな
るレジストパターン４１を形成する。なお、この（２）
の図面では、半導体基板１１の図示は省略した。
ト塗布技術によって上記導電層２３上にレジスト膜を形
成する。その後、通常のリソグラフィー技術によって上
記レジスト膜をパターニングしてエッチングマスクとな
るレジストパターン４１を形成する。なお、この（２）
の図面では、半導体基板１１の図示は省略した。
【００２２】次いで上記レジストパターン４１をエッチ
ングマスクに用いて、上記導電層２３およびサイドエッ
チング防止層２２をエッチングする。その結果、図２の
（３）に示すように、上記プラグ１４（１４ａ）に接続
するサイドエッチング防止層２２（２２ａ）と導電層２
３（２３ａ）とからなる配線２１（２１ａ）が形成され
るとともに、上記プラグ１４（１４ｂ）に接続するサイ
ドエッチング防止層２２（２２ｂ）と導電層２３（２３
ｂ）とからなる配線２１（２１ｂ）が形成される。その
後、上記レジストパターン４１〔前記図２の（２）参
照〕を除去する。
ングマスクに用いて、上記導電層２３およびサイドエッ
チング防止層２２をエッチングする。その結果、図２の
（３）に示すように、上記プラグ１４（１４ａ）に接続
するサイドエッチング防止層２２（２２ａ）と導電層２
３（２３ａ）とからなる配線２１（２１ａ）が形成され
るとともに、上記プラグ１４（１４ｂ）に接続するサイ
ドエッチング防止層２２（２２ｂ）と導電層２３（２３
ｂ）とからなる配線２１（２１ｂ）が形成される。その
後、上記レジストパターン４１〔前記図２の（２）参
照〕を除去する。
【００２３】上記配線の製造方法では、導電層２３をエ
ッチングする際に生じるサイドエッチングを防ぐ材料か
らなるサイドエッチング防止層２２を絶縁膜１２上に形
成した後に、サイドエッチング防止層２２上に導電層２
３を形成することから、オーバエッチングの際にはエッ
チング防止層２２によってサイドエッチングの発生が防
止される。そのため、配線２１には信頼性の影響を及ぼ
すようなアンダーカットは形成されない。しかも上記サ
イドエッチング防止層２２は、少なくとも７０ｎｍ程度
の膜厚、好ましくは９０ｎｍ〜２５０ｎｍ程度の膜厚に
形成されていることから、サイドエッチングが最も進行
しやすい高さの領域はサイドエッチング防止層２２が形
成されていることになる。このように、オーバエッチン
グ時にこの配線２１の側壁に形成されている側壁保護膜
（図示省略）の最も弱い部分にサイドエッチング防止層
２２が形成されているので、オーバエッチング時のサイ
ドエッチングによるアンダーカットは形成されなくな
る。
ッチングする際に生じるサイドエッチングを防ぐ材料か
らなるサイドエッチング防止層２２を絶縁膜１２上に形
成した後に、サイドエッチング防止層２２上に導電層２
３を形成することから、オーバエッチングの際にはエッ
チング防止層２２によってサイドエッチングの発生が防
止される。そのため、配線２１には信頼性の影響を及ぼ
すようなアンダーカットは形成されない。しかも上記サ
イドエッチング防止層２２は、少なくとも７０ｎｍ程度
の膜厚、好ましくは９０ｎｍ〜２５０ｎｍ程度の膜厚に
形成されていることから、サイドエッチングが最も進行
しやすい高さの領域はサイドエッチング防止層２２が形
成されていることになる。このように、オーバエッチン
グ時にこの配線２１の側壁に形成されている側壁保護膜
（図示省略）の最も弱い部分にサイドエッチング防止層
２２が形成されているので、オーバエッチング時のサイ
ドエッチングによるアンダーカットは形成されなくな
る。
【００２４】一方、サイドエッチング防止層２２の厚さ
が７０ｎｍよりも薄く形成された場合には、導電層２３
のオーバエッチングの際にアンダーカットを発生する可
能性が高くなる。またサイドエッチング防止層２２の厚
さが２５０ｎｍを越える場合には、配線抵抗が大きくな
りすぎるので好ましいとはいえない。したがって、サイ
ドエッチング防止層２２の厚さは９０ｎｍ〜２５０ｎｍ
が好ましいといえる。
が７０ｎｍよりも薄く形成された場合には、導電層２３
のオーバエッチングの際にアンダーカットを発生する可
能性が高くなる。またサイドエッチング防止層２２の厚
さが２５０ｎｍを越える場合には、配線抵抗が大きくな
りすぎるので好ましいとはいえない。したがって、サイ
ドエッチング防止層２２の厚さは９０ｎｍ〜２５０ｎｍ
が好ましいといえる。
【００２５】上記製造方法において、図３の（１）に示
すように、半導体基板１１上に絶縁膜１２を形成した後
にサイドエッチング防止層２２を形成する。その後図３
の（２）に示すように、上記サイドエッチング防止層２
２および絶縁膜１２にコンタクトホール１３を形成し、
さらにコンタクトホール１３の内部にプラグ１４を形成
する。そして図３の（３）に示すように、上記サイドエ
ッチング防止膜２２上にプラグ１４に接続する導電層２
３を形成してもよい。その後の工程は上記図２の
（２），（３）によって説明した工程と同様である。
すように、半導体基板１１上に絶縁膜１２を形成した後
にサイドエッチング防止層２２を形成する。その後図３
の（２）に示すように、上記サイドエッチング防止層２
２および絶縁膜１２にコンタクトホール１３を形成し、
さらにコンタクトホール１３の内部にプラグ１４を形成
する。そして図３の（３）に示すように、上記サイドエ
ッチング防止膜２２上にプラグ１４に接続する導電層２
３を形成してもよい。その後の工程は上記図２の
（２），（３）によって説明した工程と同様である。
【００２６】上記各製造方法ではコンタクトホール１３
の内部にプラグ１４を形成したが、プラグを形成せずに
コンタクトホール１３の内部に直接サイドエッチング防
止層２２を形成し、さらに導電層２３を形成してもよ
い。このような製造方法では、サイドエッチング防止層
２２にバリアメタルの作用を持たせることも可能であ
る。
の内部にプラグ１４を形成したが、プラグを形成せずに
コンタクトホール１３の内部に直接サイドエッチング防
止層２２を形成し、さらに導電層２３を形成してもよ
い。このような製造方法では、サイドエッチング防止層
２２にバリアメタルの作用を持たせることも可能であ
る。
【００２７】次にサイドエッチング防止膜２２の膜厚と
サイドエッチング量との関係を調べた。その結果を図４
によって説明する。なお、エッチングでは、有磁場型マ
イクロ波エッチング装置を用い、エッチングガスに三塩
化ホウ素（ＢＣｌ3 ）〔流量＝８０ｓｃｃｍ〕と塩素
（Ｃｌ2 ）〔流量＝１２０ｓｃｃｍ〕とを用い、エッチ
ング雰囲気の圧力を１．０６７Ｐａ、マイクロ波パワー
を１００Ｗ、基板バイアス電流を３５０ｍＡ、オーバエ
ッチング時間をジャストエッチング時間に対して５０％
とした。
サイドエッチング量との関係を調べた。その結果を図４
によって説明する。なお、エッチングでは、有磁場型マ
イクロ波エッチング装置を用い、エッチングガスに三塩
化ホウ素（ＢＣｌ3 ）〔流量＝８０ｓｃｃｍ〕と塩素
（Ｃｌ2 ）〔流量＝１２０ｓｃｃｍ〕とを用い、エッチ
ング雰囲気の圧力を１．０６７Ｐａ、マイクロ波パワー
を１００Ｗ、基板バイアス電流を３５０ｍＡ、オーバエ
ッチング時間をジャストエッチング時間に対して５０％
とした。
【００２８】図４の（１）には、サイドエッチング防止
膜２２を下層から、チタン膜（厚さが２０ｎｍ）、窒化
チタン膜（厚さが２０ｎｍ）、チタン膜（厚さが５ｎ
ｍ）で形成し、その上にアルミニウム−銅合金層からな
る導電層２３（厚さが５００ｎｍ）、反射防止膜２４と
なるチタン膜（厚さが５ｎｍ）、窒化チタン膜（厚さが
１００ｎｍ）およびチタン膜（厚さが５ｎｍ）、さらに
酸化シリコン膜２５を順に形成して、それらをエッチン
グして配線２１を形成した場合を示す。なお、エッチン
グマスクにはレジストパターン４１を用いた。その結
果、導電層２３の下部に大きなアンダーカット５１が形
成された。これは、上記アンダーカット５１を生じた付
近の側壁保護膜がオーバエッチング時に最も弱くなって
いたためである。なお、このエッチングの際には、下地
の絶縁膜１２の表層もわずかにエッチングされている。
膜２２を下層から、チタン膜（厚さが２０ｎｍ）、窒化
チタン膜（厚さが２０ｎｍ）、チタン膜（厚さが５ｎ
ｍ）で形成し、その上にアルミニウム−銅合金層からな
る導電層２３（厚さが５００ｎｍ）、反射防止膜２４と
なるチタン膜（厚さが５ｎｍ）、窒化チタン膜（厚さが
１００ｎｍ）およびチタン膜（厚さが５ｎｍ）、さらに
酸化シリコン膜２５を順に形成して、それらをエッチン
グして配線２１を形成した場合を示す。なお、エッチン
グマスクにはレジストパターン４１を用いた。その結
果、導電層２３の下部に大きなアンダーカット５１が形
成された。これは、上記アンダーカット５１を生じた付
近の側壁保護膜がオーバエッチング時に最も弱くなって
いたためである。なお、このエッチングの際には、下地
の絶縁膜１２の表層もわずかにエッチングされている。
【００２９】図４の（２）には、サイドエッチング防止
膜２２を下層から、チタン膜（厚さが２０ｎｍ）、窒化
チタン膜（厚さが１００ｎｍ）、チタン膜（厚さが５ｎ
ｍ）で形成し、その上にアルミニウム−銅合金層からな
る導電層２３（厚さが４００ｎｍ）、反射防止膜２４と
なるチタン膜（厚さが５ｎｍ）、窒化チタン膜（厚さが
１００ｎｍ）およびチタン膜（厚さが５ｎｍ）、さらに
酸化シリコン膜２５を順に形成して、それらをエッチン
グして配線２１を形成した場合を示す。なお、エッチン
グマスクにはレジストパターン４１を用いた。その結
果、導電層２３には、アンダーカットは形成されず、サ
イドエッチング防止膜２２が逆テーパ形状にわずかにエ
ッチングされたに止まった。なお、エッチングの際に
は、下地の絶縁膜１２の表層もわずかにエッチングされ
ている。
膜２２を下層から、チタン膜（厚さが２０ｎｍ）、窒化
チタン膜（厚さが１００ｎｍ）、チタン膜（厚さが５ｎ
ｍ）で形成し、その上にアルミニウム−銅合金層からな
る導電層２３（厚さが４００ｎｍ）、反射防止膜２４と
なるチタン膜（厚さが５ｎｍ）、窒化チタン膜（厚さが
１００ｎｍ）およびチタン膜（厚さが５ｎｍ）、さらに
酸化シリコン膜２５を順に形成して、それらをエッチン
グして配線２１を形成した場合を示す。なお、エッチン
グマスクにはレジストパターン４１を用いた。その結
果、導電層２３には、アンダーカットは形成されず、サ
イドエッチング防止膜２２が逆テーパ形状にわずかにエ
ッチングされたに止まった。なお、エッチングの際に
は、下地の絶縁膜１２の表層もわずかにエッチングされ
ている。
【００３０】図４の（３）には、サイドエッチング防止
膜２２を下層から、チタン膜（厚さが２０ｎｍ）、窒化
チタン膜（厚さが２００ｎｍ）、チタン膜（厚さが５ｎ
ｍ）で形成し、その上にアルミニウム−銅合金層からな
る導電層２３（厚さが３００ｎｍ）、反射防止膜２４と
なるチタン膜（厚さが５ｎｍ）、窒化チタン膜（厚さが
１００ｎｍ）およびチタン膜（厚さが５ｎｍ）、さらに
酸化シリコン膜２５を順に形成して、それらをエッチン
グして配線２１を形成した場合を示す。なお、エッチン
グマスクにはレジストパターン４１を用いた。その結
果、導電層２３には、アンダーカットは形成されず、サ
イドエッチング防止膜２２が逆テーパ形状にわずかにエ
ッチングされたに止まった。なお、エッチングの際に
は、下地の絶縁膜１２の表層もわずかにエッチングされ
ている。
膜２２を下層から、チタン膜（厚さが２０ｎｍ）、窒化
チタン膜（厚さが２００ｎｍ）、チタン膜（厚さが５ｎ
ｍ）で形成し、その上にアルミニウム−銅合金層からな
る導電層２３（厚さが３００ｎｍ）、反射防止膜２４と
なるチタン膜（厚さが５ｎｍ）、窒化チタン膜（厚さが
１００ｎｍ）およびチタン膜（厚さが５ｎｍ）、さらに
酸化シリコン膜２５を順に形成して、それらをエッチン
グして配線２１を形成した場合を示す。なお、エッチン
グマスクにはレジストパターン４１を用いた。その結
果、導電層２３には、アンダーカットは形成されず、サ
イドエッチング防止膜２２が逆テーパ形状にわずかにエ
ッチングされたに止まった。なお、エッチングの際に
は、下地の絶縁膜１２の表層もわずかにエッチングされ
ている。
【００３１】上記結果より、サイドエッチング防止膜２
２を少なくとも７０ｎｍ程度の厚さに形成しておけば、
導電層２３のエッチング（特にオーバエッチング時）
に、配線２１には信頼性に影響を及ぼすようなアンダー
カットは形成されないことが確認された。このことは、
サイドエッチング防止膜２２によって、配線を形成する
際に行うオーバエッチング時に発生するサイドエッチン
グが防止されているためといえる。
２を少なくとも７０ｎｍ程度の厚さに形成しておけば、
導電層２３のエッチング（特にオーバエッチング時）
に、配線２１には信頼性に影響を及ぼすようなアンダー
カットは形成されないことが確認された。このことは、
サイドエッチング防止膜２２によって、配線を形成する
際に行うオーバエッチング時に発生するサイドエッチン
グが防止されているためといえる。
【００３２】
【発明の効果】以上、説明したように本発明の半導体装
置の配線によれば、導電層の下層にサイドエッチング防
止層が形成されているので、配線の下部にエッチングに
よるアンダーカットがほとんど形成されないものとな
る。よって、信頼性の高い配線となり、半導体装置の信
頼性の向上が図れる。
置の配線によれば、導電層の下層にサイドエッチング防
止層が形成されているので、配線の下部にエッチングに
よるアンダーカットがほとんど形成されないものとな
る。よって、信頼性の高い配線となり、半導体装置の信
頼性の向上が図れる。
【００３３】本発明のの配線の製造方法によれば、導電
層をエッチングする際に生じるサイドエッチングを防ぐ
材料からなるサイドエッチング防止層を形成してから、
この上に導電層を形成した後、配線を形成するエッチン
グを行うので、エッチング防止層によりオーバエッチン
グ時のサイドエッチングの発生が防止される。したがっ
て、配線にはアンダーカットがほとんど形成されなくな
るので、信頼性の高い配線を形成することが可能にな
る。
層をエッチングする際に生じるサイドエッチングを防ぐ
材料からなるサイドエッチング防止層を形成してから、
この上に導電層を形成した後、配線を形成するエッチン
グを行うので、エッチング防止層によりオーバエッチン
グ時のサイドエッチングの発生が防止される。したがっ
て、配線にはアンダーカットがほとんど形成されなくな
るので、信頼性の高い配線を形成することが可能にな
る。
【図１】本発明の配線に係わる実施形態の概略構成断面
図である。
図である。
【図２】本発明の配線の製造方法に係わる製造工程図で
ある。
ある。
【図３】配線の製造方法に係わる別の製造工程図であ
る。
る。
【図４】サイドエッチング防止膜の膜厚によるサイドエ
ッチング状態の説明図である。
ッチング状態の説明図である。
【図５】課題の説明図である。
１１ 半導体基板 １２ 絶縁膜 ２１ 配線 ２２ サイドエッチング防止層 ２３ 導電層
Claims (4)
- 【請求項１】 半導体基板に電気的に接続されている配
線であって、 前記配線は、 前記半導体基板上に形成された絶縁膜上に設けられ、 サイドエッチング防止層と該サイドエッチング防止層上
に形成した導電層とからなることを特徴とする半導体装
置の配線。 - 【請求項２】 請求項１記載の半導体装置の配線におい
て、 前記サイドエッチング防止層は前記絶縁膜上で少なくと
も７０ｎｍの厚さを有することを特徴とする半導体装置
の配線。 - 【請求項３】 半導体基板に電気的に接続する導電層を
該半導体基板上の絶縁膜上に形成した後、該導電層をエ
ッチングして該半導体基板に電気的に接続する配線を形
成する配線の製造方法において、 前記絶縁膜上に、前記導電層をエッチングする際に生じ
るサイドエッチングを防ぐ材料からなり導電性を有する
サイドエッチング防止層を形成した後、 前記サイドエッチング防止層上に前記導電層を形成する
ことを特徴とする配線の製造方法。 - 【請求項４】 請求項１記載の半導体装置の配線におい
て、 前記サイドエッチング防止層は、前記絶縁膜上での厚さ
が少なくとも７０ｎｍを有する状態に形成されることを
特徴とする配線の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3453297A JPH10233395A (ja) | 1997-02-19 | 1997-02-19 | 半導体装置の配線およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3453297A JPH10233395A (ja) | 1997-02-19 | 1997-02-19 | 半導体装置の配線およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10233395A true JPH10233395A (ja) | 1998-09-02 |
Family
ID=12416894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3453297A Pending JPH10233395A (ja) | 1997-02-19 | 1997-02-19 | 半導体装置の配線およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10233395A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000036619A (ja) * | 1998-05-13 | 2000-02-02 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物系化合物半導体発光素子 |
| US6936859B1 (en) | 1998-05-13 | 2005-08-30 | Toyoda Gosei Co., Ltd. | Light-emitting semiconductor device using group III nitride compound |
| JP2007103824A (ja) * | 2005-10-07 | 2007-04-19 | Nec Electronics Corp | 半導体装置 |
-
1997
- 1997-02-19 JP JP3453297A patent/JPH10233395A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000036619A (ja) * | 1998-05-13 | 2000-02-02 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物系化合物半導体発光素子 |
| US6936859B1 (en) | 1998-05-13 | 2005-08-30 | Toyoda Gosei Co., Ltd. | Light-emitting semiconductor device using group III nitride compound |
| US7109529B2 (en) | 1998-05-13 | 2006-09-19 | Toyoda Gosei Co., Ltd. | Light-emitting semiconductor device using group III nitride compound |
| JP2007103824A (ja) * | 2005-10-07 | 2007-04-19 | Nec Electronics Corp | 半導体装置 |
| JP4718962B2 (ja) * | 2005-10-07 | 2011-07-06 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5786272A (en) | Metallization over tungsten plugs | |
| JP3955644B2 (ja) | 半導体接続構成体及び方法 | |
| US6242358B1 (en) | Method for etching metal film containing aluminum and method for forming interconnection line of semiconductor device using the same | |
| JP2000228372A (ja) | 半導体装置の製造方法 | |
| JPH0766942B2 (ja) | 多層相互接続導体パターン製造方法 | |
| US7008869B2 (en) | Method for forming metal wiring without metal byproducts that create bridge between metal wires in a semiconductor device | |
| US5773890A (en) | Semiconductor device that prevents peeling of a titanium nitride film | |
| JPH08321545A (ja) | 配線形成法 | |
| JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
| US6873047B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH10233395A (ja) | 半導体装置の配線およびその製造方法 | |
| JPH1041389A (ja) | 半導体装置の製造方法 | |
| JPH0837289A (ja) | 半導体装置及びその製造方法 | |
| JPH05299397A (ja) | 金属プラグの形成方法 | |
| US7566972B2 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
| JPH0974095A (ja) | 半導体装置の製造方法 | |
| JPH09237768A (ja) | 半導体装置及びその製造方法 | |
| JP3624513B2 (ja) | 半導体装置の製造方法 | |
| JP2891195B2 (ja) | 半導体装置の製造方法 | |
| JP3956118B2 (ja) | 半導体装置の製造方法及びその半導体装置 | |
| JPH05299418A (ja) | 半導体装置の製造方法 | |
| JPH10223753A (ja) | 半導体集積回路装置の製造方法および半導体集積回路装置 | |
| JPH11265934A (ja) | 接続部の形成方法 | |
| JP2647026B2 (ja) | 半導体装置の製造方法 | |
| JPH0230123A (ja) | 半導体装置の製造方法 |