JPH0637033A - タングステンプラグ上の金属化層形成方法 - Google Patents

タングステンプラグ上の金属化層形成方法

Info

Publication number
JPH0637033A
JPH0637033A JP5151415A JP15141593A JPH0637033A JP H0637033 A JPH0637033 A JP H0637033A JP 5151415 A JP5151415 A JP 5151415A JP 15141593 A JP15141593 A JP 15141593A JP H0637033 A JPH0637033 A JP H0637033A
Authority
JP
Japan
Prior art keywords
tungsten
layer
titanium nitride
etching
tungsten plug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5151415A
Other languages
English (en)
Inventor
Maria S Marangon
マリア・サンティナ・マランゴン
Andrea Marmiroli
アンドレア・マルミロリ
Giorgio Desanti
ジョルジョ・デサンティ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SGS THOMSON MICROELECTRONICS
STMicroelectronics SRL
Original Assignee
SGS THOMSON MICROELECTRONICS
SGS Thomson Microelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS THOMSON MICROELECTRONICS, SGS Thomson Microelectronics SRL filed Critical SGS THOMSON MICROELECTRONICS
Publication of JPH0637033A publication Critical patent/JPH0637033A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/963—Removing process residues from vertical substrate surfaces
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/97—Specified etch stop material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/974—Substrate surface preparation

Abstract

(57)【要約】 【目的】 基板上の絶縁層に接点ホールを形成しそのホ
ール内壁及び前記絶縁層表面に窒化チタン層を形成しか
つその内部にタングステンプラグを充填し更にその上に
金属化層を形成する従来法ではタングステンと窒化チタ
ンに対するエッチング選択性が同一であり金属化層中に
ノッチが生じてしまう。本発明は平面化した表面を形成
して均一な金属化層の形成を意図する。 【構成】 タングステンプラグ４と窒化チタン層３との
選択性の比率を第１のステップでは大きくし第２ステッ
プでは第１ステップより小さくして窒化チタン層のエッ
チングによる除去量を増加させタングステンプラグの除
去量を減少させて両者の表面を同一高さにする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、メモリ、論理アレイ等
の極度にコンパクト性の度合いの大きい集積デバイス
（例えばＵＬＳＩデバイス）の製造技術に関する。
【０００２】
【従来技術及びその問題点】半導体基板及び／又は該半
導体基板上に形成される導電層とのサブマイクロメート
ルサイズの接点の形成は、該接点を形成するために使用
される付着した金属層の厚さの連続性と均一性を確保す
るために取り組まれなければならない技術的問題のた
め、製造プロセスの非常に重要な側面である。
【０００３】接点のホールを充填しスパッタリング付着
により金属化層を形成するために従来広く利用されたア
ルミニウム及びアルミニウム−シリコン合金は、通常酸
化シリコンである分離絶縁層を通して予備形成された接
点開口（ホール）のようなサブミクロン的な幅を有する
空隙を充填するためには不十分であることが証明されて
いる。
【０００４】サブミクロンサイズの空隙の最も効果的な
充填を保証する付着技術である化学蒸着（ＣＶＤ）によ
り十分な導電性を有する金属性物質の付着技術が開発さ
れかつ広い応用範囲が見出されている。この目的で最も
一般的に使用されている物質はタングステンである。通
常該技術は、絶縁層を通る接点ホールの壁面及び絶縁層
の表面だけでなく、該絶縁物質層を通って形成される開
口の底部の半導体の表面を被覆できる一般に50から200
ｎｍの全厚を有するチタン及び／又は窒化チタンのバリ
ア及び付着層又は複数層の付着を行うことを含んで成
る。
【０００５】接点ホールの底部では、前記チタン及び／
又は窒化チタン層が半導性基板中の引き続いて付着され
る充填金属の過度の拡散を防止し、同時に金属半導体界
面でシリコン基板との合金の形成を通して良好な電気的
連続性（接点抵抗を低くする）の確立を有利にする。続
いてタングステン層をＣＶＤにより付着して接点ホール
を完全に充填する。下に位置する窒化チタン付着層に対
する高選択性のブランケットエッチングはタングステン
を接点プラグ中に残しながら絶縁層の表面からタングス
テンを除去する。
【０００６】窒化チタン付着層を露出させた後に検知さ
れる第１のエッチングステップのストップシグナル後の
タングステンの継続する選択的オーバーエッチングは、
ステップに対応する表面からタングステン残渣を除去し
かつ表面自体の平面性を阻害し不連続性を生じさせる他
の物質を除去するために必然的に行わなければならない
ものである。
【０００７】このオーバーエッチングフェーズでは、選
択的なプラズマに露出するタングステンの「減少」のた
め、その条件はしばしば接点を充填するタングステンプ
ラグの過度の望ましくないベーキングオフを生じさせる
ものとなり、これにより窪部を有するプラグつまりその
上面が窒化チタンの付着層により被覆される表面の平面
性に対して過度に窪んでいるプラグの形成が導かれる。
【０００８】これが起こると、図１に概略的に示したよ
うにスパッタリングにより通常付着される金属化層の物
質のノッチ現象を起こしやすい傾向のため、しばしば前
記金属化層例えばアルミニウム−シリコン合金の引き続
くスパッタリング付着の間に空隙を形成する原因とな
る。
【０００９】他方、窪みを有するタングステンプラグ上
に閉塞されあるいは閉塞されていない中空ゾーンを形成
する金属化層の傾向は減少するが、アルミニウム−シリ
コン合金の金属化層付着前に、表面の平面性に対してタ
ングステンプラグの最終的な窪みを減少させる目的で同
時に行われる絶縁層の表面から窒化チタンの付着層のエ
ッチングによる除去は、特に前記Ａｌ／Ｓｉ合金の電気
的移行現象のため、デバイスの長期の信頼性を弱める結
果を生じさせる。
【００１０】
【発明の概要】これらの欠点を解消するために種々検討
した結果、本発明者らは、下に位置する窒化チタン層の
露出後に付着したタングステンのブランケットエッチン
グを停止することつまり対応するステップの表面からタ
ングステン残渣を除去するタングステンのオーバーエッ
チングフェーズを実質的に継続させないことにより、接
点のタングステンプラグの上部のベーキングオフを防止
することができることを見出した。
【００１１】この時点で、タングステンとともに窒化チ
タンの実質的なエッチングも十分生ずるように選択性を
減少させるためにブランケットプラズマエッチングの選
択性の条件を修正した後に第２のエッチングステップが
行われ、この間に表面上のタングステン残渣が効果的に
除去され、同時に接点中のタングステンプラグの上面の
「低下」とともに窒化チタン付着層の上部表面の同様な
「低下」が得られる。
【００１２】これにより、デバイスのフロントが、表面
の残りの部分に対してタングステンプラグの窪部を生成
することなく、実質的に均一にエッチングされる。窒化
チタンに対する選択性を減少させた条件で行われるこの
第２のエッチングステップは、表面からのタングステン
残渣の効果的な除去が確保されるまでで、同じ表面から
窒化チタンの付着層が完全に除去される前まで継続され
る。
【００１３】これにより２種類のみのエッチングステッ
プで次の３種類の有利な結果が達成される。ａ）表面か
らのタングステン残渣の除去、ｂ）表面上の残りの窒化
チタン付着層の保持、ｃ）接点中にタングステンプラグ
の窪部が形成することの実質的な防止。
【００１４】アルミニウム合金と通常酸化物である下に
位置する絶縁層間に残っている窒化チタン層の永続性
は、金属ライン中の電気的連続性の遮断を生じさせる電
流の従来の方向とは逆の方向の金属化アルミニウム合金
の「流れ」を顕著に生じさせる電気的移行現象の割合を
無くしあるいは減少させる。
【００１５】窒化チタンに対するタングステンのエッチ
ング選択性はフッ素をベースとするプラズマ（例えばＳ
Ｆ6 プラズマ）の使用から実質的に誘導されかつ第１の
エッチングでは約30/1と約15/1の間で良く、これは第２
のエッチングステップを実施するためにＳＦ6 に塩素を
添加して15/1から約1.10の間に減少させタングステンの
窒化チタンに対するエッチングの選択性を前記範囲に減
少させることができる。
【００１６】図１は窪部を有するタングステンプラグの
上のＡｌ−Ｓｉ金属化層のノッチを概略的に示すもので
ある。図２は本発明の改良されたプロセスにより得られ
た結果を示す部分微細断面図である。
【００１７】図１を参照すると、絶縁層２で被覆された
半導体基板１の接点が、接触すべき（例えば半導性基板
１の）表面が露出するまで絶縁層２を通してホールを生
成し、窒化チタン及び／又は窒化チタンの又は窒化チタ
ン単独のバリア／付着層３を付着し、化学蒸着によりタ
ングステンの充填層を付着し、続いて窒化チタンの付着
層３の表面が露出するまで付着したタングステン層をエ
ッチングすることにより形成される。
【００１８】完全な平面からの表面の不連続性（例えば
ステップや溝等）に沿って表面からこの金属の残渣を除
去するために必要とされる更に他のタングステンのオー
バーエッチングステップは接点中にタングステンのプラ
グ４の上面に窪部を生じさせる。過度に窪んだタングス
テンプラグ４が生ずると、図１に示したように、窪んだ
接点の上に閉塞され（又は閉塞されていない）空隙の形
成を決定するスパッタリングにより付着される例えばア
ルミニウム−シリコン合金の金属化層のノッチ現象を生
じさせることがある。これらの中空ゾーン中の金属化層
の導電性断面を薄くすると電気的連続性の阻害に導くこ
とのある局在化した過熱を生じさせることがある。
【００１９】対照的に本発明の改良された方法による
と、窒化チタンの付着層３が露出した後にタングステン
エッチングを遮断すること及び表面上のタングステン残
渣のそして不可避的にタングステンプラグ４の上面及び
窒化チタンの付着層の第２のエッチングステップを行う
前にエッチング選択性条件を修正することにより、タン
グステン残渣が表面から完全かつ望ましく除去されるこ
とに加えてタングステンプラグ４だけでなく表面上に存
在する窒化チタンの両者のエッチングフロントが実質的
に共通平面を形成するように低下する。
【００２０】この第２のエッチングステップは下に位置
する絶縁層２の表面が露出する前に遮断され、これによ
り薄くなっているが、絶縁層２の表面上に窒化チタンの
残りの層３’を形成する。窒化チタンの残っている層
３’と金属化層から成る積層は必要な金属ラインを限定
するために必要な通りにパターン化することができる。
これはアルミニウム−シリコン合金の金属化フィルムの
電気的移行への更に良い抵抗を保証する。実際に、過熱
の際に分離層２でしばしばそうであるように絶縁酸化物
基板上でアルミニウム合金が電気的移行を行う傾向は、
アルミニウム金属と酸化物サブレイヤ層２間の界面の窒
化チタンの残っている層３’の存在により強く抑制され
る。
【図面の簡単な説明】
【図１】従来のノッチを有する半導体デバイスを示す概
略縦断面図。
【図２】本発明方法により製造された半導体デバイスの
一例を示す概略縦断面図。
【符号の説明】 １・・・基板 ２・・・絶縁層 ３・・・窒化チタン層
３’・・・残っている窒化チタン層 ４・・・タング
ステンプラグ ５・・・アルミニウム−シリコン合金
（金属化層又は金属化フィルム）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アンドレア・マルミロリ イタリア国 アルツァノ・ロンバルド 24022 ヴィア・サヴィオ 32 (72)発明者 ジョルジョ・デサンティ イタリア国 ミラノ 20124 ヴィア・マ ウロ・マッキ 81

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 絶縁層を通して開口を限定しかつエッチ
    ングを行い、窒化チタン付着層を付着し、該付着層上に
    タングステン層を付着しかつタングステンの窒化チタン
    に対する選択的なエッチング条件下で前記絶縁層の表面
    上の窒化チタン付着層が露出するまでタングステンのエ
    ッチングを行い、これにより前記開口中にタングステン
    プラグを残しかつ前記表面の不連続な平面に沿ってタン
    グステン残渣を残すことにより前記タングステンプラグ
    上に金属化フィルムを形成する方法において、 前記窒化チタン付着層が露出した後に第１のエッチング
    ステップを停止し、 タングステンとともに窒化チタンのエッチングも生ずる
    ようにエッチングの選択性を減少させることにより該エ
    ッチング選択性条件を修正し、 前記タングステンプラグと前記窒化チタンのエッチング
    を同時に行って窒化チタンの厚さを部分的に減少させな
    がら前記表面からタングステン残渣を除去するためのこ
    れらの修正された選択性の条件下で第２のエッチングス
    テップを行い、 残っている窒化チタン層上及び前記タングステンプラグ
    上に金属化層を付着させ、 前記金属化層と前記残っている窒化チタン層から成る積
    層のパターン化を行うことを含んで成ることを特徴とす
    る方法。
  2. 【請求項２】 前記第１のエッチングステップ間のタン
    グステンの窒化チタンに対する前記エッチング選択性が
    30/1と15/1の間であり、前記第２のエッチングステップ
    の間のエッチング選択性を15/1から1/10に減少させた請
    求項１に記載の方法。
  3. 【請求項３】 第１の高度に選択的なエッチングステッ
    プがＳＦ6 プラズマ中で行われ、かつ選択性が減少した
    前記第２のエッチングステップがＳＦ6 とＣｌ2 のプラ
    ズマ中で行われるようにした請求項２に記載の方法。
JP5151415A 1992-05-27 1993-05-27 タングステンプラグ上の金属化層形成方法 Pending JPH0637033A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT92830265.2 1992-05-27
EP92830265A EP0571691B1 (en) 1992-05-27 1992-05-27 Metallization over tungsten plugs

Publications (1)

Publication Number Publication Date
JPH0637033A true JPH0637033A (ja) 1994-02-10

Family

ID=8212110

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5151415A Pending JPH0637033A (ja) 1992-05-27 1993-05-27 タングステンプラグ上の金属化層形成方法

Country Status (4)

Country Link
US (2) US5407861A (ja)
EP (1) EP0571691B1 (ja)
JP (1) JPH0637033A (ja)
DE (1) DE69213928T2 (ja)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69213928T2 (de) * 1992-05-27 1997-03-13 Sgs Thomson Microelectronics Verdrahtung auf Wolfram-Plomben
JP3179212B2 (ja) * 1992-10-27 2001-06-25 日本電気株式会社 半導体装置の製造方法
US5776827A (en) * 1993-08-27 1998-07-07 Yamaha Corporation Wiring-forming method
JPH08191104A (ja) 1995-01-11 1996-07-23 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2710221B2 (ja) * 1995-01-25 1998-02-10 日本電気株式会社 半導体装置及びその製造方法
US5521121A (en) * 1995-04-03 1996-05-28 Taiwan Semiconductor Manufacturing Company Oxygen plasma etch process post contact layer etch back
US5496773A (en) * 1995-04-28 1996-03-05 Micron Technology, Inc. Semiconductor processing method of providing an electrically conductive interconnecting plug between an elevationally inner electrically conductive node and an elevationally outer electrically conductive node
JP3538970B2 (ja) * 1995-05-24 2004-06-14 ヤマハ株式会社 配線形成法
JPH08321545A (ja) * 1995-05-24 1996-12-03 Yamaha Corp 配線形成法
KR100218728B1 (ko) * 1995-11-01 1999-09-01 김영환 반도체 소자의 금속 배선 제조방법
JPH09148431A (ja) * 1995-11-21 1997-06-06 Nec Corp 半導体装置の製造方法
US5712207A (en) * 1996-02-29 1998-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Profile improvement of a metal interconnect structure on a tungsten plug
US5904559A (en) * 1996-03-06 1999-05-18 Taiwan Semiconductor Manufacturing Company, Ltd. Three dimensional contact or via structure with multiple sidewall contacts
US5622894A (en) * 1996-03-15 1997-04-22 Taiwan Semiconductor Manufacturing Company Ltd Process to minimize a seam in tungsten filled contact holes
US5926359A (en) * 1996-04-01 1999-07-20 International Business Machines Corporation Metal-insulator-metal capacitor
JPH09298238A (ja) * 1996-05-08 1997-11-18 Yamaha Corp 配線形成方法
US5801096A (en) * 1996-06-03 1998-09-01 Taiwan Semiconductor Manufacturing Company Ltd. Self-aligned tungsen etch back process to minimize seams in tungsten plugs
US5641710A (en) * 1996-06-10 1997-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Post tungsten etch back anneal, to improve aluminum step coverage
US5700726A (en) * 1996-06-21 1997-12-23 Taiwan Semiconductor Manufacturing Company Ltd Multi-layered tungsten depositions for contact hole filling
JPH1064848A (ja) * 1996-08-13 1998-03-06 Toshiba Corp 半導体装置の製造装置および製造方法
KR100221656B1 (ko) * 1996-10-23 1999-09-15 구본준 배선 형성 방법
US5804502A (en) * 1997-01-16 1998-09-08 Vlsi Technology, Inc. Tungsten plugs for integrated circuits and methods for making same
US5688718A (en) * 1997-02-03 1997-11-18 Taiwan Semiconductor Manufacturing Company Ltd Method of CVD TiN barrier layer integration
US20040222525A1 (en) * 1997-03-14 2004-11-11 Rhodes Howard E. Advanced VLSI metallization
JP3111924B2 (ja) * 1997-04-11 2000-11-27 日本電気株式会社 半導体装置の製造方法
US5915202A (en) * 1997-05-15 1999-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Blanket etching process for formation of tungsten plugs
JP3602294B2 (ja) * 1997-05-28 2004-12-15 株式会社ルネサステクノロジ 半導体メモリおよび情報記憶装置
US5994775A (en) * 1997-09-17 1999-11-30 Lsi Logic Corporation Metal-filled via/contact opening with thin barrier layers in integrated circuit structure for fast response, and process for making same
KR100292943B1 (ko) 1998-03-25 2001-09-17 윤종용 디램장치의제조방법
US6316834B1 (en) 1998-06-12 2001-11-13 Vlsi Technology, Inc. Tungsten plugs for integrated circuits and method for making same
US6103623A (en) * 1998-10-05 2000-08-15 Vanguard International Semiconductor Corporation Method for fabricating a tungsten plug structure and an overlying interconnect metal structure without a tungsten etch back or CMP procedure
US20010013660A1 (en) * 1999-01-04 2001-08-16 Peter Richard Duncombe Beol decoupling capacitor
US6306757B1 (en) * 1999-06-02 2001-10-23 United Microelectronics Corp. Method for forming a multilevel interconnect
US20030015496A1 (en) * 1999-07-22 2003-01-23 Sujit Sharan Plasma etching process
KR100335120B1 (ko) * 1999-08-25 2002-05-04 박종섭 반도체 소자의 금속 배선 형성 방법
JP4342075B2 (ja) 2000-03-28 2009-10-14 株式会社東芝 半導体装置およびその製造方法
US6352924B1 (en) * 2000-06-05 2002-03-05 Taiwan Semiconductor Manufacturing Company Rework method for wafers that trigger WCVD backside alarm
US6872668B1 (en) * 2000-09-26 2005-03-29 Integrated Device Technology, Inc. Multi-step tungsten etchback process to preserve barrier integrity in an integrated circuit structure
JP2003163263A (ja) * 2001-11-27 2003-06-06 Mitsubishi Electric Corp 半導体装置及びその製造方法
US7698483B2 (en) 2003-01-21 2010-04-13 Nextio, Inc. Switching apparatus and method for link initialization in a shared I/O environment
US7836211B2 (en) 2003-01-21 2010-11-16 Emulex Design And Manufacturing Corporation Shared input/output load-store architecture
US8102843B2 (en) 2003-01-21 2012-01-24 Emulex Design And Manufacturing Corporation Switching apparatus and method for providing shared I/O within a load-store fabric
US7953074B2 (en) 2003-01-21 2011-05-31 Emulex Design And Manufacturing Corporation Apparatus and method for port polarity initialization in a shared I/O device
US6855638B2 (en) * 2003-03-24 2005-02-15 Union Semiconductor Technology Corporation Process to pattern thick TiW metal layers using uniform and selective etching
US7323410B2 (en) * 2005-08-08 2008-01-29 International Business Machines Corporation Dry etchback of interconnect contacts
US8030215B1 (en) * 2008-02-19 2011-10-04 Marvell International Ltd. Method for creating ultra-high-density holes and metallization
US8883637B2 (en) * 2011-06-30 2014-11-11 Novellus Systems, Inc. Systems and methods for controlling etch selectivity of various materials
JP6299406B2 (ja) * 2013-12-19 2018-03-28 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2630588A1 (fr) * 1988-04-22 1989-10-27 Philips Nv Procede pour realiser une configuration d'interconnexion sur un dispositif semiconducteur notamment un circuit a densite d'integration elevee
US4980018A (en) * 1989-11-14 1990-12-25 Intel Corporation Plasma etching process for refractory metal vias
JPH0480917A (ja) * 1990-07-24 1992-03-13 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH04257227A (ja) * 1991-02-08 1992-09-11 Sony Corp 配線形成方法
US5164330A (en) * 1991-04-17 1992-11-17 Intel Corporation Etchback process for tungsten utilizing a NF3/AR chemistry
DE69213928T2 (de) * 1992-05-27 1997-03-13 Sgs Thomson Microelectronics Verdrahtung auf Wolfram-Plomben
JPH06112172A (ja) * 1992-09-25 1994-04-22 Sony Corp ドライエッチング方法
JP3179212B2 (ja) * 1992-10-27 2001-06-25 日本電気株式会社 半導体装置の製造方法
US5521119A (en) * 1994-07-13 1996-05-28 Taiwan Semiconductor Manufacturing Co. Post treatment of tungsten etching back
US5514622A (en) * 1994-08-29 1996-05-07 Cypress Semiconductor Corporation Method for the formation of interconnects and landing pads having a thin, conductive film underlying the plug or an associated contact of via hole

Also Published As

Publication number Publication date
EP0571691A1 (en) 1993-12-01
US5786272A (en) 1998-07-28
US5407861A (en) 1995-04-18
DE69213928T2 (de) 1997-03-13
EP0571691B1 (en) 1996-09-18
DE69213928D1 (de) 1996-10-24

Similar Documents

Publication Publication Date Title
JPH0637033A (ja) タングステンプラグ上の金属化層形成方法
US5514622A (en) Method for the formation of interconnects and landing pads having a thin, conductive film underlying the plug or an associated contact of via hole
US5486492A (en) Method of forming multilayered wiring structure in semiconductor device
US5654233A (en) Step coverage enhancement process for sub half micron contact/via
US5055423A (en) Planarized selective tungsten metallization system
US5227335A (en) Tungsten metallization
US6171964B1 (en) Method of forming a conductive spacer in a via
US5284799A (en) Method of making a metal plug
JPH0212917A (ja) 半導体装置の製造方法
JPH05114587A (ja) コンタクト包囲条件のない集積回路メタリゼーシヨン及びその製造方法
JPH08236626A (ja) 半導体接続構成体及び方法
US5801096A (en) Self-aligned tungsen etch back process to minimize seams in tungsten plugs
JP2000323571A (ja) 半導体装置の製造方法
US5688718A (en) Method of CVD TiN barrier layer integration
US20020064939A1 (en) Method for forming conductive line in semiconductor device
JP3135052B2 (ja) 半導体装置及びその製造方法
JP3068223B2 (ja) 半導体装置の製造方
JP2891195B2 (ja) 半導体装置の製造方法
JPH05283363A (ja) 半導体装置の製造方法
JPH05283536A (ja) 半導体装置のコンタクトホール埋め込み方法
JP2000208620A (ja) 半導体装置の製造方法
JP2001085520A (ja) コンタクトプラグ構造及びその製造方法
KR100260522B1 (ko) 반도체소자의콘택홀매립방법
JP2911171B2 (ja) 半導体素子のコンタクトプラグの形成方法
KR0184054B1 (ko) 반도체 장치의 금속배선층 형성방법