JPH0480917A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0480917A JPH0480917A JP19392890A JP19392890A JPH0480917A JP H0480917 A JPH0480917 A JP H0480917A JP 19392890 A JP19392890 A JP 19392890A JP 19392890 A JP19392890 A JP 19392890A JP H0480917 A JPH0480917 A JP H0480917A
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact hole
- metal
- interlayer insulating
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 229910052751 metal Inorganic materials 0.000 claims abstract description 46
- 239000002184 metal Substances 0.000 claims abstract description 46
- 239000011229 interlayer Substances 0.000 claims abstract description 19
- 230000004888 barrier function Effects 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 abstract description 21
- 239000010937 tungsten Substances 0.000 abstract description 21
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 19
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 18
- 238000000034 method Methods 0.000 abstract description 14
- 230000001070 adhesive effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 230000005012 migration Effects 0.000 description 3
- 238000013508 migration Methods 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 150000003657 tungsten Chemical class 0.000 description 2
- 229910000531 Co alloy Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は半導体装置の製造方法に係り、特に金属配線
のコンタクト部、中でも埋込みコンタクト部の形成法に
関するものである。
のコンタクト部、中でも埋込みコンタクト部の形成法に
関するものである。
（従来の技術）
半導体装置においてパターンが微細化されるにつれ、金
属配線のコンタクト部のアスペクト比も大きくなり、該
コンタクト部で金属配線が断切れを起す問題がある。そ
こで、半導体基板上の層間絶縁膜に形成されたコンタク
トホールを、配線形成前に予め埋込み金属（例えばタン
グステン）で埋込む、埋込みコンタクトが開発されてい
る。
属配線のコンタクト部のアスペクト比も大きくなり、該
コンタクト部で金属配線が断切れを起す問題がある。そ
こで、半導体基板上の層間絶縁膜に形成されたコンタク
トホールを、配線形成前に予め埋込み金属（例えばタン
グステン）で埋込む、埋込みコンタクトが開発されてい
る。
従来、この埋込みコンタクト部は第２回に示すようにし
て製造される。
て製造される。
まず第２図（ａｌに示すように、一部に拡散層１を形成
した半導体基板２上に、ノンドープ絶縁ＷＩ！３とＢＰ
ＳＧＩＩ４からなる２層構造の層間絶縁膜５（Ｂ Ｐ
Ｓ Ｇｌｌは平坦化のためのりフローを行い易いように
形成される）を形成する０次に、その層間絶縁膜５の一
部に、前記拡散層１に貫通するようにコンタクトホール
６を通常のホトリソ・エッチング技術で開ける。
した半導体基板２上に、ノンドープ絶縁ＷＩ！３とＢＰ
ＳＧＩＩ４からなる２層構造の層間絶縁膜５（Ｂ Ｐ
Ｓ Ｇｌｌは平坦化のためのりフローを行い易いように
形成される）を形成する０次に、その層間絶縁膜５の一
部に、前記拡散層１に貫通するようにコンタクトホール
６を通常のホトリソ・エッチング技術で開ける。
次に、そのコンタ、クトホール６の内壁と層間絶縁膜５
の表面の全面に第２図（′ｂ）に示すようにＴｉＮ膜７
を形成する。このＴｉＮＷ！Ｊ、７は、次に形成される
埋込み金属の密着性の向上のためと、該埋込み金属を堆
積させる時のガスが基板２と反応することを防止するバ
リアとして、さらには埋込み金属自体が基板２と反応す
ることを防止するバリアとして形成される。次に、その
バリア兼密着性向上膜としてのＴｉＮ膜７上の全面に、
コンタクトホール６を埋込んで、埋込み金属としてのタ
ングステン膜８を表面が平坦になるように形成する。
の表面の全面に第２図（′ｂ）に示すようにＴｉＮ膜７
を形成する。このＴｉＮＷ！Ｊ、７は、次に形成される
埋込み金属の密着性の向上のためと、該埋込み金属を堆
積させる時のガスが基板２と反応することを防止するバ
リアとして、さらには埋込み金属自体が基板２と反応す
ることを防止するバリアとして形成される。次に、その
バリア兼密着性向上膜としてのＴｉＮ膜７上の全面に、
コンタクトホール６を埋込んで、埋込み金属としてのタ
ングステン膜８を表面が平坦になるように形成する。
次に、そのタングステン膜８とＴｉＮ膜７を、層間絶縁
膜５の表面が露出するまでＦ系ガスで全面エッチバック
して、これらの膜８．７を第２図ｔｃ＋に示すようにコ
ンタクトホール６内にのみ残す。
膜５の表面が露出するまでＦ系ガスで全面エッチバック
して、これらの膜８．７を第２図ｔｃ＋に示すようにコ
ンタクトホール６内にのみ残す。
これによりコンタクトホール６の埋込みが終了する。
その後、配線金属例えばＡＩ Ｓｉ Ｃｕの全面ス
パッタ形成と公知のホトリソ・エツチング技術による該
金属のパターニングにより、第２図ｉｄｌに示すように
、コンタクトホール６内のタングステン膜８に接続され
る、ひいては該タングステン膜８を通して拡散層１に接
続される金属扉ｖＡ９を形成する。
パッタ形成と公知のホトリソ・エツチング技術による該
金属のパターニングにより、第２図ｉｄｌに示すように
、コンタクトホール６内のタングステン膜８に接続され
る、ひいては該タングステン膜８を通して拡散層１に接
続される金属扉ｖＡ９を形成する。
（発明が解決しようとする課題）
しかしながら、上記のような従来の形成法では、Ｆ系ガ
スを用いてタングステン膜８とＴｉＮ膜７を全面エッチ
バックする際に、エツチング速度がＴｉＮ＜Ｗ である
ため、第２図ｔｃ＋に示すようにコンタクトホール６内
のタングステンＷＪ８までエツチングしてしまい、コン
タクトホール６内に凹部１０が発生する問題があった。
スを用いてタングステン膜８とＴｉＮ膜７を全面エッチ
バックする際に、エツチング速度がＴｉＮ＜Ｗ である
ため、第２図ｔｃ＋に示すようにコンタクトホール６内
のタングステンＷＪ８までエツチングしてしまい、コン
タクトホール６内に凹部１０が発生する問題があった。
したがって、埋込みコンタクトとしたにも係わらず、埋
込みが不充分で、前記凹部１０によりコンタクトホール
部で金属配線９が断切れを起すという問題があった。
込みが不充分で、前記凹部１０によりコンタクトホール
部で金属配線９が断切れを起すという問題があった。
この発明は上記の点に鑑みなされたもので、コンタクト
ホールを埋込み金属で完全に埋込むことができ、該コン
タクトホール部での金属配線の断切れを確実に防止でき
る半導体装置の製造方法を提供することを目的とする。
ホールを埋込み金属で完全に埋込むことができ、該コン
タクトホール部での金属配線の断切れを確実に防止でき
る半導体装置の製造方法を提供することを目的とする。
（課題を解決するための手段）
この発明では、半導体装置の製造方法、特に埋込みコン
タクト部の形成法において、全面エッチバックでは、バ
リア兼密着性向上膜と埋込み金属膜のうち、埋込み金属
膜のみをエッチバックし、バリア兼密着性向上膜はコン
タクトホール内とともに層間絶縁膜の表面に残し、この
バリア兼密着性向上膜は、その後に配線金属をパターニ
ングして金属配線を形成する際に同時に配線形状にパタ
ーニングする。
タクト部の形成法において、全面エッチバックでは、バ
リア兼密着性向上膜と埋込み金属膜のうち、埋込み金属
膜のみをエッチバックし、バリア兼密着性向上膜はコン
タクトホール内とともに層間絶縁膜の表面に残し、この
バリア兼密着性向上膜は、その後に配線金属をパターニ
ングして金属配線を形成する際に同時に配線形状にパタ
ーニングする。
（作 用）
上記この発明においては、全面エッチバックでは埋込み
金属膜のみをエッチバックするようにしたので、該金属
膜とバリア兼密着性向上膜にエツチング速度差があって
も、該速度差が原因でコンタクトホール内の埋込み金属
膜までエツチングしてしまうことがなくなり、コンタク
トホール内を埋込み金属膜で完全に埋込める。
金属膜のみをエッチバックするようにしたので、該金属
膜とバリア兼密着性向上膜にエツチング速度差があって
も、該速度差が原因でコンタクトホール内の埋込み金属
膜までエツチングしてしまうことがなくなり、コンタク
トホール内を埋込み金属膜で完全に埋込める。
また、バリア兼密着性向上膜は、配線金属をパターニン
グする際に同時に配線形状にパターニングされ、金属配
線の下に残るので、エレクトロマイグレーション・スト
レスマイグレーンヨンに優れた配線形成を可能とする。
グする際に同時に配線形状にパターニングされ、金属配
線の下に残るので、エレクトロマイグレーション・スト
レスマイグレーンヨンに優れた配線形成を可能とする。
（実施例）
以下この発明の一実施例を図面を参照して説明する。第
１図はこの発明の一実施例を工程順に示す断面図である
。
１図はこの発明の一実施例を工程順に示す断面図である
。
まず、第１図（ａｌに示すように、一部に拡散層２１を
形成した半導体基板２２上に、ノンドープ絶縁膜２３と
ＢＰＳＧ膜２４からなる２層構造の層間絶縁膜２５を形
成する０次に、その層間絶縁！ｊ２５の一部に、前記拡
散層２１に貫通するようにコンタクトホール２６を通常
のホトリソ・エツチング技術で開ける。このコンタクト
ホール２６は、−例としては０．７ハφ、深さ１．７
ｎに開けられる。その後、そのコンタクトホール２６の
内壁と層間絶縁膜２５の表面の全面に、スパッタ法でバ
リア兼密着性向上膜としてＴｉＮ膜２７を１０００人程
度０厚さに形成する。さらにそのＴｉＮ１ｌｉ、２７上
の全面に、コンタクトホール２６を埋めて、かつ表面が
平坦となるように、埋込み金属膜としてタングステン膜
２８を形成する。このタングステン膜２８は、例えばコ
ールドウオール型ＣＶＤ装置で、圧力６．５ Ｔｏｒｒ
、 ＷＦｂ ２００ ｓｃｃｍＨｚ ３８００ ｓｃｃ
ｔｍ、温度４００℃にて、厚さ８０００人程度０形成さ
れる。
形成した半導体基板２２上に、ノンドープ絶縁膜２３と
ＢＰＳＧ膜２４からなる２層構造の層間絶縁膜２５を形
成する０次に、その層間絶縁！ｊ２５の一部に、前記拡
散層２１に貫通するようにコンタクトホール２６を通常
のホトリソ・エツチング技術で開ける。このコンタクト
ホール２６は、−例としては０．７ハφ、深さ１．７
ｎに開けられる。その後、そのコンタクトホール２６の
内壁と層間絶縁膜２５の表面の全面に、スパッタ法でバ
リア兼密着性向上膜としてＴｉＮ膜２７を１０００人程
度０厚さに形成する。さらにそのＴｉＮ１ｌｉ、２７上
の全面に、コンタクトホール２６を埋めて、かつ表面が
平坦となるように、埋込み金属膜としてタングステン膜
２８を形成する。このタングステン膜２８は、例えばコ
ールドウオール型ＣＶＤ装置で、圧力６．５ Ｔｏｒｒ
、 ＷＦｂ ２００ ｓｃｃｍＨｚ ３８００ ｓｃｃ
ｔｍ、温度４００℃にて、厚さ８０００人程度０形成さ
れる。
その後、Ｆ系のガスにてタングステン膜２８のみを全面
エッチバックすることにより、このタングステンｗ１．
２Ｂを第１図（ｂｌに示すようにコンタクトホール２６
内にのみ残す、この時、ＴｉＮ ＩＭＥ ２７はエッチ
バックを行わないので、このＴｉＮ膜２７は、コンタク
トホール２６内とともに層間絶縁膜２５の表面に残る。
エッチバックすることにより、このタングステンｗ１．
２Ｂを第１図（ｂｌに示すようにコンタクトホール２６
内にのみ残す、この時、ＴｉＮ ＩＭＥ ２７はエッチ
バックを行わないので、このＴｉＮ膜２７は、コンタク
トホール２６内とともに層間絶縁膜２５の表面に残る。
また、ＴｉＮ １９２７をエッチバックで層間絶縁膜２
５の表面から除去する場合は、その時、エンチング速度
Ｗ＞ＴｉＮによりコンタクトホール２６内のタングステ
ン膜２８をエツチングしてしまうことになるが、この場
合はＴｉＮ膜２７のエッチバックを行っていないので、
そのようなことがなく、コンタクトホール２６内に完全
にタングステン膜２８を残すことができる。換言すれば
、コンタクトホール２６内をタングステン膜２８で完全
に埋込むことができる。
５の表面から除去する場合は、その時、エンチング速度
Ｗ＞ＴｉＮによりコンタクトホール２６内のタングステ
ン膜２８をエツチングしてしまうことになるが、この場
合はＴｉＮ膜２７のエッチバックを行っていないので、
そのようなことがなく、コンタクトホール２６内に完全
にタングステン膜２８を残すことができる。換言すれば
、コンタクトホール２６内をタングステン膜２８で完全
に埋込むことができる。
しかる後、層間絶縁膜２５上にスバフタ装置により配線
金属としてＡｌ−５ｉ−Ｃｏ合金２９を第１図ｆｃｌに
示すように堆積させる。
金属としてＡｌ−５ｉ−Ｃｏ合金２９を第１図ｆｃｌに
示すように堆積させる。
その後、そのＡｌ−３ｔ−Ｃｕ合金を通常のホトリソ・
エツチング工程でＣｌ系のガスを用いてパタニングする
ことにより、第１図＋ｄ＋に示すように金属配線３０を
形成する。この時、同時に、層間絶ｍ膜２５の表面に残
存しているＴｉＮ膜２７も金属配＃ｌＡ３０と同一形状
にバターニングする。このＴｉＮ膜２７が金属配線３０
の下に残ることにより、エレクトロマイグレーシラン・
ストレスマイグレーションに優れた配線形成が可能とな
る。
エツチング工程でＣｌ系のガスを用いてパタニングする
ことにより、第１図＋ｄ＋に示すように金属配線３０を
形成する。この時、同時に、層間絶ｍ膜２５の表面に残
存しているＴｉＮ膜２７も金属配＃ｌＡ３０と同一形状
にバターニングする。このＴｉＮ膜２７が金属配線３０
の下に残ることにより、エレクトロマイグレーシラン・
ストレスマイグレーションに優れた配線形成が可能とな
る。
なお、上記一実施例では、バリア兼密着性向上膜として
ＴｉＮ膜、配線金属膜としてＷ（タングステン）膜を用
いた場合について説明したが、バリア兼密着性向上膜が
ＴｉＮ膜で、配線金属膜がＴｉ−あるいは−Ｓｔ の場
合も従来同様の問題点があり、この発明を適用すること
により、問題点を解決できる。
ＴｉＮ膜、配線金属膜としてＷ（タングステン）膜を用
いた場合について説明したが、バリア兼密着性向上膜が
ＴｉＮ膜で、配線金属膜がＴｉ−あるいは−Ｓｔ の場
合も従来同様の問題点があり、この発明を適用すること
により、問題点を解決できる。
（発明の効果）
以上詳細に説明したように、この発明の製造方法によれ
ば、全面エッチバックでは埋込み金属膜のみをエッチバ
ックすることにより、コンタクトホールを該埋込み金属
膜で完全に埋込むことができ、エツチングし過ぎによる
凹部の発生がないので、コンタクトホール部での金属配
線の断線を確実に防止することができる。また、バリア
兼密着性向上膜は、金属配線と同一形状にパターニング
して、金属配線の下に残されるので、このバリア兼密着
性向上膜の存在によりエレクトロマイグレーシラン・ス
トレスマイグレーションに優れた配線形成が可能となる
。
ば、全面エッチバックでは埋込み金属膜のみをエッチバ
ックすることにより、コンタクトホールを該埋込み金属
膜で完全に埋込むことができ、エツチングし過ぎによる
凹部の発生がないので、コンタクトホール部での金属配
線の断線を確実に防止することができる。また、バリア
兼密着性向上膜は、金属配線と同一形状にパターニング
して、金属配線の下に残されるので、このバリア兼密着
性向上膜の存在によりエレクトロマイグレーシラン・ス
トレスマイグレーションに優れた配線形成が可能となる
。
第１図はこの発明の半導体装置の製造方法の一実施例を
示す工程断面図、第２図は従来の埋込みコンタクト部の
形成法を示す工程断面図である。 ２２・・・半導体基板、２５・・・層間絶縁膜、２６・
・・コンタ ク トホール、 ・・・ＴｉＮ 膜、 タング ステン膜、 ・・・ 八ｌ ｉ Ｃｕ合金、 ０・・・金属配 線。 特 許 出 願 人 沖電気工業株式会社−−−−− 雪だ＝ザ コンタクトホール 本発明の 実施例 ど１ 本発明の一実施例 値 Ｉ 舘 従来の形成法 第２ 図 従来の形成法 第２ 図
示す工程断面図、第２図は従来の埋込みコンタクト部の
形成法を示す工程断面図である。 ２２・・・半導体基板、２５・・・層間絶縁膜、２６・
・・コンタ ク トホール、 ・・・ＴｉＮ 膜、 タング ステン膜、 ・・・ 八ｌ ｉ Ｃｕ合金、 ０・・・金属配 線。 特 許 出 願 人 沖電気工業株式会社−−−−− 雪だ＝ザ コンタクトホール 本発明の 実施例 ど１ 本発明の一実施例 値 Ｉ 舘 従来の形成法 第２ 図 従来の形成法 第２ 図
Claims (1)
- 【特許請求の範囲】 半導体基板上に層間絶縁膜を形成し、その一部にコン
タクトホールを開ける工程と、 そのコンタクトホールの内壁および層間絶縁膜の表面の
全面にバリア兼密着性向上膜を形成し、さらにその上の
全面にコンタクトホールを埋込んで埋込み金属膜を形成
する工程と、 その埋込み金属膜を全面エッチバックして、この埋込み
金属膜をコンタクトホール内にのみ残す工程と、 その後、層間絶縁膜上に配線金属を被着し、この配線金
属と、前記層間絶縁膜の表面に残存しているバリア兼密
着性向上膜とを配線形状にパターニングする工程とを具
備してなる半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19392890A JPH0480917A (ja) | 1990-07-24 | 1990-07-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19392890A JPH0480917A (ja) | 1990-07-24 | 1990-07-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0480917A true JPH0480917A (ja) | 1992-03-13 |
Family
ID=16316078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19392890A Pending JPH0480917A (ja) | 1990-07-24 | 1990-07-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0480917A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5407861A (en) * | 1992-05-27 | 1995-04-18 | Sgs-Thomson Microelectronics, S.R.L. | Metallization over tungsten plugs |
| JP2006049889A (ja) * | 2004-07-27 | 2006-02-16 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
-
1990
- 1990-07-24 JP JP19392890A patent/JPH0480917A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5407861A (en) * | 1992-05-27 | 1995-04-18 | Sgs-Thomson Microelectronics, S.R.L. | Metallization over tungsten plugs |
| US5786272A (en) * | 1992-05-27 | 1998-07-28 | Sgs-Thomson Microelectronics S.R.L. | Metallization over tungsten plugs |
| JP2006049889A (ja) * | 2004-07-27 | 2006-02-16 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5284799A (en) | Method of making a metal plug | |
| US5227335A (en) | Tungsten metallization | |
| JPH0514417B2 (ja) | ||
| JPH04293233A (ja) | メタルプラグの形成方法 | |
| JPH04142061A (ja) | タングステンプラグの形成方法 | |
| EP0817258A2 (en) | Method for manufacturing an interconnection structure in a semiconductor device | |
| US5380680A (en) | Method for forming a metal contact of a semiconductor device | |
| JP3391933B2 (ja) | 半導体素子とその製造方法 | |
| JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
| KR100282232B1 (ko) | 반도체장치의 배선 형성방법 | |
| JPH0480917A (ja) | 半導体装置の製造方法 | |
| JPH10125785A (ja) | 半導体集積回路の配線形成方法 | |
| JPH05291408A (ja) | 半導体装置およびその製造方法 | |
| JPH0974095A (ja) | 半導体装置の製造方法 | |
| JP2805840B2 (ja) | 半導体装置及びその多層配線形成方法 | |
| JPS63269546A (ja) | 半導体装置の製造方法 | |
| JP2968005B2 (ja) | 半導体装置の製造方法 | |
| JP3301466B2 (ja) | 半導体装置の製造方法 | |
| JPH05283363A (ja) | 半導体装置の製造方法 | |
| JPH09275136A (ja) | 半導体装置及びその製造方法 | |
| JPH0410426A (ja) | 半導体装置の製造方法 | |
| KR950003222B1 (ko) | 반도체 장치의 제조방법 | |
| KR100396684B1 (ko) | 반도체장치의금속배선형성방법 | |
| KR100564803B1 (ko) | 비아 플러그 형성 방법 | |
| JP2706388B2 (ja) | 半導体装置の製造方法 |