JP2805840B2 - 半導体装置及びその多層配線形成方法 - Google Patents
半導体装置及びその多層配線形成方法Info
- Publication number
- JP2805840B2 JP2805840B2 JP1137234A JP13723489A JP2805840B2 JP 2805840 B2 JP2805840 B2 JP 2805840B2 JP 1137234 A JP1137234 A JP 1137234A JP 13723489 A JP13723489 A JP 13723489A JP 2805840 B2 JP2805840 B2 JP 2805840B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- connection hole
- layer
- etching
- multilayer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置及びその多層配線形成方法に関
する。
する。
本発明は、半導体基板上に層間絶縁膜を介して多層配
線が形成され、多層配線を露出させる接続孔内に導電材
料が埋め込まれた多層配線構造の半導体装置であって、
上層配線を露出させる接続孔と、上層配線を貫通して下
層配線を露出させる接続孔が形成されており、上層配線
を露出させる接続孔内に臨む上層配線の表面が、接続孔
を形成する際のエッチングに対して耐性を有する材料で
形成されて成り、下層配線を露出させる接続孔が形成さ
れる部分の上層配線の表面はエッチングに対して耐性を
有する材料で形成されていない構成とすることによっ
て、上層配線又は下層配線の断線を防止すると共に、信
頼性の高い半導体装置を提供できるようにしたものであ
る。
線が形成され、多層配線を露出させる接続孔内に導電材
料が埋め込まれた多層配線構造の半導体装置であって、
上層配線を露出させる接続孔と、上層配線を貫通して下
層配線を露出させる接続孔が形成されており、上層配線
を露出させる接続孔内に臨む上層配線の表面が、接続孔
を形成する際のエッチングに対して耐性を有する材料で
形成されて成り、下層配線を露出させる接続孔が形成さ
れる部分の上層配線の表面はエッチングに対して耐性を
有する材料で形成されていない構成とすることによっ
て、上層配線又は下層配線の断線を防止すると共に、信
頼性の高い半導体装置を提供できるようにしたものであ
る。
本発明は、半導体基板上に層間絶縁膜を介して多層配
線を形成する半導体装置の多層配線形成方法であって、
予め、上層配線の表面の一部に、接続孔を形成する際の
エッチングに対して耐性を有する耐エッチング材料層を
形成した後、耐エッチング材料層が形成された領域にお
いて、上層配線を露出させる接続孔を形成するととも
に、耐エッチング材料層が形成されていない領域におい
て、上層配線を貫通して下層配線に至る接続孔を形成
し、次いでそれぞれの接続孔内に導電材料を埋め込むこ
とにより、上層配線又は下層配線の断線を防止し、且つ
深さの異なる複数の接続孔の開口も同時に形成できるよ
うにしたものである。
線を形成する半導体装置の多層配線形成方法であって、
予め、上層配線の表面の一部に、接続孔を形成する際の
エッチングに対して耐性を有する耐エッチング材料層を
形成した後、耐エッチング材料層が形成された領域にお
いて、上層配線を露出させる接続孔を形成するととも
に、耐エッチング材料層が形成されていない領域におい
て、上層配線を貫通して下層配線に至る接続孔を形成
し、次いでそれぞれの接続孔内に導電材料を埋め込むこ
とにより、上層配線又は下層配線の断線を防止し、且つ
深さの異なる複数の接続孔の開口も同時に形成できるよ
うにしたものである。
従来、多層配線を形成する場合、配線層間を結ぶ接続
孔（スルーホール又はビアホール）は、各配線層の形成
毎に開口すると共に、該接続孔内に導電材料を埋め込ん
で行なっていた（特開昭60−115245号公報参照）。
孔（スルーホール又はビアホール）は、各配線層の形成
毎に開口すると共に、該接続孔内に導電材料を埋め込ん
で行なっていた（特開昭60−115245号公報参照）。
具体的に第４図に基いて従来の多層配線形成方法を説
明すると、まず同図Ａに示すように、シリコン基板（2
1）上に形成したSiO2膜（22）上に例えばCVD（化学気相
成長）法等により不純物例えばリン（Ｐ）がドープされ
た多結晶シリコン層を堆積したのちパターニングして第
１の配線層（23）となす。
明すると、まず同図Ａに示すように、シリコン基板（2
1）上に形成したSiO2膜（22）上に例えばCVD（化学気相
成長）法等により不純物例えばリン（Ｐ）がドープされ
た多結晶シリコン層を堆積したのちパターニングして第
１の配線層（23）となす。
次に、同図Ｂに示すように、第１の配線層（23）を含
む全面に層間絶縁膜（24）を例えばCVD法等で形成した
のち、900℃,20分の熱処理を施して層間絶縁膜（24）を
流動化させることによって平坦化形状を得る。
む全面に層間絶縁膜（24）を例えばCVD法等で形成した
のち、900℃,20分の熱処理を施して層間絶縁膜（24）を
流動化させることによって平坦化形状を得る。
次に、同図Ｃに示すように、層間絶縁膜（24）の所要
箇所に接続孔（25）を開口する。
箇所に接続孔（25）を開口する。
次に、同図Ｄに示すように、接続孔（25）内に導電性
材料例えばタングステン（Ｗ）金属層（26）を例えば選
択CVD法等で埋め込む。
材料例えばタングステン（Ｗ）金属層（26）を例えば選
択CVD法等で埋め込む。
次に、同図Ｅに示すように、リン（Ｐ）がドープされ
た多結晶シリコン層を例えばCVD法等で堆積したのち、
パターニングして第２の配線層（27）となす。
た多結晶シリコン層を例えばCVD法等で堆積したのち、
パターニングして第２の配線層（27）となす。
次に、同図Ｆに示すように、第２の配線層（27）を含
む全面に層間絶縁膜（28）を例えばCVD法等で堆積した
のち、900℃,20分の熱処理を施して層間絶縁膜（28）を
流動化させることによって、平坦化形状を得る。
む全面に層間絶縁膜（28）を例えばCVD法等で堆積した
のち、900℃,20分の熱処理を施して層間絶縁膜（28）を
流動化させることによって、平坦化形状を得る。
次に、同図Ｇに示すよう、平坦化された層間絶縁膜
（28）の所要箇所に接続孔（図示の例では接続孔（29
a）及び（29b））を開口する。
（28）の所要箇所に接続孔（図示の例では接続孔（29
a）及び（29b））を開口する。
次に、同図Ｈに示すように、接続孔（29a）及び（29
b）内にタングステン（Ｗ）金属層（30）を例えば選択C
VD法等で埋め込む。その後、層間絶縁膜（28）を含む全
面にAl層を形成したのち、パターニングしてAl配線層
（31）となすことによって多層配線構造を得る。
b）内にタングステン（Ｗ）金属層（30）を例えば選択C
VD法等で埋め込む。その後、層間絶縁膜（28）を含む全
面にAl層を形成したのち、パターニングしてAl配線層
（31）となすことによって多層配線構造を得る。
しかしながら、従来の多層配線形成方法においては、
熱処理、特に第１図Ｆで示す層間絶縁膜（28）の平坦化
を目的とした熱処理（900℃,20分）時、第１の配線層
（23）の多結晶シリコンと第２の配線層（27）の多結晶
シリコンとが、その間に存するタングステン（Ｗ）金属
層（26）とその上部及び下部においてそれぞれ反応して
シリサイド化し（符号ａで示す）、そのシリサイド化反
応によって体積収縮が起こり、その結果、第１の配線層
（23）とタングステン（Ｗ）金属層（26）間又は第２の
配線層（27）とタングステン（Ｗ）金属層（26）間で断
線するという不都合があった。
熱処理、特に第１図Ｆで示す層間絶縁膜（28）の平坦化
を目的とした熱処理（900℃,20分）時、第１の配線層
（23）の多結晶シリコンと第２の配線層（27）の多結晶
シリコンとが、その間に存するタングステン（Ｗ）金属
層（26）とその上部及び下部においてそれぞれ反応して
シリサイド化し（符号ａで示す）、そのシリサイド化反
応によって体積収縮が起こり、その結果、第１の配線層
（23）とタングステン（Ｗ）金属層（26）間又は第２の
配線層（27）とタングステン（Ｗ）金属層（26）間で断
線するという不都合があった。
本発明は、このような点に鑑み成されたもので、その
目的とするところは、複数の配線層間に断線を引起こす
ことがなく、多層配線の高信頼化を図ることができる半
導体装置及びその多層配線形成方法を提供することにあ
る。
目的とするところは、複数の配線層間に断線を引起こす
ことがなく、多層配線の高信頼化を図ることができる半
導体装置及びその多層配線形成方法を提供することにあ
る。
本発明の半導体装置は、半導体基板上に層間絶縁膜を
介して多層配線が形成され、多層配線を露出させる接続
孔内に導電材料が埋め込まれた多層配線構造の半導体装
置であって、上層配線を露出させる接続孔と、上層配線
を貫通して下層配線を露出させる接続孔が形成されてお
り、上層配線を露出させる接続孔内に臨む上層配線の表
面が、接続孔を形成する際のエッチングに対して耐性を
有する材料で形成されて成り、下層配線を露出させる接
続孔が形成される部分の上層配線の表面はエッチングに
対して耐性を有する材料で形成されていない構成とす
る。
介して多層配線が形成され、多層配線を露出させる接続
孔内に導電材料が埋め込まれた多層配線構造の半導体装
置であって、上層配線を露出させる接続孔と、上層配線
を貫通して下層配線を露出させる接続孔が形成されてお
り、上層配線を露出させる接続孔内に臨む上層配線の表
面が、接続孔を形成する際のエッチングに対して耐性を
有する材料で形成されて成り、下層配線を露出させる接
続孔が形成される部分の上層配線の表面はエッチングに
対して耐性を有する材料で形成されていない構成とす
る。
上層配線のエッチングに対して耐性を有する表面の幅
は、少なくとも上層配線を露出させる接続孔の開口幅よ
り大きくする。
は、少なくとも上層配線を露出させる接続孔の開口幅よ
り大きくする。
本発明の半導体装置の多層配線形成方法は、半導体基
板上に層間絶縁膜を介して多層配線を形成する半導体装
置の多層配線形成方法であって、予め、上層配線の表面
の一部に、接続孔を形成する際のエッチングに対して耐
性を有する耐エッチング材料層を形成した後、耐エッチ
ング材料層が形成された領域において、上層配線を露出
させる接続孔を形成するとともに、耐エッチング材料層
が形成されていない領域において、上層配線を貫通して
下層配線に至る接続孔を形成し、次いでそれぞれの接続
孔内に導電材料を埋め込むようにする。
板上に層間絶縁膜を介して多層配線を形成する半導体装
置の多層配線形成方法であって、予め、上層配線の表面
の一部に、接続孔を形成する際のエッチングに対して耐
性を有する耐エッチング材料層を形成した後、耐エッチ
ング材料層が形成された領域において、上層配線を露出
させる接続孔を形成するとともに、耐エッチング材料層
が形成されていない領域において、上層配線を貫通して
下層配線に至る接続孔を形成し、次いでそれぞれの接続
孔内に導電材料を埋め込むようにする。
上述の本発明の半導体装置によれば、多層配線を露出
させる接続孔内に導電材料が埋め込まれた多層配線構造
において、上層配線を露出させる接続孔内に臨む上層配
線の表面が耐エッチング材料で形成され、下層配線を露
出させる接続孔が形成される部分の上層配線の表面には
耐エッチング材料が形成されていないので、上層配線を
露出させる浅い接続孔と、上層配線を貫通して下層配線
を露出させる深い接続孔が同時に形成される。このた
め、この深さの異なる接続孔内の導電材料は、層間絶縁
膜による平坦化のための熱処理後に埋め込まれることに
なるので、多層配線と導電材料との間に上記熱処理によ
る反応が起こらず多層配線と導電材料間の断線が防止さ
れる。その結果、高信頼性のある多層配線構造の半導体
装置を得ることができる。
させる接続孔内に導電材料が埋め込まれた多層配線構造
において、上層配線を露出させる接続孔内に臨む上層配
線の表面が耐エッチング材料で形成され、下層配線を露
出させる接続孔が形成される部分の上層配線の表面には
耐エッチング材料が形成されていないので、上層配線を
露出させる浅い接続孔と、上層配線を貫通して下層配線
を露出させる深い接続孔が同時に形成される。このた
め、この深さの異なる接続孔内の導電材料は、層間絶縁
膜による平坦化のための熱処理後に埋め込まれることに
なるので、多層配線と導電材料との間に上記熱処理によ
る反応が起こらず多層配線と導電材料間の断線が防止さ
れる。その結果、高信頼性のある多層配線構造の半導体
装置を得ることができる。
また、上述の本発明の多層配線形成方法によれば、上
層配線を露出させる接続孔と、上層配線を貫通して下層
配線に至る接続孔とを形成した後に、それぞれの接続孔
内に導電材料を埋め込むようにしたので、導電材料は層
間絶縁膜に対する平坦化のための熱処理の影響を受けな
い。従って、多層配線と導電材料との間に熱処理による
反応が行われなくなり、反応による体積収縮は生ぜず、
多層配線と導電材料間の断線は防止される。また、予
め、上層配線の一部に耐エッチング材料層を形成した後
に、耐エッチング材料層が形成された領域において上層
配線を露出させる接続孔を形成するとともに、耐エッチ
ング材料層が形成されない領域において上層配線を貫通
して下層配線に至る接続孔を形成するので、深さの異な
る複数の接続孔を形成する際、先に開口して接続孔内に
上層配線が露出した時にも、引き続き行なわれる下層配
線を臨ませる接続孔のエッチングに対して上層配線が何
ら影響を受けることなく、深さの異なる複数の接続孔を
同時に形成することができ、接続孔の形成が容易にな
る。
層配線を露出させる接続孔と、上層配線を貫通して下層
配線に至る接続孔とを形成した後に、それぞれの接続孔
内に導電材料を埋め込むようにしたので、導電材料は層
間絶縁膜に対する平坦化のための熱処理の影響を受けな
い。従って、多層配線と導電材料との間に熱処理による
反応が行われなくなり、反応による体積収縮は生ぜず、
多層配線と導電材料間の断線は防止される。また、予
め、上層配線の一部に耐エッチング材料層を形成した後
に、耐エッチング材料層が形成された領域において上層
配線を露出させる接続孔を形成するとともに、耐エッチ
ング材料層が形成されない領域において上層配線を貫通
して下層配線に至る接続孔を形成するので、深さの異な
る複数の接続孔を形成する際、先に開口して接続孔内に
上層配線が露出した時にも、引き続き行なわれる下層配
線を臨ませる接続孔のエッチングに対して上層配線が何
ら影響を受けることなく、深さの異なる複数の接続孔を
同時に形成することができ、接続孔の形成が容易にな
る。
以下、第１図を参照しながら本発明の実施例を説明す
る。
る。
第１図は、本実施例に係る多層配線構造の半導体装置
及びその多層配線形成方法を示す工程順の断面図であ
る。以下順を追って説明する。
及びその多層配線形成方法を示す工程順の断面図であ
る。以下順を追って説明する。
まず、同図Ａに示すように、半導体基板例えばシリコ
ン基板（１）上に形成したSiO2膜（２）上に不純物例え
ばリン（Ｐ）がドープされた多結晶シリコン層（３）を
例えばCVD法等で堆積したのち、反応防止層及び層間密
着層（接着剤）として機能するTiN層（４）とエッチン
グストッパ層として機能するAu金属層（５）を例えばス
パッタ法等を用いて順次堆積する。その後、上記多結晶
シリコン層（３）、TiN層（４）及びAu金属層（５）を
例えば反応性イオンエッチング（reactive ion etchin
g:RIE）等でパターニングして第１の配線層（６）とな
す。
ン基板（１）上に形成したSiO2膜（２）上に不純物例え
ばリン（Ｐ）がドープされた多結晶シリコン層（３）を
例えばCVD法等で堆積したのち、反応防止層及び層間密
着層（接着剤）として機能するTiN層（４）とエッチン
グストッパ層として機能するAu金属層（５）を例えばス
パッタ法等を用いて順次堆積する。その後、上記多結晶
シリコン層（３）、TiN層（４）及びAu金属層（５）を
例えば反応性イオンエッチング（reactive ion etchin
g:RIE）等でパターニングして第１の配線層（６）とな
す。
次に、同図Ｂに示すように、第１の配線層（６）を含
む全面に層間絶縁膜（例えばBPSG:borophospho silicat
e glass−ボロン（Ｂ），リン（Ｐ）を含んだSiO2膜）
（７）を例えばCVD法等で形成したのち、900℃、20分の
熱処理を施して層間絶縁膜（７）を流動化させることに
よって平坦化形状を得る。
む全面に層間絶縁膜（例えばBPSG:borophospho silicat
e glass−ボロン（Ｂ），リン（Ｐ）を含んだSiO2膜）
（７）を例えばCVD法等で形成したのち、900℃、20分の
熱処理を施して層間絶縁膜（７）を流動化させることに
よって平坦化形状を得る。
次に、同図Ｃに示すように、層間絶縁膜（７）上にリ
ン（Ｐ）がドープされた多結晶シリコン層を例えばCVD
法等で形成したのち、例えばRIEにてパターニングして
第２の配線層（８）となす。
ン（Ｐ）がドープされた多結晶シリコン層を例えばCVD
法等で形成したのち、例えばRIEにてパターニングして
第２の配線層（８）となす。
次に、同図Ｄに示すように、第２の配線層（８）を含
む全面にTiN層（９）及びAu金属層（10）を例えばスパ
ッタ法にて順次堆積したのち、TiN層（９）及びAu金属
層（10）を例えばRIEにてパターニングする。TiN層
（９）及びAu金属層（10）のパターニングは、後に上方
に形成されるAu配線層（16）とコンタクトをとる部分の
み残すようにすると共に、そのパターン幅ａが後に形成
される接続孔（12b）の開口幅ｂ（同図Ｆ参照）よりも
広めになるようにする。
む全面にTiN層（９）及びAu金属層（10）を例えばスパ
ッタ法にて順次堆積したのち、TiN層（９）及びAu金属
層（10）を例えばRIEにてパターニングする。TiN層
（９）及びAu金属層（10）のパターニングは、後に上方
に形成されるAu配線層（16）とコンタクトをとる部分の
み残すようにすると共に、そのパターン幅ａが後に形成
される接続孔（12b）の開口幅ｂ（同図Ｆ参照）よりも
広めになるようにする。
次に、同図Ｅに示すように、第２の配線層（８）及び
Au金属層（10）を含む全面に層間絶縁膜（例えばBPSG）
（11）を例えばCVD法等で堆積したのち、900℃,20分の
熱処理を施して層間絶縁膜（11）を流動化させることに
よって平坦化形状を得る。
Au金属層（10）を含む全面に層間絶縁膜（例えばBPSG）
（11）を例えばCVD法等で堆積したのち、900℃,20分の
熱処理を施して層間絶縁膜（11）を流動化させることに
よって平坦化形状を得る。
次に、同図Ｆに示すように、層間絶縁膜（11）の所要
箇所に接続孔（図示の例では接続孔（12a）及び（12
b））を開口する。このとき、層間絶縁膜（11）上にレ
ジストパターン（二点鎖線で示す）（13）を形成し、該
レジストパターン（13）を用いてフッ酸系（例えばCHF3
＋O2やCH4等）のエッチングガスによるRIEにてエッチン
グすれば、層間絶縁膜及び多結晶シリコン層はエッチン
グ除去されるが、Au金属層（５），（10）はほとんどエ
ッチングされないため、図示の如く、接続孔（12b）に
ついては、層間絶縁膜（11）のみを貫通したかたちとな
り、接続孔（12a）については、層間絶縁膜（11）のみ
ならず第２の配線層（８）及び層間絶縁膜（７）をも貫
通したかたちとなる。
箇所に接続孔（図示の例では接続孔（12a）及び（12
b））を開口する。このとき、層間絶縁膜（11）上にレ
ジストパターン（二点鎖線で示す）（13）を形成し、該
レジストパターン（13）を用いてフッ酸系（例えばCHF3
＋O2やCH4等）のエッチングガスによるRIEにてエッチン
グすれば、層間絶縁膜及び多結晶シリコン層はエッチン
グ除去されるが、Au金属層（５），（10）はほとんどエ
ッチングされないため、図示の如く、接続孔（12b）に
ついては、層間絶縁膜（11）のみを貫通したかたちとな
り、接続孔（12a）については、層間絶縁膜（11）のみ
ならず第２の配線層（８）及び層間絶縁膜（７）をも貫
通したかたちとなる。
次に、同図Ｇに示すように、接続孔（12a），（12b）
内に導電材料例えばタングステン（Ｗ）金属層（14）を
例えば選択CVD法等で埋め込む。この埋め込みは、接続
孔（12a）内にタングステン（Ｗ）金属層（14）が充填
されるまで行なう。このとき、接続孔（12b）において
は、タングステン（Ｗ）金属層（14）が接続孔（12b）
からあふれ出るかたちとなるため、平坦化用のレジスト
（15）を塗布したのち、該レジスト（15）及びあふれ出
たタングステン（Ｗ）金属層（14）を等速度でエッチン
グし、層間絶縁層（11）表面でストップさせて平坦化さ
せる。
内に導電材料例えばタングステン（Ｗ）金属層（14）を
例えば選択CVD法等で埋め込む。この埋め込みは、接続
孔（12a）内にタングステン（Ｗ）金属層（14）が充填
されるまで行なう。このとき、接続孔（12b）において
は、タングステン（Ｗ）金属層（14）が接続孔（12b）
からあふれ出るかたちとなるため、平坦化用のレジスト
（15）を塗布したのち、該レジスト（15）及びあふれ出
たタングステン（Ｗ）金属層（14）を等速度でエッチン
グし、層間絶縁層（11）表面でストップさせて平坦化さ
せる。
次に、同図Ｈに示すように、層間絶縁膜（11）を含む
全面にAl層を形成したのち、該Al層を例えばRIEにてパ
ターニングしてAl配線層（16）となす。
全面にAl層を形成したのち、該Al層を例えばRIEにてパ
ターニングしてAl配線層（16）となす。
斯くして、第１及び第２の配線、即ちその多結晶シリ
コン層（３）及び（８）の接続孔（12a）及び（12b）に
臨む表面に夫々TiN（４）、Au金属層（５）、及びTiN層
（９）、Au金属層（10）を形成し、この接続孔（12a）
及び（12b）内にタングステン（Ｗ）金属層（14）を埋
め込んでこのタングステイ（Ｗ）金属層（14）を介し
て、Al配線（16）、第１配線（６）及び第２配線（８）
が接続され、またタングステン（Ｗ）金属層（14）を介
してAl配線（16）及び第２配線（８）の接続された目的
とする多層配線構造の半導体装置が得られる。
コン層（３）及び（８）の接続孔（12a）及び（12b）に
臨む表面に夫々TiN（４）、Au金属層（５）、及びTiN層
（９）、Au金属層（10）を形成し、この接続孔（12a）
及び（12b）内にタングステン（Ｗ）金属層（14）を埋
め込んでこのタングステイ（Ｗ）金属層（14）を介し
て、Al配線（16）、第１配線（６）及び第２配線（８）
が接続され、またタングステン（Ｗ）金属層（14）を介
してAl配線（16）及び第２配線（８）の接続された目的
とする多層配線構造の半導体装置が得られる。
上述の如く本例によれば、第１及び第２の配線層
（６）及び（８）の形成後、即ち第１図Ｂ及びＥで示す
層間絶縁膜（７），（11）の平坦化のための熱処理（90
0℃,20分）後に、接続孔（12a），（12b）を形成して、
該接続孔（12a），（12b）内にタングステン（Ｗ）金属
層（14）を埋め込むようにしたので、第１及び第２の配
線層（６）及び（８）とタングステン（Ｗ）金属層（1
4）との間に熱処理による反応（シリサイド反応）は行
なわれなくなると共に、シリサイド反応によるタングス
テン（Ｗ）金属層（14）の体積収縮も行なわれなくな
り、第１及び第２の配線層（６）及び（８）とタングス
テン（Ｗ）金属層（14）間の断線は生じなくなる。その
結果、高信頼性のある多層配線を得ることができる。
（６）及び（８）の形成後、即ち第１図Ｂ及びＥで示す
層間絶縁膜（７），（11）の平坦化のための熱処理（90
0℃,20分）後に、接続孔（12a），（12b）を形成して、
該接続孔（12a），（12b）内にタングステン（Ｗ）金属
層（14）を埋め込むようにしたので、第１及び第２の配
線層（６）及び（８）とタングステン（Ｗ）金属層（1
4）との間に熱処理による反応（シリサイド反応）は行
なわれなくなると共に、シリサイド反応によるタングス
テン（Ｗ）金属層（14）の体積収縮も行なわれなくな
り、第１及び第２の配線層（６）及び（８）とタングス
テン（Ｗ）金属層（14）間の断線は生じなくなる。その
結果、高信頼性のある多層配線を得ることができる。
また、下層の多結晶シリコン層（３）上にAu金属層
（５）を形成し、上層の多結晶シリコン層（第２の配線
層）（８）上においてそのコンタクト部分にのみAu金属
層（10）を形成するようにしたので、第１及び第２の配
線層（６）及び（８）を形成した後でも下層に存する第
１の配線層（６）まで貫通する接続孔（12a）をエッチ
ングにより形成することが可能となる。
（５）を形成し、上層の多結晶シリコン層（第２の配線
層）（８）上においてそのコンタクト部分にのみAu金属
層（10）を形成するようにしたので、第１及び第２の配
線層（６）及び（８）を形成した後でも下層に存する第
１の配線層（６）まで貫通する接続孔（12a）をエッチ
ングにより形成することが可能となる。
また、多結晶シリコン層とタングステン（Ｗ）金属層
との間にTiN層及びAu金属層を介在させるようにしたの
で、タングステン（Ｗ）金属層と多結晶シリコン層との
反応が防止されると共に、タングステン（Ｗ）金属層と
多結晶シリコン層間における剥離等が防止され、高密着
性のある多層配線を得る。
との間にTiN層及びAu金属層を介在させるようにしたの
で、タングステン（Ｗ）金属層と多結晶シリコン層との
反応が防止されると共に、タングステン（Ｗ）金属層と
多結晶シリコン層間における剥離等が防止され、高密着
性のある多層配線を得る。
また、タングステン（Ｗ）金属層（14）と第２の配線
層（８）との接続において、通常は第４図、特に第４図
Ｈに示すように、上下の平坦面による接触でコンタクト
するように構成されているが、本例の場合、周囲の面に
よる接触にてコンタクトするように構成される。その結
果、特に多層配線の微細化に伴ない、第２図及び第３図
に示すように、本例の周囲の面によるコンタクト（Ap）
の方が上下の平坦面によるコンタクト（Ac）よりもその
コンタクト面積が増えることとなり（Ap＞Ac）、その分
低抵抗化を図ることができる。
層（８）との接続において、通常は第４図、特に第４図
Ｈに示すように、上下の平坦面による接触でコンタクト
するように構成されているが、本例の場合、周囲の面に
よる接触にてコンタクトするように構成される。その結
果、特に多層配線の微細化に伴ない、第２図及び第３図
に示すように、本例の周囲の面によるコンタクト（Ap）
の方が上下の平坦面によるコンタクト（Ac）よりもその
コンタクト面積が増えることとなり（Ap＞Ac）、その分
低抵抗化を図ることができる。
尚、上記実施例は、多層配線として多結晶シリコン層
を用い、接続用導電性材料としてタングステン（Ｗ）金
属層を用いたが、その他多層配線としてタングステン
（Ｗ）金属層を用い、接続用導電性材料として多結晶シ
リコン層を用いてもよいし、多層配線及び接続用導電性
材料としてタングステン（Ｗ）金属層を用いてもよい。
を用い、接続用導電性材料としてタングステン（Ｗ）金
属層を用いたが、その他多層配線としてタングステン
（Ｗ）金属層を用い、接続用導電性材料として多結晶シ
リコン層を用いてもよいし、多層配線及び接続用導電性
材料としてタングステン（Ｗ）金属層を用いてもよい。
本発明に係る半導体装置は、半導体基板上に層間絶縁
膜を介して多層配線が形成され、多層配線を露出させる
接続孔内に導電材料が埋め込まれた多層配線構造であっ
て、上層配線を露出させる接続孔内に臨む上層配線の表
面が接続孔を形成する際のエッチングに対して耐性を有
する材料で形成され、下層配線を露出させる接続孔が形
成される部分の上層配線の表面にはエッチングに対して
耐性を有する材料で形成されてない構成であるので、多
層配線に生じる断線を防止することができ、信頼性を向
上することができる。
膜を介して多層配線が形成され、多層配線を露出させる
接続孔内に導電材料が埋め込まれた多層配線構造であっ
て、上層配線を露出させる接続孔内に臨む上層配線の表
面が接続孔を形成する際のエッチングに対して耐性を有
する材料で形成され、下層配線を露出させる接続孔が形
成される部分の上層配線の表面にはエッチングに対して
耐性を有する材料で形成されてない構成であるので、多
層配線に生じる断線を防止することができ、信頼性を向
上することができる。
接続孔内に臨む上層配線の表面が接続孔開口時のエッ
チングに対して耐性のある材料で形成されるので、深さ
が異なる複数の接続孔を開口する場合であっても、上層
配線を露出する接続孔が開口された後も、引き続き行な
われる下層配線を露出するための接続孔のエッチングに
対して、上層配線は何ら影響を受けない。
チングに対して耐性のある材料で形成されるので、深さ
が異なる複数の接続孔を開口する場合であっても、上層
配線を露出する接続孔が開口された後も、引き続き行な
われる下層配線を露出するための接続孔のエッチングに
対して、上層配線は何ら影響を受けない。
また、上層配線のエッチングに対して耐性を有する表
面の幅が、少なくとも上層配線を露出させる接続孔の開
口幅より大きくするときは、接続孔の形成に際して、接
続孔を確実に上層配線の耐エッチング材料の表面に対応
する部分に形成することができ、多層配線の形成の信頼
性が向上する。
面の幅が、少なくとも上層配線を露出させる接続孔の開
口幅より大きくするときは、接続孔の形成に際して、接
続孔を確実に上層配線の耐エッチング材料の表面に対応
する部分に形成することができ、多層配線の形成の信頼
性が向上する。
本発明に係る半導体装置の多層配線形成方法は、半導
体基板上に層間絶縁膜を介して多層配線を形成する半導
体装置の多層配線形成方法であって、 予め、上層配線の表面の一部に、接続孔を形成する際
のエッチングに対して耐性を有する耐エッチング材料層
を形成した後、耐エッチング材料層が形成された領域に
おいて上層配線を露出させる接続孔を形成するととも
に、耐エッチング材料層が形成されていない領域におい
て、上層配線を貫通して下層配線に至る接続孔を形成
し、次いでそれぞれの接続孔内に導電材料を埋め込むよ
うにしたので、多層配線間に生じる断線を防止し、ま
た、深さの異なる接続孔の同時形成が可能となり、多層
配線の高信頼性化を図り、かつ多層配線を容易に形成す
ることができる。
体基板上に層間絶縁膜を介して多層配線を形成する半導
体装置の多層配線形成方法であって、 予め、上層配線の表面の一部に、接続孔を形成する際
のエッチングに対して耐性を有する耐エッチング材料層
を形成した後、耐エッチング材料層が形成された領域に
おいて上層配線を露出させる接続孔を形成するととも
に、耐エッチング材料層が形成されていない領域におい
て、上層配線を貫通して下層配線に至る接続孔を形成
し、次いでそれぞれの接続孔内に導電材料を埋め込むよ
うにしたので、多層配線間に生じる断線を防止し、ま
た、深さの異なる接続孔の同時形成が可能となり、多層
配線の高信頼性化を図り、かつ多層配線を容易に形成す
ることができる。
第１図は本実施例に係る多層配線形成方法を示す工程
図、第２図はコンタクト面を示す説明図、第３図はコン
タクト面積の違いを示す特性図、第４図は従来例を示す
工程図である。 （１）はシリコン基板、（２）はSiO2膜、（３）は多結
晶シリコン層、（４），（９）はTiN層、（５），（1
0）はAu金属層、（６）は第１の配線層、（７），（1
1）は層間絶縁膜（BPSG）、（８）は第２の配線層、（1
2a），（12b）は接続孔、（14）はタングステン（Ｗ）
金属層、（16）はAl配線層である。
図、第２図はコンタクト面を示す説明図、第３図はコン
タクト面積の違いを示す特性図、第４図は従来例を示す
工程図である。 （１）はシリコン基板、（２）はSiO2膜、（３）は多結
晶シリコン層、（４），（９）はTiN層、（５），（1
0）はAu金属層、（６）は第１の配線層、（７），（1
1）は層間絶縁膜（BPSG）、（８）は第２の配線層、（1
2a），（12b）は接続孔、（14）はタングステン（Ｗ）
金属層、（16）はAl配線層である。
Claims (3)
- 【請求項１】半導体基板上に層間絶縁膜を介して多層配
線が形成され、前記多層配線を露出させる接続孔内に導
電材料が埋め込まれた多層配線構造の半導体装置であっ
て、 上層配線を露出させる接続孔と、上層配線を貫通して下
層配線を露出させる接続孔が形成されており、 前記上層配線を露出させる接続孔内に臨む前記上層配線
の表面が、前記接続孔を形成する際のエッチングに対し
て耐性を有する材料で形成されて成り、 前記下層配線を露出させる接続孔が形成される部分の前
記上層配線の表面は、前記エッチングに対して耐性を有
する材料で形成されていない ことを特徴とする半導体装置。 - 【請求項２】上層配線の前記エッチングに対して耐性を
有する表面の幅が、少なくとも前記上層配線を露出させ
る接続孔の開口幅より大きいことを特徴とする請求項１
に記載の半導体装置。 - 【請求項３】半導体基板上に層間絶縁膜を介して多層配
線を形成する半導体装置の多層配線形成方法であって、 予め、上層配線の表面の一部に、接続孔を形成する際の
エッチングに対して耐性を有する耐エッチング材料層を
形成した後、 前記耐エッチング材料層が形成された領域において、前
記上層配線を露出させる接続孔を形成するとともに、 前記耐エッチング材料層が形成されていない領域におい
て、前記上層配線を貫通して下層配線に至る接続孔を形
成し、次いでそれぞれの接続孔内に導電材料を埋め込む ことを特徴とする半導体装置の多層配線形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1137234A JP2805840B2 (ja) | 1989-05-30 | 1989-05-30 | 半導体装置及びその多層配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1137234A JP2805840B2 (ja) | 1989-05-30 | 1989-05-30 | 半導体装置及びその多層配線形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH033242A JPH033242A (ja) | 1991-01-09 |
| JP2805840B2 true JP2805840B2 (ja) | 1998-09-30 |
Family
ID=15193918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1137234A Expired - Fee Related JP2805840B2 (ja) | 1989-05-30 | 1989-05-30 | 半導体装置及びその多層配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2805840B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0582519A (ja) * | 1991-09-19 | 1993-04-02 | Nec Corp | 半導体装置の配線及びその製造方法 |
| KR950011555B1 (ko) * | 1992-06-16 | 1995-10-06 | 현대전자산업주식회사 | 반도체 접속장치 및 그 제조방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6057649A (ja) * | 1983-09-07 | 1985-04-03 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS62118543A (ja) * | 1985-11-18 | 1987-05-29 | Nec Corp | 半導体集積回路装置 |
| JPS63216361A (ja) * | 1987-03-04 | 1988-09-08 | Nec Corp | 多層配線構造 |
-
1989
- 1989-05-30 JP JP1137234A patent/JP2805840B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH033242A (ja) | 1991-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6323118B1 (en) | Borderless dual damascene contact | |
| JPH02276232A (ja) | 半導体装置の製造方法 | |
| JP3214475B2 (ja) | デュアルダマシン配線の形成方法 | |
| JP2770945B2 (ja) | タングステン被覆法 | |
| JPH063804B2 (ja) | 半導体装置製造方法 | |
| JP2805840B2 (ja) | 半導体装置及びその多層配線形成方法 | |
| JP2000243836A (ja) | 半導体素子の配線形成方法 | |
| JP2968005B2 (ja) | 半導体装置の製造方法 | |
| JP2896978B2 (ja) | 半導体素子の多層配線形成方法 | |
| US6340638B1 (en) | Method for forming a passivation layer on copper conductive elements | |
| JPH07240466A (ja) | 半導体装置の製造方法 | |
| JPH05299397A (ja) | 金属プラグの形成方法 | |
| JPH11220023A (ja) | 半導体装置及びその製造方法 | |
| JP2621287B2 (ja) | 多層配線層の形成方法 | |
| JP3413697B2 (ja) | 配線形成方法 | |
| KR100217909B1 (ko) | 반도체 소자의 다중 금속층 형성 방법 | |
| JP3376965B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0736394B2 (ja) | 半導体装置及びその製造方法 | |
| JP3116432B2 (ja) | 半導体装置の製造方法 | |
| JPH1050835A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2779186B2 (ja) | 半導体装置の製造方法 | |
| JP2606080B2 (ja) | 半導体装置の製造方法 | |
| JPH06236931A (ja) | 配線構造及びその製造方法 | |
| JP3331672B2 (ja) | 半導体装置の製造方法 | |
| JPH10173051A (ja) | 配線形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |