JP2621287B2 - 多層配線層の形成方法 - Google Patents
多層配線層の形成方法Info
- Publication number
- JP2621287B2 JP2621287B2 JP2076088A JP2076088A JP2621287B2 JP 2621287 B2 JP2621287 B2 JP 2621287B2 JP 2076088 A JP2076088 A JP 2076088A JP 2076088 A JP2076088 A JP 2076088A JP 2621287 B2 JP2621287 B2 JP 2621287B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring layer
- wiring
- interlayer insulating
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体装置の多層配線構造の平坦化技術に
関するものである。
関するものである。
［従来の技術］ 半導体装置の集積化技術の１つとして多層配線の平坦
化技術がある。この平坦化技術は３次元デバイスの製造
等にも応用される重要な技術であり、これまでに種々の
方法が考案された。たとえば、第2A図ないし第2C図は、
従来の半導体装置の２層配線構造をその形成工程順に示
した断面図である。以下、本図に従って従来の２層配線
構造の形成方法を説明する。まず、第2A図に示すよう
に、基板１上に形成された第１の層間絶縁膜２上に、ス
パッタ法等を用いて第１の導電体層を形成し、これをパ
ターニングすることによって第１の配線層３を形成す
る。
化技術がある。この平坦化技術は３次元デバイスの製造
等にも応用される重要な技術であり、これまでに種々の
方法が考案された。たとえば、第2A図ないし第2C図は、
従来の半導体装置の２層配線構造をその形成工程順に示
した断面図である。以下、本図に従って従来の２層配線
構造の形成方法を説明する。まず、第2A図に示すよう
に、基板１上に形成された第１の層間絶縁膜２上に、ス
パッタ法等を用いて第１の導電体層を形成し、これをパ
ターニングすることによって第１の配線層３を形成す
る。
次に、第2B図に示すように、第１の配線層３上にCVD
（化学的気相成長）法や、あるいはプラズマCVD法を用
いて第２の層間絶縁膜４を形成する。その後、この第２
の層間絶縁膜４の一部を開孔して基板１とのコンタクト
孔を形成する（図示省略）。
（化学的気相成長）法や、あるいはプラズマCVD法を用
いて第２の層間絶縁膜４を形成する。その後、この第２
の層間絶縁膜４の一部を開孔して基板１とのコンタクト
孔を形成する（図示省略）。
次に、第2C図に示すように、第２の層間絶縁膜層４上
に、スパッタ法などを用いて第２の導電体層を形成し、
これをパターニングすることによって第２の配線層５を
形成する。
に、スパッタ法などを用いて第２の導電体層を形成し、
これをパターニングすることによって第２の配線層５を
形成する。
［発明が解決しようとする課題］ 従来の２層配線は以上のように形成されるため、次の
ような問題点があった。すなわち、第１の配線層３が形
成された上に第２の層間絶縁膜４が形成されるため、第
２の層間絶縁膜４の表面は第１の配線層３の形状の影響
を受け凹凸が激しくなる。したがって、その上に形成さ
れる第２の配線層５が第２の層間絶縁膜層４の表面に形
成された段差をカバーしきれずに断線に至ったり、ある
いは配線の信頼性が著しく低下するといった問題があっ
た。このため、第２の層間絶縁膜４を平坦化するための
種々のプロセスが採用されている。たとえば、 （１） 第２の層間絶縁膜としてリン（Ｐ）やボロン
（Ｂ）の入ったシリコン酸化膜を用い、このシリコン酸
化膜を堆積させた後、高温熱処理（900℃以上）によっ
てこの膜を溶融して平坦化する。
ような問題点があった。すなわち、第１の配線層３が形
成された上に第２の層間絶縁膜４が形成されるため、第
２の層間絶縁膜４の表面は第１の配線層３の形状の影響
を受け凹凸が激しくなる。したがって、その上に形成さ
れる第２の配線層５が第２の層間絶縁膜層４の表面に形
成された段差をカバーしきれずに断線に至ったり、ある
いは配線の信頼性が著しく低下するといった問題があっ
た。このため、第２の層間絶縁膜４を平坦化するための
種々のプロセスが採用されている。たとえば、 （１） 第２の層間絶縁膜としてリン（Ｐ）やボロン
（Ｂ）の入ったシリコン酸化膜を用い、このシリコン酸
化膜を堆積させた後、高温熱処理（900℃以上）によっ
てこの膜を溶融して平坦化する。
（２） SOG（Spin−On−Glass）を塗布して表面の凹凸
を緩和する。
を緩和する。
などの平坦化法が実用化されている。しかしながら、上
記（１）の方法は、高温熱処理を必要とするため第１の
配線層がアルミニウム（Al）などの低融点金属の場合に
は使用できない。またタングステン（Ｗ）などの高融点
金属の場合であっても、コンタクト領域での基板と配線
との反応が問題となる場合が多い。
記（１）の方法は、高温熱処理を必要とするため第１の
配線層がアルミニウム（Al）などの低融点金属の場合に
は使用できない。またタングステン（Ｗ）などの高融点
金属の場合であっても、コンタクト領域での基板と配線
との反応が問題となる場合が多い。
また、上記（２）の方法は、有機溶剤に溶かしたシラ
ノールを塗布し、これをベークすることによって平坦化
されたシリコン酸化膜を得る方法であるが、ベークの
際、シリコン酸化膜の体積収縮によってクラックが発生
したり、あるいは得られたシリコン酸化膜の膜質が良質
でないといった問題点があった。
ノールを塗布し、これをベークすることによって平坦化
されたシリコン酸化膜を得る方法であるが、ベークの
際、シリコン酸化膜の体積収縮によってクラックが発生
したり、あるいは得られたシリコン酸化膜の膜質が良質
でないといった問題点があった。
したがって、本発明は上記のような問題点を解消する
ためになされたもので、信頼性が高く、しかも低温で形
成可能な多層配線層の形成方法を提供することを目的と
する。
ためになされたもので、信頼性が高く、しかも低温で形
成可能な多層配線層の形成方法を提供することを目的と
する。
［課題を解決するための手段］ 本発明は、半導体基板の主面上に少なくとも第１の配
線層と第２の配線層とを層間絶縁膜を介して積層する多
層配線層の形成方法であり、以下の工程を含む。
線層と第２の配線層とを層間絶縁膜を介して積層する多
層配線層の形成方法であり、以下の工程を含む。
（１） 前記半導体基板の主面上に第１の層間絶縁膜を
堆積する工程。
堆積する工程。
（２） 前記第１の層間絶縁膜に前記半導体基板との電
気的導通をとるためのコンタクト孔を形成する工程。
気的導通をとるためのコンタクト孔を形成する工程。
（３） 前記第１の層間絶縁膜上に前記第１の配線層の
所定の膜厚より薄い導電膜を堆積して導電膜の配線パタ
ーンを形成する工程。
所定の膜厚より薄い導電膜を堆積して導電膜の配線パタ
ーンを形成する工程。
（４） 前記配線パターンが形成された前記第１の層間
絶縁膜上に第１の絶縁膜を堆積する工程。
絶縁膜上に第１の絶縁膜を堆積する工程。
（５） 前記導電膜の配線パターン上の領域に堆積した
前記第１の絶縁膜をエッチングし、配線用の溝パターン
を形成する工程。
前記第１の絶縁膜をエッチングし、配線用の溝パターン
を形成する工程。
（６） 前記導電膜の配線パターン上に形成された溝パ
ターン部に選択CVD法を用いて導電膜を堆積させ、第１
の配線層を形成する工程。
ターン部に選択CVD法を用いて導電膜を堆積させ、第１
の配線層を形成する工程。
（７） 前記第１の配線層上に第２の絶縁膜を堆積さ
せ、前記第１の絶縁膜と前記第２の絶縁膜とからなる第
２の層間絶縁膜を形成する工程。
せ、前記第１の絶縁膜と前記第２の絶縁膜とからなる第
２の層間絶縁膜を形成する工程。
［作用］ 本発明における配線層の形成方法によれば、まず層間
絶縁膜を形成し、さらにパターニングを行ない配線層用
の溝部を形成する。その後、この溝部に配線材料を選択
的に埋め込むために、層間絶縁膜表面の形状が平坦とな
る。したがって、さらにこの平坦な層間絶縁膜の表面上
に形成される配線層は断線や膜質の低下が防止され、配
線層の信頼性が向上し、より多くの多層配線化が容易に
なる。
絶縁膜を形成し、さらにパターニングを行ない配線層用
の溝部を形成する。その後、この溝部に配線材料を選択
的に埋め込むために、層間絶縁膜表面の形状が平坦とな
る。したがって、さらにこの平坦な層間絶縁膜の表面上
に形成される配線層は断線や膜質の低下が防止され、配
線層の信頼性が向上し、より多くの多層配線化が容易に
なる。
［実施例］ 以下、本発明の一実施例を図を用いて説明する。第1A
図ないし第1F図は、本発明による２層配線構造をその形
成工程順に示した断面図である。
図ないし第1F図は、本発明による２層配線構造をその形
成工程順に示した断面図である。
まず、第1A図に示すように、基板１上に第１の層間絶
縁膜２をCVD法などによって形成する。次に、基板１と
のコンタクト孔を開孔した後、選択CVD法によってタン
グステン（Ｗ）をコンタクト孔６の内部にのみ堆積し、
コンタクト配線７を形成する。次に、スパッタ法などを
用いて1000Å程度の薄いタングステン膜を形成し、これ
をパターニングして第１配線層用の配線パターン膜８を
形成する。
縁膜２をCVD法などによって形成する。次に、基板１と
のコンタクト孔を開孔した後、選択CVD法によってタン
グステン（Ｗ）をコンタクト孔６の内部にのみ堆積し、
コンタクト配線７を形成する。次に、スパッタ法などを
用いて1000Å程度の薄いタングステン膜を形成し、これ
をパターニングして第１配線層用の配線パターン膜８を
形成する。
次に、第1B図に示すように、引き続いてCVD法などを
用いて第２の層間絶縁膜を構成する第１の絶縁膜９を形
成する。このとき、前工程で形成された第１配線層用の
配線パターン膜８の膜厚が薄いため、第１の絶縁膜９の
表面の凹凸は緩やかになり、または完全に平坦化するこ
とも容易となる。
用いて第２の層間絶縁膜を構成する第１の絶縁膜９を形
成する。このとき、前工程で形成された第１配線層用の
配線パターン膜８の膜厚が薄いため、第１の絶縁膜９の
表面の凹凸は緩やかになり、または完全に平坦化するこ
とも容易となる。
次に、第1C図に示すように、前記第１の絶縁膜９を第
１配線層用の配線パターン膜８と同じパターンでパター
ニングして、先に形成された薄い配線パターン膜８の表
面を露出させる。
１配線層用の配線パターン膜８と同じパターンでパター
ニングして、先に形成された薄い配線パターン膜８の表
面を露出させる。
そして、第1D図に示すように、選択CVD法によりタン
グステン（Ｗ）を第１の絶縁膜９の配線パターンの溝部
内にのみ成長させ、第１の配線層10を形成する。一般
に、選択CVD法では導電膜上にのみ膜を形成することが
可能であり、したがって本工程では、薄いタングステン
（Ｗ）の配線パターン膜８の存在によって配線パターン
の溝部内にのみタングステン（Ｗ）を形成することがで
きる。
グステン（Ｗ）を第１の絶縁膜９の配線パターンの溝部
内にのみ成長させ、第１の配線層10を形成する。一般
に、選択CVD法では導電膜上にのみ膜を形成することが
可能であり、したがって本工程では、薄いタングステン
（Ｗ）の配線パターン膜８の存在によって配線パターン
の溝部内にのみタングステン（Ｗ）を形成することがで
きる。
次に、第1E図に示すように、第１の絶縁膜９および第
１の配線層10の表面上に第２の絶縁膜11を形成し、既に
形成された第１の絶縁膜９とこの第２の絶縁膜11とで第
２の層間絶縁膜12を構成する。
１の配線層10の表面上に第２の絶縁膜11を形成し、既に
形成された第１の絶縁膜９とこの第２の絶縁膜11とで第
２の層間絶縁膜12を構成する。
以上で、第１の配線層10と第２の層間絶縁膜12との形
成が完了する。
成が完了する。
さらに、第1F図に示すように、第２の層間絶縁膜12の
上に第２の配線層13を形成し、２層配線構造を形成す
る。
上に第２の配線層13を形成し、２層配線構造を形成す
る。
このような形成方法によって形成された第２の層間絶
縁膜12の表面は、非常に平坦なものとなり、したがって
この第２の層間絶縁膜12の上に形成される第２の配線層
13の信頼性は非常に高いものとなる。
縁膜12の表面は、非常に平坦なものとなり、したがって
この第２の層間絶縁膜12の上に形成される第２の配線層
13の信頼性は非常に高いものとなる。
なお、上記実施例では第１の層間絶縁膜２上に形成さ
れたコンタクト孔６の埋め込みを選択CVD法で行なって
いるが、この工程は必ずしも必要としない。
れたコンタクト孔６の埋め込みを選択CVD法で行なって
いるが、この工程は必ずしも必要としない。
また、上記実施例では、コンタクト孔６の埋め込み、
および第１の配線層10の形成に選択CVD法によるタング
ステン（Ｗ）膜を用いているが、選択CVD法によるアル
ミニウム（Al）膜など、選択成長が可能な他の導電膜を
用いてもよく、あるいはそれらの組合わせを用いても同
様な効果を得ることができる。
および第１の配線層10の形成に選択CVD法によるタング
ステン（Ｗ）膜を用いているが、選択CVD法によるアル
ミニウム（Al）膜など、選択成長が可能な他の導電膜を
用いてもよく、あるいはそれらの組合わせを用いても同
様な効果を得ることができる。
また、上記実施例では、選択CVD成長の下敷となる配
線パターン用薄膜８としてタングステン（Ｗ）を用いた
が、TiW、TiN、チタン（Ti）、モリブデン（Mo）、タン
タル（Ta）、金属シリサイド（TiSi2、MoSi2、WSi2、Ta
Si2）、白金（Pt）、多結晶シリコンなどの導電膜を用
いても同様な効果が得られる。
線パターン用薄膜８としてタングステン（Ｗ）を用いた
が、TiW、TiN、チタン（Ti）、モリブデン（Mo）、タン
タル（Ta）、金属シリサイド（TiSi2、MoSi2、WSi2、Ta
Si2）、白金（Pt）、多結晶シリコンなどの導電膜を用
いても同様な効果が得られる。
また、上記実施例では２層配線の場合について示した
が、第1A図ないし第1E図に示した形成工程を複数回用い
ることにより、３層以上の多層配線にも適用できること
は言うまでもない。
が、第1A図ないし第1E図に示した形成工程を複数回用い
ることにより、３層以上の多層配線にも適用できること
は言うまでもない。
［発明の効果］ 以上のように、本発明によれば、まず層間絶縁膜中に
配線パターン用の溝を形成し、次にこの溝中に選択CVD
法により導電膜を埋め込み、配線層を形成し、さらにそ
の表面を層間絶縁膜で覆って表面を平坦化している。し
たがって、その上層に別の配線を形成する際には下層の
配線層の段差の影響が小さくなり、断線などが生じない
信頼性の高い多層配線を容易に得ることができる。
配線パターン用の溝を形成し、次にこの溝中に選択CVD
法により導電膜を埋め込み、配線層を形成し、さらにそ
の表面を層間絶縁膜で覆って表面を平坦化している。し
たがって、その上層に別の配線を形成する際には下層の
配線層の段差の影響が小さくなり、断線などが生じない
信頼性の高い多層配線を容易に得ることができる。
第1A図、第1B図、第1C図、第1D図、第1E図および第1F図
は、本発明の一実施例による多層配線層の形成方法を示
す断面図である。 第2A図、第2B図および第2C図は、従来の多層配線層の形
成方法を示す断面図である。 図において、１は基板、２は第１の層間絶縁膜、８は第
１配線層用の配線パターン膜、12は第１の絶縁膜９と第
２の絶縁膜11とから構成される第２の層間絶縁膜、10は
第１の配線層、13は第２の配線層を示している。 なお、各図中、同一符号は同一または相当部分を示す。
は、本発明の一実施例による多層配線層の形成方法を示
す断面図である。 第2A図、第2B図および第2C図は、従来の多層配線層の形
成方法を示す断面図である。 図において、１は基板、２は第１の層間絶縁膜、８は第
１配線層用の配線パターン膜、12は第１の絶縁膜９と第
２の絶縁膜11とから構成される第２の層間絶縁膜、10は
第１の配線層、13は第２の配線層を示している。 なお、各図中、同一符号は同一または相当部分を示す。
Claims (1)
- 【請求項１】半導体基板の主面上に少なくとも第１の配
線層と第２の配線層とを層間絶縁膜を介して積層する多
層配線層の形成方法であって、 前記半導体基板の主面上に第１の層間絶縁膜を堆積する
工程と、 前記第１の層間絶縁膜に前記半導体基板との電気的導通
をとるためのコンタクト孔を形成する工程と、 前記第１の層間絶縁膜上に前記第１の配線層の所定の膜
厚より薄い導電膜を堆積して導電膜の配線パターンを形
成する工程と、 前記配線パターンが形成された前記第１の層間絶縁膜上
に第１の絶縁膜を堆積する工程と、 前記導電膜の配線パターン上の領域に堆積した前記第１
の絶縁膜をエッチングし、配線用の溝パターンを形成す
る工程と、 前記導電膜の配線パターン上に形成された溝パターン部
に選択CVD法を用いて導電膜を堆積させ、第１の配線層
を形成する工程と、 前記第１の配線層上に第２の絶縁膜を堆積させ、前記第
１の絶縁膜と第２の絶縁膜とからなる第２の層間絶縁膜
を形成する工程と、 を備えたことを特徴とする、多層配線層の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2076088A JP2621287B2 (ja) | 1988-01-29 | 1988-01-29 | 多層配線層の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2076088A JP2621287B2 (ja) | 1988-01-29 | 1988-01-29 | 多層配線層の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01194440A JPH01194440A (ja) | 1989-08-04 |
| JP2621287B2 true JP2621287B2 (ja) | 1997-06-18 |
Family
ID=12036145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2076088A Expired - Lifetime JP2621287B2 (ja) | 1988-01-29 | 1988-01-29 | 多層配線層の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2621287B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03263837A (ja) * | 1990-03-14 | 1991-11-25 | Fujitsu Ltd | 半導体装置の配線形成方法 |
| DE69125210T2 (de) * | 1990-05-31 | 1997-08-07 | Canon Kk | Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Verdrahtungsstruktur hoher Dichte |
-
1988
- 1988-01-29 JP JP2076088A patent/JP2621287B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01194440A (ja) | 1989-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2621287B2 (ja) | 多層配線層の形成方法 | |
| JPH04355951A (ja) | 半導体装置及びその製造方法 | |
| JP2968005B2 (ja) | 半導体装置の製造方法 | |
| JPH065674B2 (ja) | 半導体装置の製造方法 | |
| JP2805840B2 (ja) | 半導体装置及びその多層配線形成方法 | |
| KR930001896B1 (ko) | 반도체 장치의 금속배선구조 및 그 형성방법 | |
| JPH0528501B2 (ja) | ||
| JPH05152449A (ja) | 半導体装置の製造方法 | |
| KR960011816B1 (ko) | 반도체소자의 캐패시터 및 그의 제조방법 | |
| JPS62254447A (ja) | 多層構造の形成方法 | |
| JPH02156537A (ja) | 半導体装置の製造方法 | |
| JPH04348548A (ja) | 半導体装置及びその製造方法 | |
| JPH04127425A (ja) | 半導体集積回路の製造方法 | |
| JP2741799B2 (ja) | 半導体装置の製造方法 | |
| JPH03280545A (ja) | 半導体装置の配線形成方法 | |
| JPH01147843A (ja) | 半導体装置の製造方法 | |
| JPH04207054A (ja) | 半導体装置の製造方法 | |
| KR20010003522A (ko) | 전기도금을 이용한 구리배선 형성방법 | |
| JPS63311724A (ja) | 半導体装置の製造方法 | |
| JPH03214735A (ja) | 半導体装置の製造方法 | |
| JPS63226041A (ja) | 半導体集積回路装置の製造方法 | |
| JPH06334048A (ja) | 半導体素子の多層配線形成方法 | |
| JPS61256744A (ja) | 多層配線の形成方法 | |
| JPH04214653A (ja) | 半導体装置の配線構造及びその形成方法 | |
| JPH03262118A (ja) | 半導体装置およびその製造方法 |