JPH04207054A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04207054A
JPH04207054A JP34030390A JP34030390A JPH04207054A JP H04207054 A JPH04207054 A JP H04207054A JP 34030390 A JP34030390 A JP 34030390A JP 34030390 A JP34030390 A JP 34030390A JP H04207054 A JPH04207054 A JP H04207054A
Authority
JP
Japan
Prior art keywords
metal wiring
film
interlayer insulating
insulating film
connection hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34030390A
Other languages
English (en)
Inventor
Yasunori Asano
浅野 恭典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP34030390A priority Critical patent/JPH04207054A/ja
Publication of JPH04207054A publication Critical patent/JPH04207054A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、半導体装置の製造方法に係り、特に多層配線
を有する半導体装置における上層金属配線と下層金属配
線との接続部の形成方法に関する。
(従来の技術) 従来、多層配線を有する半導体装置における上層金属配
線と下層金属配線との接続部(VIAコンタクト)を形
成する際には、第2図(a)乃至(C)に示すような工
程で行っている。即ち、まず、第2図(a)に示すよう
に、素子が形成された半導体基板1上に堆積された第1
の層間絶縁膜2上に、第1金属配線(例えばAρ合金配
線)3を形成する。次に、第2の層間絶縁膜4として例
えばプラズマCVD (気相成長)法によるプラズマ5
in2膜を堆積し、さらに、第3の層間絶縁膜5として
堆積中に水分が取り込まれてしまう方法によりSiO□
膜を形成し、さらに、第4の層間絶縁膜6として例えば
プラズマS i 02 膜ヲ堆積する。そして、フォト
レジストアを塗布し、PEP (写真蝕刻法)により、
第4の層間絶縁膜6〜第2の層間絶縁膜4の接続孔形成
予定部上のみフォトレジストアを除去する。次に、第2
図(b)に示すように、フォトレジストアをマスクにし
て、異方性エツチング、例えばRIE (反応性イオン
エツチング)により前記第1金属配線3が露出す、るよ
うに第4の層間絶縁膜6〜第2の層間絶縁膜4をエツチ
ングして接続孔(スルーホール)8を形成する。次に、
第2図(C)に示すように、フォトレジスト7を剥離し
、スパッタにより全面に第2金属配線層(例えばA、9
合金膜)を堆積し、これをパターニングして第2金属配
線9を形成する。
なお、堆積中に水分が取り込まれてしまう方法により第
3の層間絶縁膜5 (S iO2膜)を形成する方法と
しては、Siを含む溶液を用いてSiO2膜を堆積する
ことにより層間膜表面の平坦化を図る方法があり、その
−例としては、SOG (Spin  On  Gla
ss)のようにS i O2膜有機溶液を塗布した後に
有機溶液を蒸発させる方法がよく用いられている。
しかし、上記したような従来の製造方法には次のような
問題がある。すなわち、層間絶縁膜中に、Siを含む溶
液で堆積された5i02膜5が含まれているので、RI
E法による接続孔の開口時から上層金属配線層のスパッ
タ時までの間に、上記5i02膜5から水分を含む何ら
かのガスが放出され、この水分が第1金属配線層3の表
面と反応して、第1金属配線層3のAjllの表面つま
り接続孔8の底面(第1金属配線3の表面)に絶縁性薄
膜11が生成されてしまう。
このような現象が起こると、接続孔8における第2金属
配線9と第1金属配線3との導通が不能になる。
なお、第2金属配線層9のスパッタの前処理により前記
AI水酸化物11を除去できたとしても、それ以後の熱
工程(例えばシンク)で5in2膜5からガスが放出さ
れて第2金属配線層9が変質し、やはり、接続孔8にお
ける第2金属配線9と第1金属配線3との導通が不能に
なるおそれがある。
(発明が解決しようとする課題) 上記したように従来の半導体装置の製造方法では、接続
孔の底面に絶縁性薄膜が生成され、上層と下層の金属配
線どおしの導通が不能になるという欠点がある。
本発明は、上記問題点を解決すべくなされたもので、そ
の目的は、上層金属配線と下層金属配線との接続孔の開
口時から上層金属配線層の形成までの間に、下層金属配
線表面に絶縁性薄膜が生成したとしても、上層金属配線
と下層金属配線との接続孔における導通の信頼性および
上層金属配線の信頼性が高い半導体装置の製造方法を提
供することにある。
[発明の構成コ (課題を解決するための手段) 本発明の半導体装置の製造方法は、半導体基板上に第1
金属配線を形成する工程と、上記第1金属配線上に層間
絶縁膜を堆積形成し、この層間絶縁膜に接続孔を開口す
る工程と、この層間絶縁膜上の全面に薄膜を堆積する工
程と、上記層間絶縁膜の側壁に上記薄膜を残して前記層
間絶縁膜の上面および前記接続孔底面の第1金属配線の
上面を露出させるように異方性エツチングを行う工程と
、基板上の全面に第2金属配線層を堆積し、これをパタ
ーニングして第2金属配線を形成する工程とを具備する
ことを特徴とする。
(作 用) 接続孔開口時から上層金属配線の形成工程までの間に下
層金属配線表面に絶縁性薄膜が生成されたとしても、接
続孔開口後から上層金属配線工程までの間に層間絶縁膜
上の全面に薄膜を堆積し、さらに、層間絶縁膜の側壁に
薄膜を残して層間絶縁膜の上面および接続孔底面の第1
金属配線の上面を露出させるように異方性エツチングを
行うようにしたので、このエツチングにより上記絶縁性
薄膜を除去することができる。また、シンクなどの熱工
程で、前記層間絶縁膜から接続孔内にガスが放出される
ことを上記薄膜によって防止することができる。従って
、第2金属配線層が変質して接続孔における第2金属配
線と第1金属配線との導通が不能になるというような問
題を避けることができる。
さらに、薄膜堆積後に層間絶縁膜の上面を露出させるよ
うにエツチングする際に、接続孔の開口エツジが丸みを
おびるようになり、上層金属配線の段切れが生じるとい
うような問題を避けることができる。
従って、第1金属配線層と第2金属配線層との接続孔に
おける導通の信頼性および第1金属配線層の信頼性の向
上を達成できる。
(実施例) 以下、図面を参照して本発明の実施例を詳細に説明する
第1図(a)乃至(d)は、第1実施例に係る半導体装
置の製造方法における各工程を示している。即ち、まず
、第1図(a)に示すように、素子が形成された半導体
基板1上に堆積された第1の層間絶縁膜2上に、第1金
属配線層3、例えばA、17合金配線膜をスパッタ堆積
し、PEPおよびRIEにより所望の寸法にパターニン
グ加工して第1金属配線3を形成する。次に、第2の層
間絶縁膜4として、例えばプラズマCVD法によるプラ
ズマ5i02膜を堆積し、さらに、第3の層間絶縁膜5
として堆積中に水分が取り込まれてしまう方法(例えば
SOG法)によりSiO2膜を形成し、さらに、第4の
層間絶縁膜6として例えばプラズマ5in2膜を堆積す
る。次に、フォトレジストアを塗布し、PEPにより、
第4の層間絶縁膜6〜第2の層間絶縁膜4の接続孔形成
予定部上のみフォトレジスト7を除去する。次に、フォ
トレジストアをマスクにして、異方性エツチング、例え
ばRIEにより前記第1金属配線3が露出するように第
4の層間絶縁膜6〜第2の層間絶縁膜4をエツチングし
て接続孔(スルーホール)8を形成する。このとき、従
来例で説明したように、接続孔開口時あるいは開口終了
後に接続孔8の底面(第1金属配線3の表面)に絶縁性
薄膜11が生成される。
次に、フォトレジスト7を剥離し、第1図(b)に示す
ように、第4の層間絶縁膜6上の全面に水分などの不純
物を含まない薄膜12(Nえばプラズマ5in2膜)を
堆積する。但し、このプラズマ5in2膜で接続孔8が
埋まってしまわないような膜厚とする。
次に、第1図(c)に示すように、基板上の全面をRI
Eによってエツチングし、層間絶縁膜6〜4の側壁に薄
膜12を残すと共に第4の層間絶縁M6の上面および接
続孔底面の第1金属配線3の上面を露出させる。つまり
、第4の層間絶縁膜6上の薄膜12と、接続孔底面の薄
膜12および絶縁性薄膜11を除去する。
次に、第1図(d)に示すように、スパッタにより全面
に第2金属配線層(例えばA1合金膜)をスパッタ堆積
し、PEPおよびRrEにより所望の寸法にパターニン
グ加工して第2金属配線9を形成する。
上記した実施例の製造方法では、接続孔開口時から上層
金属配線工程までの間に下層金属配線表面に絶縁性薄膜
が生成されたとしても、接続孔開口後から上層金属配線
工程までの間に層間絶縁膜上の全面に薄膜を堆積し、さ
らに、層間絶縁膜の側壁に薄膜を残して層間絶縁膜の上
面および接続孔底面の第1金属配線の上面を露出させる
ように異方性エツチングを行うようにしたので、その後
のRIE工程あるいはシンクなどの熱工程で第3の層間
絶縁膜5から接続孔内にガスが放出されることを上記薄
膜によって防止することができる。
従って、第2金属配線層9が変質して接続孔8における
第2金属配線9と第1金属配線3との導通が不能になる
というような問題を避けることができる。
また、薄膜堆積後に第4の層間絶縁膜6の上面を露出さ
せるようにエツチングする際に、接続孔の開口エツジが
丸みをおびるようになり、後工程での上層金属配線層を
堆積する際にスパッタされる金属が開孔部に入りやすく
なり、上層金属配線の段切れが生じるというような問題
を避けることができる。
なお、前記薄膜としては、水分などの不純物を含まず、
後のRIEによって接続孔8底面の第1金属配線3の表
面の絶縁性薄膜11と一緒に除去できる薄膜であればよ
く、上記例のようなプラズマSiO2膜に限らず、通常
のCVDSiO2膜とかSiN膜などの絶縁膜でも、多
結晶シリコン膜でも、金属膜でもよい。薄膜として絶縁
膜を用いる場合は、この絶縁膜が接続孔8側面に堆積す
る膜厚性だけ、同一世代の設計基準の限界値よりも小さ
い接続孔8を形成できるという効果が得られる。
また、第1金属配線3上の層間絶縁膜は、上記例のよう
な3層に限らず、2層でも1層でも、あるいは、4層以
上でもよいが、堆積中に水分が取り込まれてしまう方法
により形成される層間絶縁膜を少なくとも1層は含む場
合に本発明は有効である。
[発明の効果] 上述したように本発明によれば、接続孔開口時から上層
金属配線工程までの間に下層金属配線表面に絶縁性薄膜
が生成したとしても、上層金属配線と下層金属配線との
接続孔における導通の信頼性および上層金属配線の信頼
性が高い半導体装置の製造方法を実現することができる
【図面の簡単な説明】
第1図(a)乃至(d)は本発明の半導体装置の製造方
法の一実施例における各工程を示す断面図、第2図(a
)乃至(c)は従来の半導体装置の製造方法における各
工程を示す断面図である。 1・・・半導体基板、2・・・第1の層間絶縁膜、3・
・・第1金属配線、4・・・第2の層間絶縁膜、5・・
・第3の層間絶縁膜(堆積中に水分が取り込まれてしま
う方法により形成されたSiO2膜)、6・・・第4の
層間絶縁膜、8・・・接続孔、9・・・第2金属配線、
10・・・反応生成物、11・・・絶縁性薄膜、12・
・・薄膜。 出願人代理人 弁理士 鈴江武彦 11図 第1図

Claims (2)

    【特許請求の範囲】
  1. (1)半導体基板上に第1金属配線を形成する工程と、 上記第1金属配線上に層間絶縁膜を堆積形成し、この層
    間絶縁膜に接続孔を開口する工程と、この層間絶縁膜上
    の全面に薄膜を堆積する工程と、 上記層間絶縁膜の側壁に上記薄膜を残して前記層間絶縁
    膜の上面および前記接続孔底面の第1金属配線の上面を
    露出させるように異方性エッチングを行う工程と、 基板上の全面に第2金属配線層を堆積し、これをパター
    ニングして第2金属配線を形成する工程とを具備するこ
    とを特徴とする半導体装置の製造方法。
  2. (2)前記薄膜は水分などの不純物を含まない絶縁膜で
    あることを特徴とする請求項1記載の半導体装置の製造
    方法。
JP34030390A 1990-11-30 1990-11-30 半導体装置の製造方法 Pending JPH04207054A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34030390A JPH04207054A (ja) 1990-11-30 1990-11-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34030390A JPH04207054A (ja) 1990-11-30 1990-11-30 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04207054A true JPH04207054A (ja) 1992-07-29

Family

ID=18335655

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34030390A Pending JPH04207054A (ja) 1990-11-30 1990-11-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH04207054A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04280454A (ja) * 1991-03-08 1992-10-06 Nkk Corp 半導体装置の製造方法
US6011308A (en) * 1996-06-14 2000-01-04 Nec Corporation Semiconductor device having a barrier film formed to prevent the entry of moisture and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04280454A (ja) * 1991-03-08 1992-10-06 Nkk Corp 半導体装置の製造方法
US6011308A (en) * 1996-06-14 2000-01-04 Nec Corporation Semiconductor device having a barrier film formed to prevent the entry of moisture and method of manufacturing the same

Similar Documents

Publication Publication Date Title
JPH06283613A (ja) 半導体素子の金属コンタクト形成方法
JPH04207054A (ja) 半導体装置の製造方法
JPS63271958A (ja) 多層配線形成方法
JP2621287B2 (ja) 多層配線層の形成方法
JPH02156537A (ja) 半導体装置の製造方法
JPH036045A (ja) 半導体装置の製造方法
JPH0736394B2 (ja) 半導体装置及びその製造方法
JPH02273922A (ja) スルーホールの形成方法
JPH1022379A (ja) 半導体装置の製造方法
US6350676B1 (en) Method of forming high-stability metallic contacts in an integrated circuit with one or more metallized layers
JP3329148B2 (ja) 配線形成方法
JP3001931B2 (ja) 半導体装置の電極配線およびその形成方法
JPH0786209A (ja) 半導体装置の製造方法
JPH02111052A (ja) 多層配線形成法
JPH0273651A (ja) 半導体装置
JPH11265938A (ja) 半導体装置及びその製造方法
JPH08107148A (ja) 配線構造及び配線構造の形成方法
JPS61288445A (ja) 半導体装置の製造方法
JPS63177445A (ja) 半導体装置の製造方法
JPS6015948A (ja) 半導体装置の製造法
JPH0594969A (ja) 半導体装置の製造方法
JPH0750298A (ja) 半導体装置の製造方法
JPH0364918A (ja) 半導体装置の製造方法
JPS6321854A (ja) 半導体装置の製造方法
JPS61268044A (ja) 半導体装置の製造方法