JPS61268044A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61268044A JPS61268044A JP11070985A JP11070985A JPS61268044A JP S61268044 A JPS61268044 A JP S61268044A JP 11070985 A JP11070985 A JP 11070985A JP 11070985 A JP11070985 A JP 11070985A JP S61268044 A JPS61268044 A JP S61268044A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- sin
- aluminum
- insulating film
- layer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置、特に二層配線構造を有する半導体
装置の製造方法に関する。
装置の製造方法に関する。
従来二層配線構造を実現する技術としては、プラズマＣ
ＶＤ法により成長したシリコン窒化膜（以下Ｐ−８ｉＮ
と略す。）を層間絶縁膜として使用する方法が知られて
いる。Ｐ−８ｉＮはステップカパレ、ジ、耐りラック性
ヒロック防止性等に於いて非常に優れた特性を有するた
め１層間絶縁膜としては最適の素材であると考えられて
いた。
ＶＤ法により成長したシリコン窒化膜（以下Ｐ−８ｉＮ
と略す。）を層間絶縁膜として使用する方法が知られて
いる。Ｐ−８ｉＮはステップカパレ、ジ、耐りラック性
ヒロック防止性等に於いて非常に優れた特性を有するた
め１層間絶縁膜としては最適の素材であると考えられて
いた。
上述した従来の層間絶縁膜にＰ−８ｉＮを使用する二層
配線構造の央造方法には次のような問題点がある。、 即ち、Ｐ−８ｉＮ５は膜質自体が非常に密であるため、
第１層目の電極金属４（通常はアルミニウムを使う）中
或いは電極金属４の上部、下部に存在する水分等が後工
程の熱処理時に外部に逃げられずに層間Ｐ−８ｉＮ５を
押し上げる或いは破裂させるという不良モードを生じ、
この不良が原因で第一層目と第二層目の電極金属４，８
が短絡する或いは第二層目の電極金属８の段部での断線
等の初期成いは信頼性的な不良を生ずるという大きな不
具合があった。
配線構造の央造方法には次のような問題点がある。、 即ち、Ｐ−８ｉＮ５は膜質自体が非常に密であるため、
第１層目の電極金属４（通常はアルミニウムを使う）中
或いは電極金属４の上部、下部に存在する水分等が後工
程の熱処理時に外部に逃げられずに層間Ｐ−８ｉＮ５を
押し上げる或いは破裂させるという不良モードを生じ、
この不良が原因で第一層目と第二層目の電極金属４，８
が短絡する或いは第二層目の電極金属８の段部での断線
等の初期成いは信頼性的な不良を生ずるという大きな不
具合があった。
従来の二層配線構造を有する半導体装置の製造方法の一
例を第２図（ａ）〜（ｅ）に示す。１は一導電型半導体
基板、２は反対４１ｊ型拡散層、３はシリコン酸化膜等
の絶縁膜、４はアルミニウム等の第一層目の電極金属、
５はＰ−８ｉＮ、６はＰ−８ｉＮフクレであり、８はア
ルミニウム等の第２層目の電極金属、９は絶縁膜のコン
タクト開孔部である。
例を第２図（ａ）〜（ｅ）に示す。１は一導電型半導体
基板、２は反対４１ｊ型拡散層、３はシリコン酸化膜等
の絶縁膜、４はアルミニウム等の第一層目の電極金属、
５はＰ−８ｉＮ、６はＰ−８ｉＮフクレであり、８はア
ルミニウム等の第２層目の電極金属、９は絶縁膜のコン
タクト開孔部である。
まず、半導体基板１上の絶縁、＠３にコンタクト部９を
開孔し９次にアルミニウム４を蒸着またはスパッタ法で
約１μｍの厚さに形放しく第２図−ａノ。
開孔し９次にアルミニウム４を蒸着またはスパッタ法で
約１μｍの厚さに形放しく第２図−ａノ。
次に写真蝕刻法により第１層目のアルミニウム４を選択
的にエツチングし第１層目の配線を形成する（第２図−
ｂ）。次に層間絶縁膜としてＰ−８ｉＮ５を約１μｍの
厚さに成長して（第２図−Ｃ）、第１層目の配線４と半
導体基板ｌとのコンタクト領域９での非整流性接触を得
るため３５０℃から５００℃での熱処理を行ない９次に
写真蝕刻法によりスルーホール１０を形成する（第２図
−ｄ）０次に第二層目のアルミニウム８を蒸着法或いは
スパッタ法により約１〜２μｍの厚さに形成し９次に写
真蝕刻法により第二層目のアルミニウム８を選択的にエ
ツチングして二層目の配線を形成するものである（第２
崗−ｅ）。
的にエツチングし第１層目の配線を形成する（第２図−
ｂ）。次に層間絶縁膜としてＰ−８ｉＮ５を約１μｍの
厚さに成長して（第２図−Ｃ）、第１層目の配線４と半
導体基板ｌとのコンタクト領域９での非整流性接触を得
るため３５０℃から５００℃での熱処理を行ない９次に
写真蝕刻法によりスルーホール１０を形成する（第２図
−ｄ）０次に第二層目のアルミニウム８を蒸着法或いは
スパッタ法により約１〜２μｍの厚さに形成し９次に写
真蝕刻法により第二層目のアルミニウム８を選択的にエ
ツチングして二層目の配線を形成するものである（第２
崗−ｅ）。
本発明は上述した従来の二層配線構造の製法の弱点を完
全に解消するものである。即ち本発明に於いては、上述
した従来の二層配線構造の製法の欠点を補うため、第一
層目の電極金属をパターニングする荊にＰ−８ｉＮを成
長させて熱処理を行ない水分等がＰ−８ｉＮを押し上げ
る或いはＰ−８ｉＮが破裂する等の不良（以下、Ｐ−８
ｉＮ；ｙフレと称する。］を生じさせた後、とのＰ−８
ｉＮを一旦除去して第一層目の電極金属を写真蝕刻法に
よりバターニングし、その後層間Ｐ−８ｉＮを再度生長
させている。
全に解消するものである。即ち本発明に於いては、上述
した従来の二層配線構造の製法の欠点を補うため、第一
層目の電極金属をパターニングする荊にＰ−８ｉＮを成
長させて熱処理を行ない水分等がＰ−８ｉＮを押し上げ
る或いはＰ−８ｉＮが破裂する等の不良（以下、Ｐ−８
ｉＮ；ｙフレと称する。］を生じさせた後、とのＰ−８
ｉＮを一旦除去して第一層目の電極金属を写真蝕刻法に
よりバターニングし、その後層間Ｐ−８ｉＮを再度生長
させている。
本発明によれば、工程増の欠点はあるが、信頼性上非常
に有害なＰ−８ｉＮフクレを完全に解消することができ
るので、その得るところは非常に大きい。
に有害なＰ−８ｉＮフクレを完全に解消することができ
るので、その得るところは非常に大きい。
次に、本発明を図面を参照してより詳細に説明する。
第１図は本発明による二層配線構造を有する半導体装置
の製造方法の一実施例を示す断面図である。半導体基板
ｌ上の絶縁膜３にコンタクト領域９を開孔し、蒸着法或
いはスパッタ法で全面にアルミニウム４を形成する（ｉ
ｉ１図−ａ）。次に第１層目のアルミニウム４を写真蝕
刻法によるパターニングを行なわない状態でＰ−８ｉＮ
５を０．５μｍから２−０μｍ程度に成長させる（第１
図−ｂ）。次に、半導体基板ｌと第１層目のアルミニウ
ム４との非整流性接触を得るための熱処理を行ないＰ−
８ｉＮフクレ６等を生じさせる（第１１１１−〇）。次
にドライエツチングによ）前記Ｐ−８ｉＮ５を全面除去
する（第１図−ｄ）。次に第１層目のアルミニウム４を
写真蝕刻法により選択的にエツチングして第１層目の配
線を形成する（第１ｌｌ−ｅ）。
の製造方法の一実施例を示す断面図である。半導体基板
ｌ上の絶縁膜３にコンタクト領域９を開孔し、蒸着法或
いはスパッタ法で全面にアルミニウム４を形成する（ｉ
ｉ１図−ａ）。次に第１層目のアルミニウム４を写真蝕
刻法によるパターニングを行なわない状態でＰ−８ｉＮ
５を０．５μｍから２−０μｍ程度に成長させる（第１
図−ｂ）。次に、半導体基板ｌと第１層目のアルミニウ
ム４との非整流性接触を得るための熱処理を行ないＰ−
８ｉＮフクレ６等を生じさせる（第１１１１−〇）。次
にドライエツチングによ）前記Ｐ−８ｉＮ５を全面除去
する（第１図−ｄ）。次に第１層目のアルミニウム４を
写真蝕刻法により選択的にエツチングして第１層目の配
線を形成する（第１ｌｌ−ｅ）。
その後層間絶縁膜としてＰ−８ｉＮ７を約１μｍの厚さ
で成長させ、写真蝕刻法によりスル体−ルｌＯを形成す
る（第１図−ｆ）。以下第２層目のアルミニウム８を蒸
着法或いはスパッタ法により形成し、写真蝕刻法により
バターニングして二層配線構造を完成させる。
で成長させ、写真蝕刻法によりスル体−ルｌＯを形成す
る（第１図−ｆ）。以下第２層目のアルミニウム８を蒸
着法或いはスパッタ法により形成し、写真蝕刻法により
バターニングして二層配線構造を完成させる。
以上説明したように本発明は−１Ｐ−８ｉＮを成長した
後、熱処理を行なって第１層目の配線金属中の水分等を
Ｐ−８ｉＮに７クレを発生させて外部に放出し、配線金
属中の水分等の残留をなくした上で層間Ｐ−８ｉＮを形
成するので１層間Ｐ−８ｉＮのフクレを生じることは原
理的に皆無でアシ、従って高信頼度の二層配線構造を得
ることが可能である。
後、熱処理を行なって第１層目の配線金属中の水分等を
Ｐ−８ｉＮに７クレを発生させて外部に放出し、配線金
属中の水分等の残留をなくした上で層間Ｐ−８ｉＮを形
成するので１層間Ｐ−８ｉＮのフクレを生じることは原
理的に皆無でアシ、従って高信頼度の二層配線構造を得
ることが可能である。
なお、Ｐ−８ｉＮを成長させずに熱処理を行なう方法も
考えられるが、水分等の放出には効果があっても、他の
不良モード例えばヒロックによる層間ショート等の問題
点が生じるので実現性は薄い。
考えられるが、水分等の放出には効果があっても、他の
不良モード例えばヒロックによる層間ショート等の問題
点が生じるので実現性は薄い。
第１図３−ｙ ｇは本発明の一実施例による二層配線構
造を有する半導体装置の製造方法を示す縦断面図、第２
図ａ −％−ｅは従来の二層配線構造を有する半導体装
置の製造方法の一例を示す縦断面図である。 １・・・−導電型半導体基板、２・・・反対導電型拡散
層、３・・・絶縁膜、４・・・１層目の電極金属、５・
・・Ｐ−８ｉＮ、６−Ｐ−８ｉＮ ７ りｖ、７−７ｉ
ｔｌ’ｆＪ’！ｅ緑Ｍ ＣＰ−８ｉＮ）、８・・・２層
目の電極金属、９・・・コンタクト開孔領域、１０・・
・スルーホール、１１・・・Ｐ−８ｉＮフクレによる２
層目の電極金属の断線。
造を有する半導体装置の製造方法を示す縦断面図、第２
図ａ −％−ｅは従来の二層配線構造を有する半導体装
置の製造方法の一例を示す縦断面図である。 １・・・−導電型半導体基板、２・・・反対導電型拡散
層、３・・・絶縁膜、４・・・１層目の電極金属、５・
・・Ｐ−８ｉＮ、６−Ｐ−８ｉＮ ７ りｖ、７−７ｉ
ｔｌ’ｆＪ’！ｅ緑Ｍ ＣＰ−８ｉＮ）、８・・・２層
目の電極金属、９・・・コンタクト開孔領域、１０・・
・スルーホール、１１・・・Ｐ−８ｉＮフクレによる２
層目の電極金属の断線。
Claims (1)
- 半導体基板上の絶縁膜を選択的に開孔する工程と、前
記絶縁膜上および前記開孔内に電極金属を全面に被着す
る工程と、前記全面に被着された電極金属上に第１のシ
リコン窒化膜を形成する工程と、その後に３５０℃から
５００℃の温度範囲の熱処理を行なう工程と、前記第１
のシリコン窒化膜を除去する工程と、その後前記電極金
属を写真蝕刻法により選択的に除去する工程と、前記選
択除去された電極金属上に第２のシリコン窒化膜を形成
する工程とを有することを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11070985A JPS61268044A (ja) | 1985-05-23 | 1985-05-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11070985A JPS61268044A (ja) | 1985-05-23 | 1985-05-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61268044A true JPS61268044A (ja) | 1986-11-27 |
Family
ID=14542470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11070985A Pending JPS61268044A (ja) | 1985-05-23 | 1985-05-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61268044A (ja) |
-
1985
- 1985-05-23 JP JP11070985A patent/JPS61268044A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2518435B2 (ja) | 多層配線形成法 | |
| JPH04229618A (ja) | 集積回路デバイスの接点及びその形成方法 | |
| JPS61268044A (ja) | 半導体装置の製造方法 | |
| JPS62137853A (ja) | 多層配線の形成方法 | |
| JPS61248442A (ja) | 半導体素子用微細電極配線 | |
| JPH03171758A (ja) | 半導体装置及びその製造方法 | |
| JPH02156537A (ja) | 半導体装置の製造方法 | |
| JPS63182839A (ja) | 半導体装置 | |
| JPH036045A (ja) | 半導体装置の製造方法 | |
| JPH02170431A (ja) | 半導体装置の製造方法 | |
| JPS62219961A (ja) | 薄膜型ｍｏｓ構造半導体装置の製造法 | |
| JPH0342834A (ja) | 半導体装置 | |
| JPH01109749A (ja) | 配線形成方法 | |
| JPH04207054A (ja) | 半導体装置の製造方法 | |
| JPH0273651A (ja) | 半導体装置 | |
| JPH04171745A (ja) | 集積回路装置の製造方法 | |
| JPH03248533A (ja) | 半導体集積回路装置 | |
| JPH05152444A (ja) | 半導体装置の製造方法 | |
| JPH04213860A (ja) | 半導体装置 | |
| JPS6092623A (ja) | 半導体装置の製造方法 | |
| JPH01241845A (ja) | 半導体装置の製造方法 | |
| JPS62166547A (ja) | 多層配線構造体の形成方法 | |
| JPH04216629A (ja) | 半導体装置 | |
| JPS62115744A (ja) | 半導体装置 | |
| JPH0485954A (ja) | 半導体装置の製造方法 |