JPS61248442A - 半導体素子用微細電極配線 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は半導体素子用の電極配線に係り、特に微小接続
孔を有する半導体素子に好適な電極配線に関する。

〔発明の背景〕

選択ＣＶＤ法による接続孔の埋込は既にダイジエス・オ
ブ・インターナショナル・エレクトロ・デバイス・ミー
ティング（Ｄｉｇｅｓｔ　ｏｆＩｎｔｅｒｎａｔｉｏｎ
ａｌ　Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅ　Ｍｅｅｔｉｎ
ｇ）　ｐ５５０゜１９８０等に紹介されている。しかし
この構造を電極部に適用した際の耐熱性については特に
言及されていない０本発明者の検討によれば、この埋込
Ｗ構造上にＡ１２合金配線を形成すると、熱処理中の接
続孔側面を通じたＡｌの侵入により、電極部の劣化が起
こることが明らかになった。

〔発明の目的〕

本発明の目的は、前記電極部での劣化を抑制し半導体製
造工程上十分な耐熱性を有する電極配線系を提供するこ
とにある。

〔発明の概要〕

上記目的を達成するため、本発明は、コンタクト部にお
けるＷ層のバリヤ層の下にＴｉ、Ｓｉなどの層を設け、
側面との密着性のよいＷ層を形成するものである。

〔発明の実施例〕

以下実施例を用いて本発明を説明する。

第２図に示すようにＳｉ基板１の表面に酸化膜６、拡散
層２を形成した後、絶縁膜層３を形成し、パターンニン
グしたフォトレジスト層４をマスクとして、絶縁膜層３
に接続孔７をエツチングにより開孔させた。フォトレジ
ストパターン４を残したまま、基板上にＴｉ膜を電子ビ
ーム加熱蒸着法により３０ｎｍ厚被着させ、リフトオフ
法により、レジスト上のＴｉ膜を除去して、接続孔７の
内部にのみＴｉ膜５′を残した。この基板にＷをＣＶＤ
法により選択的に被着させ接続孔７の内部にのみＷ層８
を形成した後、Ａｌ層９を設けた（第１図）。

以上の工程中でＴｉ層５を開孔部７のみに形成するマス
クとして、開孔部エツチングに用いたフォトレジスト層
を利用したが、フォトレジスト層を除去した後、新たに
マスク層を設けても良い、また、第４図に示すように、
このマスク層を調整して、接続孔周辺の絶縁膜３上面に
もＴｉ膜５′を残しても良い、この構造では素子表面の
起伏は増すが、Ａｆ１層とＷ層下部の電極との反応性を
抑制する効果は高くなる。Ｗ層の下に設ける層の材料と
して、ｃｖｏｔｉの選択成長が可能な導電体であれば原
則的に用いることが可能である。Ｔｉ以外の材料の一例
として、高濃度にＰを含むＳｉ層１０を用いたものを示
す、第４図では、接続孔７を形成した後、フォトレジス
トを除去し、基板全面にＣＶＤ法でＳｉ層を被着させた
。その後マスクを用いずにＳｉ層をエッチパックし、接
続孔以外の部分のＳｉ層を除去すると、接続孔７の内部
にのみＳｉ層１０を残すことができた。

第４図は電極部にＴｉＳｉ層１１層設１たものであるが
、上記と全く同様にして、Ｗ層８を形成することができ
た。

前述の工程によって形成したダイオード（拡散層深さ０
．３　μｍ接続孔径１．５　μｍ、絶縁膜層３の厚さ０
．５　　μｍ）を４００ケ並列に接続したパターンで、
４５０℃の熱処理による劣化率（拡散層逆耐圧不良）を
測定した。比較のために、下敷層５′を設けない同様の
パターンを作製した。

結果を第１表に示す。

第１表 第１表から明らかなように、下敷Ｔｉ層を設けた場合に
耐熱性が向上していることがわかる。

〔発明の効果〕

本発明によれば、４５０℃の熱処理時間として、従来構
造の１０倍以上に耐熱性を向上させることができ、信頼
度向上を図ることができる。

【図面の簡単な説明】

第１図および第３図は、それぞれ本発明の異なる実施例
を示す図、第２図および第１図はそれぞれ本発明の電極
配線の製造方法を説明するための図である。 １・・・Ｓｉ基板、２・・・高濃度拡散層、３・・・絶
縁膜、４・・・フォトレジスト、５，５′・・・Ｔｉ蒸
着膜、６・・・Ｓｉ表面酸化膜、７・・・接続孔、８・
・・ＣＶＤＷ膜、９第　１　図　　　　　　’６２　　
図 石３図　　　第４図

Claims (1)

【特許請求の範囲】
1. 　Ｓｉ拡散層若しくはその上に金属シリサイド層を設け
   た電極部と、その上に設けた絶縁膜の開孔部と、開孔部
   内に形成されたＷ層、およびその上に形成されたＡｌ合
   金配線層とからなる電極配線系において、Ｗ層下部およ
   び側面に異種金属若しくは高濃度Ｓｉ等の導電層を設け
   たことを特徴とする半導体素子用電極配線。