JPS62293716A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62293716A JPS62293716A JP13750886A JP13750886A JPS62293716A JP S62293716 A JPS62293716 A JP S62293716A JP 13750886 A JP13750886 A JP 13750886A JP 13750886 A JP13750886 A JP 13750886A JP S62293716 A JPS62293716 A JP S62293716A
- Authority
- JP
- Japan
- Prior art keywords
- film
- impurity region
- type impurity
- substrate
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 239000012535 impurity Substances 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 230000001678 irradiating effect Effects 0.000 claims abstract description 6
- 229910000676 Si alloy Inorganic materials 0.000 claims abstract description 5
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract 3
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 abstract description 6
- 239000000956 alloy Substances 0.000 abstract description 6
- 238000000059 patterning Methods 0.000 abstract description 2
- 238000004544 sputter deposition Methods 0.000 abstract description 2
- 238000007493 shaping process Methods 0.000 abstract 2
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 abstract 1
- 230000002950 deficient Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 241000282693 Cercopithecidae Species 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
〔概要〕
本発明は、Ｓｉ基板上の絶縁膜に開口部を形成する工程
と、前記開口部および絶縁膜の上にＡｌ膜を被着する工
程と、前記Ａ文膜の上方からエキシマレーザ光を照射す
ることにより、前記開口部のＡ文膜とＳ、基板とが接触
する領域において、Ａｌｌ／Ｓｔ合金層からなるＰ型不
純物領域を形成する工程とを有することを特徴とする。
と、前記開口部および絶縁膜の上にＡｌ膜を被着する工
程と、前記Ａ文膜の上方からエキシマレーザ光を照射す
ることにより、前記開口部のＡ文膜とＳ、基板とが接触
する領域において、Ａｌｌ／Ｓｔ合金層からなるＰ型不
純物領域を形成する工程とを有することを特徴とする。
これによりＰ型不純物領域と該Ｐ型不純物領域の電極配
線とを同時に形成することができるので、半導体装置の
製造方法を簡略化することがすることができる。またこ
のＰ型不純物領域の深さは浅いので、これを利用すれば
半導体装この高集積化および高速化を図ることができる
。更にエキシマレーザ光の照射により溶解する該へ交膜
は絶縁膜の開口部に流入して凹部を埋めるので、該開口
部の絶縁膜の段差部におけるＡ文膜の断線を防止するこ
とができる。
線とを同時に形成することができるので、半導体装置の
製造方法を簡略化することがすることができる。またこ
のＰ型不純物領域の深さは浅いので、これを利用すれば
半導体装この高集積化および高速化を図ることができる
。更にエキシマレーザ光の照射により溶解する該へ交膜
は絶縁膜の開口部に流入して凹部を埋めるので、該開口
部の絶縁膜の段差部におけるＡ文膜の断線を防止するこ
とができる。
本発明は半導体装この製造方法に関するものであり、更
に詳しく言えばＳｉ基板上にＰ型不純物領域とこれにコ
ンタクトする電極配線を形成する方法に関するものであ
る。
に詳しく言えばＳｉ基板上にＰ型不純物領域とこれにコ
ンタクトする電極配線を形成する方法に関するものであ
る。
第２図は従来例に係る５ｉ２Ｊ５板上にＰ型不純物領域
とこれにコンタクトする電極配線を形成する方法を説明
する断面図である。従来例の方法によれば、まずＮＪｆ
ｉＳ＋２！ｉ板１の上に絶縁膜２を形成し１次に該絶縁
膜２を開口した後にポロンイオンを打込んでＰ型不純物
領域３を形成する０次いでＡ文膜４を被着してＰ型不純
物領域３にコンタクトする電極配線を形成する。
とこれにコンタクトする電極配線を形成する方法を説明
する断面図である。従来例の方法によれば、まずＮＪｆ
ｉＳ＋２！ｉ板１の上に絶縁膜２を形成し１次に該絶縁
膜２を開口した後にポロンイオンを打込んでＰ型不純物
領域３を形成する０次いでＡ文膜４を被着してＰ型不純
物領域３にコンタクトする電極配線を形成する。
このように、従来例の方法によれば、Ｐ型不純物領域３
を形成する工程および電極配線形成用のＡＩ膜４を形成
する工程の２工程を必要とする。
を形成する工程および電極配線形成用のＡＩ膜４を形成
する工程の２工程を必要とする。
また従来例の方法によれば、ＡＪＩＩ呪４の段差部での
カバーレッジが十分でなく、このためコンタクト抵抗が
高くなったり、場合によっては断線不良を起すこともあ
る。
カバーレッジが十分でなく、このためコンタクト抵抗が
高くなったり、場合によっては断線不良を起すこともあ
る。
本発明はかかる従来の問題点に鑑みて形成されたもので
あり、５１基板上にＰ型不純物領域および該Ｐ、５！不
純物領域と良好にコンタクトする電極配線を筒便に形成
することを可山とする半導体装置の製造方法の提供を「
Ｉ的とする。
あり、５１基板上にＰ型不純物領域および該Ｐ、５！不
純物領域と良好にコンタクトする電極配線を筒便に形成
することを可山とする半導体装置の製造方法の提供を「
Ｉ的とする。
本発明は、Ｓｉ基板上の絶縁膜に開口部を形成する工程
と、前記開口部および絶縁膜の上にＡＩＷ２を被着する
工程と、前記Ａ交膜の上方からエキシマレーザ光を照射
することにより、前記開口部のＡｌ膜と３１基板とが接
触する領域において、Ａｌ／Ｓｔ合金層からなるＰ型不
純物領域を形成する工程とを有することを特徴とする。
と、前記開口部および絶縁膜の上にＡＩＷ２を被着する
工程と、前記Ａ交膜の上方からエキシマレーザ光を照射
することにより、前記開口部のＡｌ膜と３１基板とが接
触する領域において、Ａｌ／Ｓｔ合金層からなるＰ型不
純物領域を形成する工程とを有することを特徴とする。
これによりＰ型不純物領域と該Ｐ壓不純物領域にコンタ
クトする電極配線とを同時に形成することができるので
、半導体装置の製造方法を簡単化することがすることが
できる。またこのＰ型不純物領域の深さは浅いので、こ
れを利用すれば半導体装この高集積化および高速化を図
ることができる。更にエキシマレーザ光の照射により、
ｔＡｕ膜が溶融して絶縁１１Ｑの開口部の凹部に流入す
るので、該開口部の絶縁膜の段差部におけるＡｌ膜の断
線を防止することができる。
クトする電極配線とを同時に形成することができるので
、半導体装置の製造方法を簡単化することがすることが
できる。またこのＰ型不純物領域の深さは浅いので、こ
れを利用すれば半導体装この高集積化および高速化を図
ることができる。更にエキシマレーザ光の照射により、
ｔＡｕ膜が溶融して絶縁１１Ｑの開口部の凹部に流入す
るので、該開口部の絶縁膜の段差部におけるＡｌ膜の断
線を防止することができる。
次に図を参照しながら本発明の実施例について説明する
。第１図（ａ）〜（Ｃ）は本発明の実施例に係る半導体
装置の製造方法を説明する断面図である。
。第１図（ａ）〜（Ｃ）は本発明の実施例に係る半導体
装置の製造方法を説明する断面図である。
（１）まず第１図（ａ）に示すように、Ｎ型Ｓｉ基板ｌ
の１に絶縁膜２を形成した後に、パターニングにより該
絶Ｑ１模を部分的に除去して開口部を形成する。
の１に絶縁膜２を形成した後に、パターニングにより該
絶Ｑ１模を部分的に除去して開口部を形成する。
（２）次に同図（ｂ）に示すように、スパッタ法により
Ａｎ膜５を全面に被着する０図示するように１段差部で
のＡ文膜のカバーレッジはあまり良くない。
Ａｎ膜５を全面に被着する０図示するように１段差部で
のＡ文膜のカバーレッジはあまり良くない。
（３）次いで同図（Ｃ）に示すように、Ａｕ１ｌ！２５
の上方からエキシマレーザ光を照射する。これによりＡ
文膜が溶融して開口部の隙間にも流入するので、断線不
良の少ないコンタクトが得られる。
の上方からエキシマレーザ光を照射する。これによりＡ
文膜が溶融して開口部の隙間にも流入するので、断線不
良の少ないコンタクトが得られる。
またエキシマレーザ光の照射エネルギーにより互いにコ
ンタクトしている開口部のＡｌ膜と３１基板とが反応し
、Ｐ型不純物領域としてのＡ文／ Ｓ ＋合金層６が形
成される。
ンタクトしている開口部のＡｌ膜と３１基板とが反応し
、Ｐ型不純物領域としてのＡ文／ Ｓ ＋合金層６が形
成される。
木発明者の実験によると、実施例の電気的特性を測定し
たところ、第３図に示すようなＰ−Ｎ接合ダイオード特
性が得られた。
たところ、第３図に示すようなＰ−Ｎ接合ダイオード特
性が得られた。
このように０本発明の実施例によればＰ型不純物領域と
してのＡ文／ Ｓ １合金層６と該Ａ交／Ｓｉ合金層６
にコンタクトする電極配線としてのＡｎ膜５を同時に形
成することができるので、半導体装置の製造が、より簡
単となる。またこのＡ交／ Ｓ を合金層６の深さは極
めて浅いので、これを利用すれば半導体装置の高集積化
および高速化を図ることができる。
してのＡ文／ Ｓ １合金層６と該Ａ交／Ｓｉ合金層６
にコンタクトする電極配線としてのＡｎ膜５を同時に形
成することができるので、半導体装置の製造が、より簡
単となる。またこのＡ交／ Ｓ を合金層６の深さは極
めて浅いので、これを利用すれば半導体装置の高集積化
および高速化を図ることができる。
以上説明したように末完Ｉｌｌによれば、Ｐ型不純物領
域と該Ｐ型不純物領域にコンタクトする電極配線とを同
時に形成することができるので、半導体装置の製造方法
を簡栄化することかでさる。またこのＰ型不純物領域は
極めて浅く形成することができるので、これを利用すれ
ば半導体装置の高集積化および高速化を図ることができ
る。更にエキシマレーザ光の照射により該Ａｎ膜が溶融
して開口部の隙間に流入するので、段差部でのＡＪ１ｒ
Ｉ！２のカバーレッジが良くなり、電極配線の断線不良
を防止することができる。
域と該Ｐ型不純物領域にコンタクトする電極配線とを同
時に形成することができるので、半導体装置の製造方法
を簡栄化することかでさる。またこのＰ型不純物領域は
極めて浅く形成することができるので、これを利用すれ
ば半導体装置の高集積化および高速化を図ることができ
る。更にエキシマレーザ光の照射により該Ａｎ膜が溶融
して開口部の隙間に流入するので、段差部でのＡＪ１ｒ
Ｉ！２のカバーレッジが良くなり、電極配線の断線不良
を防止することができる。
第１図は本発明の実施例に係る半導体装置の製造方法を
説明す断面図。 第２図は従来例に係る半導体装置の製造方法を説明する
断面図である。 第３図は本発明の実施例に係る半導体装置によって実際
に得られた電気的特性図である。 （符号の説明） ｌ・・・Ｎ型Ｓ１基板、 ２・・・絶縁膜、 ５・・・ＡＬｉＷ２（電極配線） ６・・・Ａ又／ Ｓ ｉ合金層（Ｐ型不純物領域）。 ｔ− ゛、ニー゛［・′ （多） 、、（二重Ｍ′こ・ 一 本宅明Ｌ−１朱例云 第１図 ｆ従λ（ｇ １め註い目口 第２図 、）定式め力と・？ｊ閂仁２ 第３図
説明す断面図。 第２図は従来例に係る半導体装置の製造方法を説明する
断面図である。 第３図は本発明の実施例に係る半導体装置によって実際
に得られた電気的特性図である。 （符号の説明） ｌ・・・Ｎ型Ｓ１基板、 ２・・・絶縁膜、 ５・・・ＡＬｉＷ２（電極配線） ６・・・Ａ又／ Ｓ ｉ合金層（Ｐ型不純物領域）。 ｔ− ゛、ニー゛［・′ （多） 、、（二重Ｍ′こ・ 一 本宅明Ｌ−１朱例云 第１図 ｆ従λ（ｇ １め註い目口 第２図 、）定式め力と・？ｊ閂仁２ 第３図
Claims (1)
- 【特許請求の範囲】 Ｓｉ基板上の絶縁膜に開口部を形成する工程と、 前記開口部および絶縁膜の上にＡｌ膜を被着する工程と
、 前記Ａｌ膜の上方からエキシマレーザ光を照射すること
により、前記開口部のＡｌ膜とＳｉ基板とが接触する領
域において、Ａｌ／Ｓｉ合金層からなるＰ型不純物領域
を形成する工程とを有することを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13750886A JPS62293716A (ja) | 1986-06-13 | 1986-06-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13750886A JPS62293716A (ja) | 1986-06-13 | 1986-06-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62293716A true JPS62293716A (ja) | 1987-12-21 |
Family
ID=15200306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13750886A Pending JPS62293716A (ja) | 1986-06-13 | 1986-06-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62293716A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5308794A (en) * | 1992-04-30 | 1994-05-03 | International Business Machines Corporation | Aluminum-germanium alloys for VLSI metallization |
| KR100556346B1 (ko) * | 2001-12-28 | 2006-03-03 | 엘지.필립스 엘시디 주식회사 | 금속 배선 형성방법 |
-
1986
- 1986-06-13 JP JP13750886A patent/JPS62293716A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5308794A (en) * | 1992-04-30 | 1994-05-03 | International Business Machines Corporation | Aluminum-germanium alloys for VLSI metallization |
| KR100556346B1 (ko) * | 2001-12-28 | 2006-03-03 | 엘지.필립스 엘시디 주식회사 | 금속 배선 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0220140B2 (ja) | ||
| JPH02203552A (ja) | 半導体素子の製造方法 | |
| US6551903B1 (en) | Melt through contact formation method | |
| JPS62293716A (ja) | 半導体装置の製造方法 | |
| KR950025908A (ko) | 반도체소자 제조방법 | |
| JPS6381948A (ja) | 多層配線半導体装置 | |
| JPS6347952A (ja) | 半導体装置 | |
| JPH02170420A (ja) | 半導体素子の製造方法 | |
| JPS61248442A (ja) | 半導体素子用微細電極配線 | |
| JPS63275142A (ja) | 半導体装置の製造方法 | |
| JP2604487B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0497531A (ja) | 半導体装置の製造方法 | |
| JPS5966150A (ja) | 半導体装置およびその製造方法 | |
| JPS6226843A (ja) | 電極金属配線パタ−ンの形成方法 | |
| JPS6295869A (ja) | 半導体装置 | |
| JPS6140133B2 (ja) | ||
| JPH09270425A (ja) | 半導体装置及びその製造方法 | |
| JPS61145846A (ja) | 半導体装置の製造方法 | |
| JPS63143838A (ja) | 半導体集積回路装置の製造方法 | |
| JPS63187623A (ja) | 半導体装置の製造方法 | |
| JPS59154072A (ja) | 半導体装置及びその製造方法 | |
| JPS5858742A (ja) | 半導体装置 | |
| JPH04213860A (ja) | 半導体装置 | |
| JPS6119162A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0340433A (ja) | 半導体装置の製造方法および半導体装置 |