KR950025908A - 반도체소자 제조방법 - Google Patents

반도체소자 제조방법 Download PDF

Info

Publication number
KR950025908A
KR950025908A KR1019940001957A KR19940001957A KR950025908A KR 950025908 A KR950025908 A KR 950025908A KR 1019940001957 A KR1019940001957 A KR 1019940001957A KR 19940001957 A KR19940001957 A KR 19940001957A KR 950025908 A KR950025908 A KR 950025908A
Authority
KR
South Korea
Prior art keywords
conductive layer
layer pattern
oxide film
contact hole
silicon substrate
Prior art date
Application number
KR1019940001957A
Other languages
English (en)
Inventor
박상훈
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940001957A priority Critical patent/KR950025908A/ko
Priority to DE19503389A priority patent/DE19503389C2/de
Priority to US08/383,189 priority patent/US5536679A/en
Priority to JP7016994A priority patent/JP2633815B2/ja
Publication of KR950025908A publication Critical patent/KR950025908A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자 제조방법에 관한 것으로, 실리콘 기판에 필드산화막, 절연막과 도전층 패턴을 각각 예정된 부분에 단층 및 다층 구조로 형성하고, 전체적으로 층간절연층을 형성하고 콘택영역의 층간절연층을 식각하여 상기 도전층 패턴이 노출되는 콘낵홀을 형성할 때 상기 콘택홀 형성시 콘택 마스크의 정렬불량으로 상기 도전층 패턴 가장자리 하부의 상기 절연막 또는 필드산화막이 식각되어 실리콘 기판이 노출되는 경우 노출된 실리콘 기판 상부에 에피택셜 단결정실리콘을 선택 증착하고 증착된 단결정실리콘의 일정 두께를 산화시켜 산화막을 형성한 후 금속패턴을 형성하여 금속배선과 실리콘 기판의 단락을 방지하는 기술이다.

Description

반도체 소자 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 내지 제1B도는 종래의 기술로 반도체소자를 제조한 도면,
제2A도 내지 제2C도는 본 발명에 의해 반도체소자를 제조하는 단면도.

Claims (6)

  1. 실리콘 기판에 필드산화막, 절연막과 도전층 패턴을 각각 예정된 부분에 단층 및 다층 구조로 형성하고, 전체적으로 층간절연층을 형성하고 콘택영역의 층간절연측을 식각하여 상기 도전층 패턴이 노출되는 콘택홀을 형성하고 금속배선을 형성하는 반도체 소자 제조방법에 있어서, 상기 콘택홀 형성시 콘택 마스크의 정렬불량으로 상기 도전층 패턴가장자리 하부의 상기 절연막 또는 필드산화막이 식각되어 실리콘 기판이 노출될 때 노출된 실리콘 기판상부에 에피택셜 단결정실리콘을 선택 증착하고 증착된 단결정실리콘의 일정 두께를 산화시켜 산화막을 형성한 후 금속배선을 형성하는 것을 특징으로 하는 반도체 소자 제조방법.
  2. 제1항에 있어서, 상기 도전층 패턴은 게이트 전극으로 형성하는 것을 특징으로 하는 반도체 소자 제조방법.
  3. 제1항에 있어서, 상기 층간 절연층 상부에 질화막을 증착한후 콘택홀을 형성하는 것을 특징으로 하는 반도체 소자 제조방법.
  4. 제1항에 있어서, 상기 단결정실리콘에 산소원자를 이온주입하여 산화막을 형성하는 것을 특징으로 하는 반도체 소자 제조방법.
  5. 제1항에 있어서, 상기 금속배선을 형성하기 전에 콘택홀에 노출된 도전층 패턴상부에 형성될 수 있는 산화막을 제거하는 것을 특징으로 하는 반도체 소자 제조방법.
  6. 제1항 또는 제2항에 있어서, 상기 도전층 패턴 상부에 실리사이드가 형성되는 것을 특징으로 하는 반도체 소자 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940001957A 1994-02-03 1994-02-03 반도체소자 제조방법 KR950025908A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019940001957A KR950025908A (ko) 1994-02-03 1994-02-03 반도체소자 제조방법
DE19503389A DE19503389C2 (de) 1994-02-03 1995-02-02 Verfahren zur Herstellung eines Kontaktes in einer Halbleitervorrichtung
US08/383,189 US5536679A (en) 1994-02-03 1995-02-03 Method for fabrication of semiconductor device capable of preventing short circuits
JP7016994A JP2633815B2 (ja) 1994-02-03 1995-02-03 半導体素子製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940001957A KR950025908A (ko) 1994-02-03 1994-02-03 반도체소자 제조방법

Publications (1)

Publication Number Publication Date
KR950025908A true KR950025908A (ko) 1995-09-18

Family

ID=19376706

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940001957A KR950025908A (ko) 1994-02-03 1994-02-03 반도체소자 제조방법

Country Status (4)

Country Link
US (1) US5536679A (ko)
JP (1) JP2633815B2 (ko)
KR (1) KR950025908A (ko)
DE (1) DE19503389C2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100560293B1 (ko) * 1998-12-28 2006-06-16 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5759911A (en) * 1995-08-22 1998-06-02 International Business Machines Corporation Self-aligned metallurgy
JP3402022B2 (ja) * 1995-11-07 2003-04-28 三菱電機株式会社 半導体装置の製造方法
US6025260A (en) 1998-02-05 2000-02-15 Integrated Device Technology, Inc. Method for fabricating air gap with borderless contact
US6355580B1 (en) * 1998-09-03 2002-03-12 Micron Technology, Inc. Ion-assisted oxidation methods and the resulting structures
KR100673101B1 (ko) * 2000-12-29 2007-01-22 주식회사 하이닉스반도체 Ｂｃ ｐｍｏｓｆｅｔ 및 그 제조방법
US7119444B2 (en) * 2004-08-13 2006-10-10 Texas Instruments Incorporated Versatile system for charge dissipation in the formation of semiconductor device structures

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5685840A (en) * 1979-12-15 1981-07-13 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
JPH0244753A (ja) * 1988-08-05 1990-02-14 Toshiba Corp 半導体装置の製造方法
JPH0671073B2 (ja) * 1989-08-29 1994-09-07 株式会社東芝 半導体装置及びその製造方法
JPH03200318A (ja) * 1989-12-27 1991-09-02 Nec Corp シリコン単結晶膜の改善方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100560293B1 (ko) * 1998-12-28 2006-06-16 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
DE19503389A1 (de) 1995-08-24
US5536679A (en) 1996-07-16
DE19503389C2 (de) 1997-09-11
JPH07297284A (ja) 1995-11-10
JP2633815B2 (ja) 1997-07-23

Similar Documents

Publication Publication Date Title
JP3219909B2 (ja) 半導体装置の製造方法
KR970003718A (ko) 모스 전계 효과 트랜지스터 형성 방법
US6017829A (en) Implanted conductor and methods of making
KR890004404A (ko) 자기정합 금속 형성방법 및 반도체 소자
KR850008044A (ko) 반도체 디바이스 제조공정
KR100256800B1 (ko) 콘택홀 제조방법
KR900019155A (ko) 식각 베리어를 사용한 콘택 형성 방법
KR940020531A (ko) 콘택홀에 금속플러그 제조방법
KR920020671A (ko) 골드구조를 가지는 반도체소자의 제조방법
KR940012647A (ko) 반도체 집적 회로 장치 및 그 제조 방법
KR960042923A (ko) 폴리사이드 구조를 갖는 반도체장치 및 그의 제조방법
KR950025908A (ko) 반도체소자 제조방법
US4085499A (en) Method of making a MOS-type semiconductor device
KR920022562A (ko) 반도체 집적 회로 제조방법
JPH06163578A (ja) 接続孔形成法
KR920015622A (ko) 집적 회로의 제조방법
KR19990071113A (ko) 반도체 소자의 제조방법
JPS6340374A (ja) Ｍｏｓ型半導体装置およびその製造方法
JPH0669207A (ja) 半導体装置
KR960006339B1 (ko) 반도체장치의 제조방법
JPS61150376A (ja) 半導体装置
KR890013738A (ko) 집적회로 기판상의 소자들을 금속화층에 접속하는 방법
KR100209210B1 (ko) 반도체 소자의 콘택홀 형성방법
KR930001439A (ko) 반도체 장치의 제조방법
KR960008563B1 (ko) 더블 스페이서를 이용한 반도체 소자의 미세 콘택홀 형성방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid