KR890013738A - 집적회로 기판상의 소자들을 금속화층에 접속하는 방법 - Google Patents

집적회로 기판상의 소자들을 금속화층에 접속하는 방법 Download PDF

Info

Publication number
KR890013738A
KR890013738A KR1019890001196A KR890001196A KR890013738A KR 890013738 A KR890013738 A KR 890013738A KR 1019890001196 A KR1019890001196 A KR 1019890001196A KR 890001196 A KR890001196 A KR 890001196A KR 890013738 A KR890013738 A KR 890013738A
Authority
KR
South Korea
Prior art keywords
layer
depositing
substrate
angstroms
insulating layer
Prior art date
Application number
KR1019890001196A
Other languages
English (en)
Inventor
디. 쿨카르니 비벡
Original Assignee
원본미기재
내셔날 세미콘덕터 코포레이숀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 원본미기재, 내셔날 세미콘덕터 코포레이숀 filed Critical 원본미기재
Publication of KR890013738A publication Critical patent/KR890013738A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs

Abstract

내용 없음.

Description

집적회로 기판상의 소자들을 금속화층에 접속하는 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1-4도는 본 발명에 따라 집적회로 기판상의 소자를 금속화층에 접속하는 단계를 보여주는 도면.

Claims (32)

  1. 기판위에 얇은 절연 재료층을 증착하는 단계, 전기적 접속부가 형성될 지점의 기판의 부분들을 노출시키도록 절연층에 홀을 형성하는 단계, 노출된 기판의 부분에 금속 장벽층을 증착하여 노출된 기판 부분을 장벽층으로 완전히 덮는 단계로 구성되는, 집적회로 기판상의 소자들을 금속화층에 접속하는 방법.
  2. 제1항에 있어서, 앓은 절연층을 증착하는 단계가, 실리콘 이산화물 층을 증착하는 단계로 구성되며, 그 실리콘 이산화물 충은 약 1000옹스트롬 내지 약 2000옹스트롬 범위의 두께를 가지는 방법.
  3. 제1항에 있어서, 절연층을 증착하는 단계가, 기판상에 도프되지 않은 실리콘 이산화물의 층을 증착하는 단계로 구성되고, 그 실리콘 이산화물 층은 약 1000옹스트롬 내지 2000옹스트롬 범위의 두께를 가지는 방법.
  4. 제1항에 있어서, 절연층을 증착하는 단계가 기판상에 인이 도프된 실리콘 이산화물 층을 증착하는 단계로 구성되고, 그 실리콘 이산화물 층은 약 1000옹스트롬 내지 약 2000옹스트롬 범위의 두께를 가지는 방법.
  5. 제1항에 있어서, 절연층을 증착하는 단계가, 기판상에 실리콘 질화물 층을 증착하는 단계로 구성되고, 그 실리콘 질화물 충은 약 1000옹스트롬 내지 약 2000옹스트롬 범위의 두께를 가지는 방법.
  6. 제2항에 있어서, 장벽층을 선택적인 화학적 증착공정으로 기판의 노출된 부분상에 증착하는 방법.
  7. 제2항에 있어서 홀을 형성하는 단계가, 절연층 상에 포토레지스트 층을 증착시키는 단계, 홀들이 형성될 절연충의 부분을 노출시키도록 포토레지스트 충에 홀을 형성하는 단계, 절연충의 노출된 부분을 식각하는 단계로 구성되는 방법.
  8. 제7항에 있어서, 장벽층을 증착하는 단계가, 포토레지스트층 및 기판의 노출된 부분상에 장벽층을 증착하는 단계 및 포토레지스트층 및 그위에 증착된 장벽층 부분을 제거하는 단계로 구성되는 방법.
  9. 기판위에 얇은 절연재료층을 증착하는 단계, 전기적 접속부가 형성될 기판의 부분들을 노출시키도록 절연층에 홀을 형성하는 단계, 절연층 및 기판의 노출된 부분위에 필라 금속층을 증착하는 단계, 기판의 노출 된 부분으로부터 연장하는 필라를 형성하도록 필라 금속층을 식각하는 단계, 필라를 금속화층에 연결하는 단계로 구성되는, 집접회로 기판상의 소자들을 금속화층에 접속하는 방법.
  10. 제9항에 있어서, 얇은 절연층을 증착하는 단계가, 실리콘 이산화물 층을 증착하는 단계로 구성되며, 그 실리콘 이산화물 층은 약 1000옹스트롬 내지 약 2000옹스트롬 범위의 두께를 가지는 방법.
  11. 제9항에 있어서, 절연층을 증착하는 단계가, 기판상에 도프되지 않은 실리콘 이산화물의 층을 증착하는 단계로 구성되고, 그 실리콘 이산화물 층은 약 1000옹스트롬 내지 2000옹스트롬 범위의 두께를 가지는 방법 .
  12. 제9항에 있어서. 절연층을 증착하는 단계가, 기판상에 인이 도프된 실리콘 이산화물 층을 증착하는 단계로 구성되고, 그 실리콘 이산화물 층은 약 1000옹스트롬 내지 약 2000옹스트롬 범위의 두께를 가지는 방법.
  13. 제9항에 있어서, 절연층을 증착하는 단계가, 기판상에 실리콘 질화물 충을 증착하는 단계로 구성되고, 그 실리콘 질화물 층은 약 1000옹스트롬 내지 약 2000옹스트롬 범위의 두께를 가지는 방법.
  14. 제10항에 있어서, 기판의 노출된 부분상에 금속 장벽층을 증착하는 단계를 부가적으로 포함하는 방법.
  15. 제14항에 있어서, 홀을 형성하는 단계가, 절연층상에 포토레지스트 층을 증착시키는 단계, 홀들이 형성될 절연층의 부분을 노출시키도록 포토레지스트 층에 홀을 형성하는 단계, 절연층의 노출된 부분을 식각하는 단계로 구성되는 방법.
  16. 제15항에 있어서, 장벽층을 증착하는 단계가, 포토레지스트 층 및 기판의 노출된 부분상에 장벽층을 증착하여 기판의 노출된 부분올 장벽층으로 완전히 덮는 단계로 구성되는 방법.
  17. 제16항에 있어서, 필라 금속층 증착 단계전에 포토레지스트층을 제거하는 단계를 부가적으로 포함하는 방법.
  18. 제17항에 있어서, 필라 금속층 식각 단계가, 기판의 노출된 부분들에 접촉하고 기판의 노출된 부분들로부터 대체로 수직으로 연장하는 금속 필라들을 형성하도록 필라 금속층을 절연층까지 식각하는 단계로 구성되는 방법.
  19. 제18항에 있어서, 필라 금속층 식각 단계가, 필라에 의해 피복된 절연층의 어떤 부분을 제외한 전체 절연층을 노출시키도록 필라 금속층을 식각하는 단계로 구성되는 방법.
  20. 기판상에 얇은 절연 재료층을 증착하는 단계, 전기적 접속부가 형성될 기판의 부분들을 노출시키도록 얇은 절연층에 홀을 형성하는 단계, 기판의 노출된 부분에 금속 장벽층을 증착하여 기판의 노출된 부분을 장벽층으로 완전히 덮는 단계, 기판위에 두꺼운 절연층을 증착하는 단계, 기판으로의 전기적 접속부가 형성될 지점에서 장벽층의 부분들을 노출시키도록 두꺼운 절연층의 홀을 형성하는 단계, 기판위에 금속 접촉층을 증착하는 단계, 장벽층의 노출된 부분들을 접촉시키는 전도성 통로를 형성하도록 금속 접촉 층을 식각하는 단계로 구성되는, 집적 회로 기판상의 소자들을 금속화 층에 접속하는 방법.
  21. 제20항에 있어서, 얇은 절연층을 증착하는 단계가, 실리콘 이산화물 층을 증착하는 단계로 구성되며, 그 실리콘 이산화물 층은 약 1000옹스트롬 내지 약 2000옹스트롬 범위의 두께를 가지는 방법.
  22. 제20항에 있어서, 절연층을 증착하는 단계가, 기판상에 도프되지 않은 실리콘 이산화물의 층을 증착하는 단계로 구성되고, 그 실리콘 이산화물 층은 약 1000옹스트롬 내지 2000옹스트롬 범위의 두께를 가지는 방법
  23. 제20항에 있어서, 절연층을 증착하는 단계가, 기판상에 인이 도프된 실리콘 이산화물 층을 증착하는 단계로 구성되고, 그 실리콘 이산화물 층은 약 1000옹스트롬 내지 약 2000옹스트롬 범위의 두께를 가지는 방법.
  24. 제20항에 있어서, 절연층을 증착하는 단계가, 기판상에 실리콘 질화물 층을 증착하는 단계로 구성되고, 그 실리콘 질화물 층은 약 1000옹스트롬 내지 약 2000옹스트롬 범위의 두께를 가지는 방법.
  25. 제21항에 있어서, 장벽층을 선택적인 화학적 증착공정으로 기판의 노출된 부분상에 증착하는 방법.
  26. 제21항에 있어서, 홀을 형성하는 단계가, 절연층상에 포토레지스트 층을 증착시키는 단계, 홀들이 형성될 절연층의 부분을 노출시키도록 포토레지스트 층에 홀을 형성하는 단계, 절연층의 노출된 부분을 식각하는 단계로 구성되는 방법.
  27. 제26항에 있어서, 장벽층을 증착하는 단계가, 포토레지스트 층 및 기판의 노출된 부분상에 장벽층을 증착하는 단계 및 포토레지스트 층 및 그위에 증착된 장벽층 부분을 제거하는 단계로 구성되는 방법.
  28. 제21항에 있어서, 두꺼운 절연층 증착단계가, 기판위에 폴리아미드 층을 증착하는 단계로 구성되는 방법.
  29. 제21항에 있어서, 두꺼운 절연층 증착단계가, 기판 위에 스핀-온 그라스를 증착하는 단계로 구성되는 방법.
  30. 제21항에 있어서, 금속 접촉층 증착전에 두꺼운 절연층을 평탄화하는 단계를 부가적으로 포함하는 방법.
  31. 제30항에 있어서, 평탄화단계가, 두꺼운 절연층 위의 희생 포토레지스트 층을 스피닝 하는 단계, 평탄한 표면을 형성하도록 희생 포토레지스트 층 및 두꺼운 절연층을 에칭백(etching back)하는 단계로 구성되는 방법.
  32. 제21항에 있어서, 금속 접촉 층 증착단계가, 두꺼운 절연층 및 그 절연층내에 형성된 홀 내부까지 연장하여 장벽층의 노출된 부분들을 접촉시키는 연속층으로 금속 접촉층을 증착하는 단계로 구성되는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890001196A 1988-02-02 1989-02-02 집적회로 기판상의 소자들을 금속화층에 접속하는 방법 KR890013738A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15134588A 1988-02-02 1988-02-02
US151,345 1988-02-02

Publications (1)

Publication Number Publication Date
KR890013738A true KR890013738A (ko) 1989-09-25

Family

ID=22538340

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890001196A KR890013738A (ko) 1988-02-02 1989-02-02 집적회로 기판상의 소자들을 금속화층에 접속하는 방법

Country Status (4)

Country Link
EP (1) EP0326956A3 (ko)
JP (1) JPH025412A (ko)
KR (1) KR890013738A (ko)
CA (1) CA1325685C (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5219793A (en) * 1991-06-03 1993-06-15 Motorola Inc. Method for forming pitch independent contacts and a semiconductor device having the same
KR100504553B1 (ko) * 2000-12-21 2005-08-03 주식회사 하이닉스반도체 반도체 소자의 금속 배선 제조 방법
KR100806364B1 (ko) * 2006-10-26 2008-02-27 강삼태 지능로봇용 목 관절장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4392298A (en) * 1981-07-27 1983-07-12 Bell Telephone Laboratories, Incorporated Integrated circuit device connection process
EP0175604B1 (en) * 1984-08-23 1989-07-19 Fairchild Semiconductor Corporation A process for forming vias on integrated circuits
EP0194950B1 (en) * 1985-03-15 1992-05-27 Fairchild Semiconductor Corporation High temperature interconnect system for an integrated circuit
JPS6231116A (ja) * 1985-08-02 1987-02-10 Toshiba Corp 半導体装置の製造方法
GB2186424A (en) * 1986-01-30 1987-08-12 Plessey Co Plc Method for producing integrated circuit interconnects

Also Published As

Publication number Publication date
EP0326956A2 (en) 1989-08-09
EP0326956A3 (en) 1991-03-13
JPH025412A (ja) 1990-01-10
CA1325685C (en) 1993-12-28

Similar Documents

Publication Publication Date Title
KR960026641A (ko) 선택적 질화물 및 산화물 에칭을 이용하는 플러그 스트랩 공정
KR850008044A (ko) 반도체 디바이스 제조공정
KR890015376A (ko) 전자소자에 대한 전기적 접속방법
KR970022583A (ko) 측벽 스페이서에 의한 경계없는 콘택트 에칭 방법 및 선택적 이방 에칭 방법
KR900019155A (ko) 식각 베리어를 사용한 콘택 형성 방법
KR920018843A (ko) 자기-정합 접점 형성 방법 및 구조
KR950021084A (ko) 금속선과 콘택 플러그의 동시 형성방법
KR960026644A (ko) 반도체 장치의 배선구조 및 그의 제조방법
KR890002972A (ko) 기판상에 침전된 두개의 도체나 반도체층 사이를 접촉시키는 방법
US5229645A (en) Semiconductor device and manufacturing method thereof
KR940001358A (ko) 반도체장치 제조방법
KR890013738A (ko) 집적회로 기판상의 소자들을 금속화층에 접속하는 방법
KR100299521B1 (ko) 반도체 소자의 배선 형성방법
KR950025908A (ko) 반도체소자 제조방법
KR920018889A (ko) 반도체장치의 층간콘택구조 및 그 방법
KR950015589A (ko) 반도체 장치의 금속배선시 콘택홀 형성방법
KR870001655A (ko) 반도체장치의 제조방법
KR870011687A (ko) 반도체 집적회로의 제조공정에서 절연층 내부로 에칭된 콘택호올을 텅스텐으로 메꾸는 방법
KR100289653B1 (ko) 반도체소자의배선구조및그의형성방법
KR20010004008A (ko) 에어-갭을 갖는 반도체 소자의 금속배선 형성방법
KR970067883A (ko) 매몰콘택을 구비하는 반도체 메모리장치의 제조방법
KR970063671A (ko) 반도체 소자의 다중 금속층 형성 방법
KR960030414A (ko) 반도체장치의 커패시터 제조방법
KR970018078A (ko) 반도체 장치의 비아 콘택(via contact) 형성방법
KR950007028A (ko) 반도체 소자의 금속배선 적층방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
SUBM Submission of document of abandonment before or after decision of registration