KR970067883A - 매몰콘택을 구비하는 반도체 메모리장치의 제조방법 - Google Patents

매몰콘택을 구비하는 반도체 메모리장치의 제조방법 Download PDF

Info

Publication number
KR970067883A
KR970067883A KR1019960008367A KR19960008367A KR970067883A KR 970067883 A KR970067883 A KR 970067883A KR 1019960008367 A KR1019960008367 A KR 1019960008367A KR 19960008367 A KR19960008367 A KR 19960008367A KR 970067883 A KR970067883 A KR 970067883A
Authority
KR
South Korea
Prior art keywords
conductive layer
forming
semiconductor substrate
buried contact
gate electrode
Prior art date
Application number
KR1019960008367A
Other languages
English (en)
Other versions
KR100197336B1 (ko
Inventor
장형순
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960008367A priority Critical patent/KR100197336B1/ko
Publication of KR970067883A publication Critical patent/KR970067883A/ko
Application granted granted Critical
Publication of KR100197336B1 publication Critical patent/KR100197336B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903—FET configuration adapted for use as static memory cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

매몰콘택을 구비하는 반도체 메모리장치의 제조방법에 대해 기재되어 있다.
이른, 활성영역과 비활성영역으로 분리된 반도체기판 상에 게이트절연막을 형성하는 단계, 게이트절연막을 식각하여 게이트전극과 반도체기판의 활성층을 접촉시키기 위한 매몰콘택홀을 형성하는 단계, 게이트절연막이 제거되어 반도체기판의 표면이 노출된 부분에 도전물질을 증착하여 제1 도전층을 형성하는 단계, 제1 도전층을 포함하는 상기 결과물 상기 게이트전극용 도전층을 형성하는 단계 및 게이트전극용 도전층을 패터닝하는 단계를 포함하는 것을 특징으로 한다.
따라서 매몰콘택홀을 형성한 후 노출된 부분에 선택적으로 도전층을 형성함으로써, 게이트전극용 도전층을 식각할 때 기판의 손상과 이로 인한 소자의 전기적 특정저하를 방지할 수 있다.

Description

매몰콘택을 구비하는 반도체 메모리장치의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도 내지 제9도는 본 발명에 의한 반도체 메모리장치의 제조방법을 설명하기 위하여 도시한 단면도들이다.

Claims (4)

  1. 활성영역과 비활성영역으로 분리된 반도체기판 상에 게이트절연막을 형성하는 단계; 게이트절연막을 식각하여 게이트전극과 반도체기판의 활성층을 접촉시키기 위한 매몰콘택홀을 형성하는 단계; 게이트절연막이 제거되어 반도체기판의 표면이 노출된 부분에 도전물질을 증착하여 제1 도전층을 형성하는 단계; 제1 도전층을 포함하는 상기 결과물 상기 게이트전극용 도전층을 형성하는 단계 ;및 게이트전극요 도전층을 패터닝하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  2. 제1항에 있어서 상기 제1도전층은 반도체기판에 선택적으로 증착되는 물질로 형성하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  3. 제2항에 있어서 상기 제1도전층은 텅스텐(W)또는 티타늄 실리사이드를 사용하여 형성하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  4. 제1항에 있어서 상기 도전층은 500Å 이하의 두께로 형성하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
KR1019960008367A 1996-03-26 1996-03-26 매몰콘택을 구비하는 반도체 메모리장치의 제조방법 KR100197336B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960008367A KR100197336B1 (ko) 1996-03-26 1996-03-26 매몰콘택을 구비하는 반도체 메모리장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960008367A KR100197336B1 (ko) 1996-03-26 1996-03-26 매몰콘택을 구비하는 반도체 메모리장치의 제조방법

Publications (2)

Publication Number Publication Date
KR970067883A true KR970067883A (ko) 1997-10-13
KR100197336B1 KR100197336B1 (ko) 1999-06-15

Family

ID=19453982

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960008367A KR100197336B1 (ko) 1996-03-26 1996-03-26 매몰콘택을 구비하는 반도체 메모리장치의 제조방법

Country Status (1)

Country Link
KR (1) KR100197336B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002050705A (ja) * 2000-08-01 2002-02-15 Fujitsu Ltd 半導体記憶装置及びその製造方法

Also Published As

Publication number Publication date
KR100197336B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
EP0887849A3 (en) Method for fabricating capacitor for semiconductor device
KR950034678A (ko) 집적 회로내에 전도성 접속부 형성 방법 및, 그 회로내의 전도성 부재
KR970022583A (ko) 측벽 스페이서에 의한 경계없는 콘택트 에칭 방법 및 선택적 이방 에칭 방법
KR940020531A (ko) 콘택홀에 금속플러그 제조방법
KR940012647A (ko) 반도체 집적 회로 장치 및 그 제조 방법
KR950012601A (ko) 반도체 소자의 콘택 형성 방법
KR970067883A (ko) 매몰콘택을 구비하는 반도체 메모리장치의 제조방법
KR970067640A (ko) 반도체 소자의 금속층 형성 방법
KR970059050A (ko) 반도체 장치의 축전기 제조방법
KR980005912A (ko) 반도체 장치의 금속콘택구조 및 그 제조방법
KR0137980B1 (ko) 텅스텐 플러그 제조방법
KR980005592A (ko) 자기 정렬 콘택 홀 형성 방법
KR890013738A (ko) 집적회로 기판상의 소자들을 금속화층에 접속하는 방법
KR20010058679A (ko) 자기정합 콘택을 갖는 반도체 메모리장치의 제조방법
KR980005510A (ko) 스토리지 노드 콘택 형성 방법
KR980005533A (ko) 텅스텐을 이용한 자기정렬 콘택 형성방법
KR970072079A (ko) 살리사이드 공정을 이용한 반도체 장치 및 그 제조 방법
KR960012324A (ko) 반도체소자의 게이트전극 콘택 및 그 제조방법
KR970077194A (ko) 반도체 장치의 금속 배선 형성 방법
KR970072412A (ko) 고유전막을 구비하는 캐패시터의 제조방법
KR980006357A (ko) 디램의 캐패시터 형성방법
KR970072417A (ko) 반도체장치의 커패시터 제조방법
KR980006404A (ko) 스태틱램 셀 제조방법
KR960008418A (ko) 반도체소자의 캐패시터 제조방법
KR980005597A (ko) 반도체 장치의 콘택홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070125

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee