KR970072079A - 살리사이드 공정을 이용한 반도체 장치 및 그 제조 방법 - Google Patents

살리사이드 공정을 이용한 반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR970072079A
KR970072079A KR1019960010785A KR19960010785A KR970072079A KR 970072079 A KR970072079 A KR 970072079A KR 1019960010785 A KR1019960010785 A KR 1019960010785A KR 19960010785 A KR19960010785 A KR 19960010785A KR 970072079 A KR970072079 A KR 970072079A
Authority
KR
South Korea
Prior art keywords
etch stop
semiconductor device
layer
stop layer
silicide
Prior art date
Application number
KR1019960010785A
Other languages
English (en)
Other versions
KR0176203B1 (ko
Inventor
김형섭
배대록
류봉녕
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960010785A priority Critical patent/KR0176203B1/ko
Publication of KR970072079A publication Critical patent/KR970072079A/ko
Application granted granted Critical
Publication of KR0176203B1 publication Critical patent/KR0176203B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

접촉창을 형성하기 위한 건식 식각에 의하여 실리사이드가 모두 소모되는 것을 방지하여 접촉 저항이 증가하지 않는 반도체 장치 및 그 제조 방법에 관하여 설명한다. 본 발명은 반도체 기판 상에 살리사이드 공정으로 형성된 실리사이드 도전층을 가지는 반도체 장치에 있어서, 상기 실리사이드 도전층 위에 형성된 식각 저지층과, 상기 식각 저지층 위에 형성된 층간 절연층과, 상기 층간 절연층 및 상기 식각 저지층을 관통하여 상기 실리사이드 배선층의 표면을 노출시키는 접촉창을 가진다. 따라서 본 발명에 의해서 형성된 반도체 장치에서 상기 식각 저지층은 상기 접촉창을 형성을 위한 식각 공정에 의하여 상기 게이트 배선 위의 실리사이드가 과다하게 소모되는 것을 방지하여 접촉 저항이 증가하지 않는다.

Description

살리사이드 공정을 이용한 반도체 장치 및 그 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도 내지 제 6도는 본 발명에 의하여 접촉창을 형성하기 위한 건식식각에 의하여 실리사이드가 모두 소모되는 것을 방지하는 반도체 장치의 제조 방법을 보여주는 단면도 들이다.

Claims (6)

  1. 반도체 기판 상에 살리사이드 공정으로 형성된 실사이드 도전층을 가지는 반도체에 있어서, 상기 실리사이드 도전층 위에 형성된 식각 저지층; 상기 식각 저지층 위에 형성된 층간 절연층; 및 상기 층간 절연층 및 상기 식각 저지층을 관통하여 상기 실리사이드 배선층의 표면을 노출시키는 접촉창을 가지는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 실리사이드 도전층은 TiSi2로 형성된 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서, 상기 식각 저지층은 실리콘 질화막으로 형성된 것을 특징으로 하는 반도체 장치.
  4. 제1항에 있어서, 상기 층간 절연층은 실리콘 산화막으로 형성된 것을 특징으로 하는 반도체 장치.
  5. 반도체 기판 상에 살리사이드로 형성된 실리사이드 도전층을 가지는 반도체장치의 제조 방법에 있어서, 상기 실리사이드 도전층 위에 식각 저지층을 형성하는 단계; 상기 식각 저지층 위에 층간 절연층을 형성하는 단계; 상기 층간 절연층 위의 정해진 위치에 개구부를 가지는 포토레지스트 패턴을 형성하는 단계; 상기 포토 레지스트 패턴을 마스크로 상기 식각 저지층의 표면이 노출되도록 상기 층간 절연층을 식각하는 단계; 상기 포토레지스트 패턴을 마스크로 상기 실리사이드 도전층의 표면이 노출되도록 상기 식각 저지층을 식각하는 단계 및; 상기 포토레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제5항에 있어서, 상기 식각 저지층은 상기 층간 절연층에 대한 식각 선택비가 높은 것을 특징으로 하는 반도체 장치의 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960010785A 1996-04-10 1996-04-10 살리사이드 공정을 이용한 반도체 장치 및 그 제조방법 KR0176203B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960010785A KR0176203B1 (ko) 1996-04-10 1996-04-10 살리사이드 공정을 이용한 반도체 장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960010785A KR0176203B1 (ko) 1996-04-10 1996-04-10 살리사이드 공정을 이용한 반도체 장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR970072079A true KR970072079A (ko) 1997-11-07
KR0176203B1 KR0176203B1 (ko) 1999-04-15

Family

ID=19455422

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960010785A KR0176203B1 (ko) 1996-04-10 1996-04-10 살리사이드 공정을 이용한 반도체 장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR0176203B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100923763B1 (ko) * 2002-12-28 2009-10-27 매그나칩 반도체 유한회사 반도체 소자의 콘택홀 형성 방법

Also Published As

Publication number Publication date
KR0176203B1 (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
KR950034678A (ko) 집적 회로내에 전도성 접속부 형성 방법 및, 그 회로내의 전도성 부재
KR970077642A (ko) 반도체 소자의 캐패시터 제조 방법
KR960019784A (ko) 반도체장치 및 그의 제조방법
KR940012647A (ko) 반도체 집적 회로 장치 및 그 제조 방법
US5468669A (en) Integrated circuit fabrication
KR940016687A (ko) 반도체 접속장치 및 그 제조방법
US6630718B1 (en) Transistor gate and local interconnect
KR970072079A (ko) 살리사이드 공정을 이용한 반도체 장치 및 그 제조 방법
KR0183019B1 (ko) 금속실리사이드 보호층 제조방법
KR980005592A (ko) 자기 정렬 콘택 홀 형성 방법
KR100219055B1 (ko) 반도체 장치의 미세 콘택홀 형성 방법
KR950034746A (ko) 부유 게이트를 사용한 반도체 소자 및 그 형성 방법
KR100313942B1 (ko) 반도체 소자의 콘택홀 형성방법
KR940012572A (ko) 반도체 장치에서의 콘택트 형성방법
KR960012324A (ko) 반도체소자의 게이트전극 콘택 및 그 제조방법
KR930020583A (ko) 금속배선 콘택형성 방법
KR980005651A (ko) 반도체 장치의 콘택홀 형성방법
KR970077457A (ko) 반도체소자 제조방법
KR980005596A (ko) 반도체 장치의 금속콘택 형성방법
KR980005619A (ko) 반도체 소자의 콘택홀 형성방법
KR980005474A (ko) 반도체 소자 제조방법
KR980005642A (ko) 반도체 소자의 텅스텐 플러그 형성방법
KR950025869A (ko) 콘택홀 형성방법
KR970067883A (ko) 매몰콘택을 구비하는 반도체 메모리장치의 제조방법
KR980005598A (ko) 반도체 소자의 콘택홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061030

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee