KR0176203B1 - 살리사이드 공정을 이용한 반도체 장치 및 그 제조방법 - Google Patents

살리사이드 공정을 이용한 반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR0176203B1
KR0176203B1 KR1019960010785A KR19960010785A KR0176203B1 KR 0176203 B1 KR0176203 B1 KR 0176203B1 KR 1019960010785 A KR1019960010785 A KR 1019960010785A KR 19960010785 A KR19960010785 A KR 19960010785A KR 0176203 B1 KR0176203 B1 KR 0176203B1
Authority
KR
South Korea
Prior art keywords
etch stop
interlayer insulating
semiconductor device
layer
silicide
Prior art date
Application number
KR1019960010785A
Other languages
English (en)
Other versions
KR970072079A (ko
Inventor
김형섭
배대록
류봉녕
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019960010785A priority Critical patent/KR0176203B1/ko
Publication of KR970072079A publication Critical patent/KR970072079A/ko
Application granted granted Critical
Publication of KR0176203B1 publication Critical patent/KR0176203B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

접촉창을 형성하기 위한 건식 식각에 의하여 실리사이드가 모두 소모되는 것을 방지하여 접촉 저항이 증가하지 않는 반도체 장치 및 그 제조 방법에 관하여 설명한다. 본 발명은 반도체 기판 상에 살리사이드 공정으로 형성된 실리사이드 도전층을 가지는 반도체 장치에 있어서, 상기 실리사이드 도전층 위에 형성된 식각 저지층과, 상기 식각 저지층 위에 형성된 층간 절연층과, 상기 층간 절연층 및 상기 식각 저지층을 관통하여 상기 실리사이드 배선층의 표면을 노출시키는 접촉창을 가진다. 따라서, 본 발명에 의해서 형성된 반도체 장치에서 상기 식각 저지층은 상기 접촉창 형성을 위한 식각 공정에 의하여 상기 게이트 배선 위의 실리사이드가 과다하게 소모되는 것을 방지하여 접촉 저항이 증가하지 않는다.

Description

살리사이드 공정을 이용한 반도체 장치 및 그 제조 방법
제1도 및 제2도는 종래의 방법에 의하여 게이트 배선 및 소스/드레인 영역을 살리사이드 공정으로 형성한 종래의 반도체 장치에서 접촉창을 형성하는 과정을 순서대로 보여주는 단면도들이다.
제3도 내지 제6도는 본 발명에 의하여 접촉창을 형성하기 위한 건식 식각에 의하여 실리사이드가 모두 소모되는 것을 방지하는 반도체 장치의 제조 방법을 보여주는 단면도들이다.
* 도면의 주요부분에 대한 부호의 설명
21 : 반도체 기판 23 : 게이트 배선
25 : 소스/드레인 영역 27 : 식각 저지층
29 : 층간 절연층 31 : 포토레지스트 패턴
35 : 접촉창
본 발명은 살리사이드 공정을 이용한 반도체 장치 및 그 제조방법에 관한 것으로, 특히 접촉창을 형성하기 위한 건식 식각에 의하여 실리사이드가 모두 소모되는 것을 방지하여 접촉 저항이 증가하지 않는 반도체 장치 및 그 제조 방법에 관한 것이다.
일반적으로 반도체 장치의 고집적화에 따라 개별 소자는 작아지고, 반도체 장치의 용량 및 반도체 장치의 집적도가 증가하는 경향에 대응하여 개별 소자의 동작 속도도 빠르게 된다. 그러나 집적하여야 하는 소자의 개수가 증가함에 따라 반도체 장치에서 상기 소자 사이를 연결하는 배선의 길이는 증가하고, 폭은 작아지며 두께도 감소한다. 이러한 경향에 따라 배선의 저항이 증가하는 것은 필연적이고, 반도체 장치의 동작 속도는 늦어지게 된다. 따라서, 고집적 반도체 장치의 성능을 향상시키기 위하여 배선의 저항을 줄여야 하는데 특히 게이트 배선과 소스/드레인 영역에서 면저항와 접촉 저항을 감소시켜야 한다.
종래에 게이트 배선에 많이 사용되는 불순물이 포함된 다결정 실리콘층을 이용하여 만들어진 배선은 RC(Resistance-Capacitance) 시간 지연이 커서 고집적 반도체 장치에 계속 사용하는 것이 곤란하고, 고집적 반도체 장치의 배선 저항을 줄이는 방법으로 내화 금속으로 형성된 실리사이드(silicide) 물질을 많이 사용하고 있다.
따라서, 면저항과 접촉 저항을 감소시키는 방법으로 TiSi2·CoSi2등의 실리사이드 물질을 이용하기 위하여, 상기 게이트 배선 및 소스/드레인 영역을 선택적으로 실리사이드 물질로 형성하는 살리사이드(salicide;self aligned silicide)공정이 널리 사용되고 있다.
이하 살리사이드 공정을 이용한 종래의 반도체 장치 제조 방법에 대하여 상세히 설명한다.
제1도 및 제2도는 종래의 방법에 의하여 게이트 배선 및 소스/드레인 영역을 살리사이드 공정으로 형성한 종래의 반도체 장치에서 접촉창을 형성하는 과정을 순서대로 보여주는 단면도들이다.
제1도는 반도체 기판위에 소스/드레인 영역 및 게이트 배선을 살리사이드 공정으로 형성하고, 상기 결과물에 층간 절연층을 형성한 것을 나타낸다.
상세하게 설명하면, 반도체 기판(1)상에 트랜지스터를 형성하기 위하여 다결정 실리콘으로 게이트 패턴(2)을 형성한 다음 살리사이드 공정을 실시하여 TiSi2·CoSi2등의 실리사이드 물질로 게이트 배선(3) 및 소스/드레인 영역(5)을 형성한다. 이어서, 상기 결과물의 전면에 실리콘 산화막을 증착하고 화학 기계적 폴리싱 방법 등을 이용하여 평탄하게 층간 절연층(7)을 형성한다.
그리고, 상기 소스/드레인 영역(5) 및 게이트 배선(3)에 접촉창을 형성하기 위한 포토레지스트 패턴(9)을 상기 층간 절연층(7)위에 형성한다.
제2도는 상기 층간 절연층(7)에 접촉창(11)을 형성하는 단계를 나타낸다.
상세하게 설명하면, 상기 포토레지스트 패턴(9)을 마스크로 상기 층간 절연층(7)을 건식 식각하여 상기 소스/드레인 영역(5) 및 상기 게이트 배선(3)의 표면이 노출되도록 접촉창(11)을 형성하고, 상기 포토레지스트 패턴(9)을 제거한다.
이때, 상기 소스/드레인 영역(7)과 상기 게이트 배선(3)사이의 단차에 의하여 평탄화된 상기 층간 절연층(7)의 두께가 상기 접촉창(11)의 위치에 따라서 다르다. 결국, 상기 층간 절연층(7)을 관통하는 접촉창(11)을 형성하기 위하여 상기 층간 절연층(7)의 두께가 두꺼운 상기 소스/드레인 영역(5)위의 상기 층간 절연층(7)을 기준으로 접촉창(11)을 형성하기 위한 식각을 실시하여야 한다.
따라서, 상기 게이트 배선(3) 위의 상기 층간 절연층(7)은 먼저 식각되고, 상기 게이트 배선(3)의 실리사이드 표면도 식각된다. 그런데, 일반적으로 실리콘 산화막으로 형성된 상기 층간 절연층(7)과 실리사이드로 형성된 상기 게이트 배선(3) 사이에 식각 선택비가 작기 때문에 상기 소스/드레인 영역(5)위에 접촉창(11)을 형성하는 동안 상기 게이트 배선(3)의 실리사이드가 모두 소모되는 문제가 발생한다.
그런데, 종래의 반도체 장치에서 상기 게이트 배선의 실리사이드가 모두 소모되면 이후에 형성된 금속 배선과 게이트 배선 사이의 접촉 저항이 증가하게 된다. 이 경우 상기 게이트 배선을 살리사이드 공정으로 형성한 장점을 잃게 되고, 다시 접촉 저항이 증가하는 문제가 발생한다.
따라서, 본 발명의 목적은 접촉창을 형성하기 위한 건식 식각에 의하여 실리사이드가 모두 소모되는 것을 방지하여 접촉 저항이 증가하지 않는 반도체 장치를 제공하는 것이다.
본 발명의 다른 목적은 상기 반도체 장치의 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명은,
반도체 기판 상에 살리사이드 공정으로 형성된 실리사이드 도전층을 가지는 반도체 장치에 있어서,
상기 실리사이드 도전층 위에 형성된 식각 저지층;
상기 식각 저지층 위에 형성된 층간 절연층; 및
상기 층간 절연층 및 상기 식각 저지층을 관통하여 상기 실리사이드 배선층의 표면을 노출시키는 접촉창을 가지는 것을 특징으로 하는 반도체 장치를 제공한다.
바람직하게는, 상기 실리사이드 도전층은 TiSi2로 형성되고, 상기 식각 저지층은 실리콘 질화막으로 형성된다. 또한, 상기 층간 절연층은 실리콘 산화막으로 형성한다.
상기 다른 목적을 달성하기 위하여 본 발명은,
반도체 기판 상에 살리사이드 공정으로 형성된 실리사이드 도전층을 가지는 반도체 장치의 제조 방법에 있어서,
상기 실리사이드 도전층 위에 식각 저지층을 형성하는 단계;
상기 식각 저지층 위에 층간 절연층을 형성하는 단계;
상기 층간 절연층 위의 정해진 위치에 개구부를 가지는 포토레지스트 패턴을 형성하는 단계:
상기 포토레지스트 패턴을 마스크로 상기 식각 저지층의 표면이 노출되도록 상기 층간 절연층을 식각하는 단계;
상기 포토레지스트 패턴을 마스트로 상기 실리사이드 도전층의 표면이 노출되도록 상기 식각 저지층을 식각하는 단계; 및
상기 포토레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조방법을 제공한다.
바람직하게는, 상기 식각 저지층은 상기 층간 절연층에 대한 식각 선택비가 높은 것을 특징으로 한다.
본 발명에 의해서 형성된 반도체 장치는 상기 접촉창이 상기 식각 저지층 및 상기 층간 절연층에 형성되어서, 상기 접촉창 형성을 위한 식각 공정에 의하여 상기 게이트 배선 위의 실리사이드가 과다하게 소모되는 것을 방지한다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
제3도 내지 제6도는 본 발명에 의하여 접촉창을 형성하기 위한 건식 식각에 의하여 실리사이드가 모두 소모되는 것을 방지하는 반도체 장치의 제조 방법을 보여주는 단면도들이다.
제3도는 반도체 기판 위에 소스/드레인 영역 및 게이트 배선을 살리사이드 공정으로 형성하고, 상기 결과물에 식각 저지층 및 층간 절연층을 형성한 것을 나타낸다.
상세하게 설명하면, 반도체 기판(21)상에 트랜지스터를 형성하기 위하여 다결정 실리콘으로 게이트 패턴(22)을 형성한 다음 살리사이드 공정을 실시하여 TiSi2·CoSi2등의 실리사이드 물질로 게이트 배선(23) 및 소스/드레인 영역(25)을 형성한다. 이어서, 상기 결과물의 전면에, 예를 들어, 실리콘 질화막으로 식각 저지층(27)을 증착한다. 상기 식각 저지층(27)위에 실리콘 산화막을 증착하고 화학 기계적 폴리싱 방법 등을 이용하여 평탄하게 층간 절연층(29)을 형성한다.
다음 상기 소스/드레인 영역(25) 및 게이트 배선(23)에 접촉창을 형성하기 위한 포토레지스트 패턴(31)을 상기 층간 절연층(29)위에 형성한다.
제4도는 상기 층간 절연층(29)에 개구부(33)를 형성하는 단계를 나타낸다.
상세하게 설명하면, 상기 포토레지스트 패턴(31)을 마스크로 상기 층간 절연층(29)을 건식 식각하여 상기 식각 저지층(27)의 표면이 노출되도록 개구부(33)를 형성한다. 이때, 종래의 경우와 같이 상기 소스/드레인 영역(27)과 상기 게이트 배선(23) 사이의 단차에 의하여 평탄화된 상기 층간 절연층(29)의 두께가 상기 개구부(33)의 위치에 따라서 다르다. 따라서, 상기 층간 절연층(29)을 관통하는 상기 개구부(33)를 형성하기 위하여 상기 층간 절연층(29)의 두께가 두꺼운 상기 소스/드레인 영역(25)위에 위치한 상기 층간 절연층(29)을 기준으로 개구부(33)를 형성하기 위한 식각을 실시하여야 한다.
그러나, 종래의 경우와 달리 실리콘 질화막으로 형성된 상기 식각 저지층(27)은 실리콘 산화막으로 형성된 상기 층간 절연층(29)에 비하여 높은 식각 선택비를 가질 수 있기 때문에, 상기 개구부(33)를 형성한 후에도 상기 식각 저지층(27)이 균일한 두께로 남게 된다.
제5도는 상기 개구부(33)를 통하여 노출된 상기 식각 저지층(27)을 건식 식각하여 접촉창(35)을 형성하는 단계를 나타낸다.
제6도에서는 상기 포토레지스트 패턴(31)을 제거하여 상기 소스/드레인 영역(25) 및 상기 게이트 배선(23)의 표면을 노출하는 상기 접촉창(35)이 완성된다.
본 발명에 의해서 형성된 반도체 장치는 상기 접촉창이 상기 식각 저지층 및 상기 층간 절연층에 형성되어서, 상기 접촉창 형성을 위한 식각 공정에 의하여 상기 게이트 배선 위의 실리사이드가 과다하게 소모되는 것을 방지한다.
따라서, 이후의 배선 공정을 진행한 경우에도 종래와 같이 접촉 저항이 증가하는 문제를 해결하였다.
또한, 상기 실리사이드 공정에 TiSi2를 사용하는 경우 종래에는 후속 열처리 공정에서 표면 에너지를 줄이기 위하여 TiSi2의 그레인이 둥글게 되는 현상(agglomeration) 이 발생하여 TiSi2의 면저항이 증가되는 문제가 있었다. 그런데, 상기 TiSi2위에 계면 에너지가 작은 물질이나 스트레스가 큰 물질을 증착하는 경우 이러한 문제는 감소하는 것으로 알려졌다. 따라서, 본 발명의 경우 상기 TiSi2위에 형성된 상기 식각 저지층으로 스트레스가 큰 실리콘 질화막을 사용하기 때문에, 상기 TiSi2에서 그레인이 둥글게 되는 현상을 방지하는 효과를 가지게 된다.
이상, 실시예를 통하여 본 발명을 구체적으로 설명하였지만, 본 발명은 이에 한정되는 것이 아니고, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식으로 그 변형이나 개량이 가능하다.

Claims (6)

  1. 반도체 기판 상에 살리사이드 공정으로 형성된 실리사이드 도전층을 가지는 반도체 장치에 있어서, 상기 실리사이드 도전층 위에 형성된 식각 저지층; 상기 식각 저지층 위에 형성된 층간 절연층; 및 상기 층간 절연층 및 상기 식각 저지층을 관통하여 상기 실리사이드 배선층의 표면을 노출시키는 접촉창을 가지는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 실리사이드 도전층은 TiSi2로 형성된 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서, 상기 식각 저지층은 실리콘 질화막으로 형성된 것을 특징으로 하는 반도체 장치.
  4. 제1항에 있어서, 상기 층간 절연층은 실리콘 산화막으로 형성된 것을 특징으로 하는 반도체 장치.
  5. 반도체 기판 상에 살리사이드로 형성된 실리사이드 도전층을 가지는 반도체 장치의 제조 방법에 있어서, 상기 실리사이드 도전층 위에 식각 저지층을 형성하는 단계; 상기 식각 저지층 위에 층간 절연층을 형성하는 단계; 상기 층간 절연층 위의 정해진 위치에 개구부를 가지는 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 마스크로 상기 식각 저지층의 표면이 노출되도록 상기 층간 절연층을 식각하는 단계; 상기 포토레지스트 패턴을 마스크로 상기 실리사이드 도전층의 표면이 노출되도록 상기 식각 저지층을 식각하는 단계; 및 상기 포토레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  6. 제5항에 있어서, 상기 식각 저지층은 상기 층간 절연층에 대한 식각 선택비가 높은 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1019960010785A 1996-04-10 1996-04-10 살리사이드 공정을 이용한 반도체 장치 및 그 제조방법 KR0176203B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960010785A KR0176203B1 (ko) 1996-04-10 1996-04-10 살리사이드 공정을 이용한 반도체 장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960010785A KR0176203B1 (ko) 1996-04-10 1996-04-10 살리사이드 공정을 이용한 반도체 장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR970072079A KR970072079A (ko) 1997-11-07
KR0176203B1 true KR0176203B1 (ko) 1999-04-15

Family

ID=19455422

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960010785A KR0176203B1 (ko) 1996-04-10 1996-04-10 살리사이드 공정을 이용한 반도체 장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR0176203B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100923763B1 (ko) * 2002-12-28 2009-10-27 매그나칩 반도체 유한회사 반도체 소자의 콘택홀 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100923763B1 (ko) * 2002-12-28 2009-10-27 매그나칩 반도체 유한회사 반도체 소자의 콘택홀 형성 방법

Also Published As

Publication number Publication date
KR970072079A (ko) 1997-11-07

Similar Documents

Publication Publication Date Title
US5863820A (en) Integration of sac and salicide processes on a chip having embedded memory
US5838051A (en) Tungsten policide contacts for semiconductor devices
EP0517368B1 (en) Local interconnect for integrated circuits
US5439846A (en) Self-aligned method for forming contact with zero offset to gate
JPH0581169B2 (ko)
US5573980A (en) Method of forming salicided self-aligned contact for SRAM cells
EP0463373A2 (en) Local interconnect using a material comprising tungsten
US6156644A (en) Method for forming interconnects for semiconductor devices using reaction control layers, and interconnects formed thereby
US4933297A (en) Method for etching windows having different depths
KR100253540B1 (ko) 집적회로구조물내에살리시드및국부상호접속을동시에형성시키는방법
US5989987A (en) Method of forming a self-aligned contact in semiconductor fabrications
US7176096B1 (en) Transistor gate and local interconnect
US6004869A (en) Method for making a low resistivity electrode having a near noble metal
US6218690B1 (en) Transistor having reverse self-aligned structure
KR0176203B1 (ko) 살리사이드 공정을 이용한 반도체 장치 및 그 제조방법
US8236693B2 (en) Methods of forming silicides of different thicknesses on different structures
US4935376A (en) Making silicide gate level runners
US5962907A (en) Semiconductor device and method of manufacturing the same
US6159806A (en) Method for increasing the effective spacer width
US6165882A (en) Polysilicon gate having a metal plug, for reduced gate resistance, within a trench extending into the polysilicon layer of the gate
KR100331541B1 (ko) 금속막 배선 형성 방법
JP2657657B2 (ja) 半導体装置とその製造方法
JP2521018B2 (ja) 半導体集積回路の製造方法
KR0178615B1 (ko) 반도체소자의 패턴 형성방법
KR100190061B1 (ko) 실리사이드 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061030

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee