KR970022583A - 측벽 스페이서에 의한 경계없는 콘택트 에칭 방법 및 선택적 이방 에칭 방법 - Google Patents

측벽 스페이서에 의한 경계없는 콘택트 에칭 방법 및 선택적 이방 에칭 방법 Download PDF

Info

Publication number
KR970022583A
KR970022583A KR1019960048969A KR19960048969A KR970022583A KR 970022583 A KR970022583 A KR 970022583A KR 1019960048969 A KR1019960048969 A KR 1019960048969A KR 19960048969 A KR19960048969 A KR 19960048969A KR 970022583 A KR970022583 A KR 970022583A
Authority
KR
South Korea
Prior art keywords
insulating layer
etching
dielectric insulating
conductive
layer
Prior art date
Application number
KR1019960048969A
Other languages
English (en)
Inventor
마티아스 엘 페쉬케
제프리 감비노
제임스 가드너 라이언
라인하르트 요한네스 슈텐글
Original Assignee
알베르트 발도르프, 롤프 옴케
지멘스 악티엔게젤샤프트
제프리 엘. 포먼
인터내셔날 비지니스 머신스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알베르트 발도르프, 롤프 옴케, 지멘스 악티엔게젤샤프트, 제프리 엘. 포먼, 인터내셔날 비지니스 머신스 코포레이션 filed Critical 알베르트 발도르프, 롤프 옴케
Publication of KR970022583A publication Critical patent/KR970022583A/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 장치에서 자진정렬된 경계없는 콘택트를 형성하는 방법이다. 반도체 장치는 제1도전층, 한 쌍의 간격분리된 도전 세크먼트를 한정하는 패턴화된 도전층, 및 제1도전층과 패턴화된 도전층 사이에 그리고 패턴화된 도전층의 한 쌍의 간격분리된 도전 세그먼트 위에 배치된 유전체 절연층을 포함한다. 상기 방법은 위에 놓이며 실질적으로 한 쌍의 세그먼트 사이에 정렬되어 있는 유전체 절연층의 선택된 영역에서 콘택트 홀을 에칭하는 단계를 포함한다. 에칭은 유전체 절연층의 일부가 콘택트 홀과 제1도전층 사이에 남게 되도록 유전체 절연층을 통하여 계속된다. 스페이서는 콘택트 홀을 정렬하도록 형성된다. 이어서 콘택트 홀과 제1도전층 사이로 연장하는 절연층의 나머지 부분은 콘택트 홀을 제1도전층까지 연장하기 위해 에칭된다. 스페이서는 실질적으로 절연층의 나머지 부분의 에칭동안에 한 쌍의 간격분리된 세그먼트의 부식을 방지한다. 이어서 콘택트홀은 자진정렬된 경계없는 콘택트는 유전체 절연층에 의해 패턴화된 도전층의 한 쌍의 간격분리된 도전 세그먼트로부터 전기적으로 격리된다.

Description

측벽 스페이서에 의한 경계없는 콘택트 에칭 방법 및 선택적 이방 에칭 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3A-3C는 본 발명의 자진정렬식 콘택트 홀 방법의 제2실시예의 다양한 처리단계를 도시한 전형적인 반도체 장치의 측단면도.

Claims (20)

  1. 제1도전층, 한 쌍의 간격분리된 도전 세그먼트를 한정하는 패턴화된 도전층, 및 상기 제1도전층과 상기 패턴화된 도전층 사이에 그리고 상기 패턴화된 도전층의 상기 한 쌍의 간격분리된 도전 세그먼트 위에 중착되는 유전체 절연층을 갖는 반도체 장치에서 자진정렬된 경계없는 콘택트를 형성하는 방법에 있어서, 위에 놓여있으며 실질적으로 상기 한 쌍의 도전 세그먼트 사이에 정렬되어 있는 상기 유전체 절연층의 선택된 영역에서 콘택트 홀을 에칭하는 단계를 포함하는데, 상기 에칭은 상기 유전체 절연층의 일부가 상기 콘택트 홀과 상기 제1도전층 사이에 남게 되도록 상기 유전체 절연층을 통하여 계속되며; 스페이서로 상기 콘택트 홀을 정렬하는단계; 상기 콘택트 홀을 연장하기 위하여 상기 콘택트 홀과 상기 제1도전층 사이로 연장하는 상기 절연층의 나머지 부분을 에칭하는 단계를 포함하는데, 상기 스페이서는 실질적으로 상기 나머지 부분의 에칭동안에 상기 한쌍의 간격분리된 도전세그먼트의 부식을 방지하며; 및 상기 경계없는 콘택트를 형성하기 위하여 도전 재료로상기 콘택트 홀을 충진하는 단계를 포함하는데, 상기 경계없는 콘택트는 상기 유전체 절연층에 의해 상기 패턴화된 도전층의 상기 한 쌍의 간격분리된 도전 세그먼트로부터 전기적으로 격리되어 있는 것을 특징으로 하는 방법.
  2. 제1항에 있어서, 상기 경계없는 콘택트 위로 제2도전층을 증착하는 단계를 더 포함하며, 상기 경계없는 콘택트는 상기 제1도전층과 상기 제2도전층을 전기적으로 연결하고 있는 것을 특징으로 하는 방법.
  3. 제1항에 있어서, 상기 콘택트 홀을 에칭하는 단계는 드라이 에칭을 포함하는 것을 특징으로 하는 방법.
  4. 제3항에 있어서, 상기 드라이 에칭은 이방성인 것을 특징으로 하는 방법.
  5. 제1항에 있어서, 상기 콘택트 홀을 정렬하는 단계는, 상기 콘택트 홀에 도전 재료를 증착하는 단계; 및 상기 스페이서를 형성하기 위하여 상기 도전 재료를 선택적으로 에칭하는 단계를 포함하는 것을 특징으로 하는 방법.
  6. 제1항에 있어서, 상기 유전체 절연층의 상기 나머지 부분을 에칭하는 단계는 선택적 이방 에칭인 것을 특징으로 하는 방법.
  7. 제1항에 있어서, 상기 유전체 절연층은 상기 제1도전층과 상기 패턴화된 도전층의 상기 한 쌍의 도전 세그먼트 사이에 배치된 제1유전체 절연층, 상기 패턴화된 도전층의 상기 한 쌍의 도전 세그먼트 위에 배치된 제2유전체 절연층, 및 상기 제2유전체 절연층 위에 배치된 제3유전체 절연층을 포함하는 것을 특징으로 하는 방법.
  8. 제7항에 있어서, 상기 콘택트 홀을 에칭하는 단계는 상기 제3유전체 절연층에서 수행되는 것을 특징으로 하는 방법.
  9. 제8항에 있어서, 상기 절연층의 나머지 부분은 상기 각각의 제1, 제2 및 제3유전체 절연층의 일부를 포함하며 상기 나머지 부분을 에칭하는 단계는 상기 제3유전체 절연층을 이방성으로 에칭하는 단계를 포함하는 것을 특징으로 하는 방법.
  10. 제9항에 있어서, 상기 나머지 부분을 에칭하는 단계는 상기 콘택트 홀을 상기 제1도전층까지 연장하기 위하여 상기 제1 및 제2유전체 절연층을 드라이 에칭하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  11. 제7항에 있어서, 상기 콘택트 홀을 에칭하는 단계전에 상기 제3유전체 절연충 위에 애칭 정지층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  12. 제1항에 있어서, 상기 콘택트 홀을 에칭하는 단계전에 상기 유전체 절연층 위에 에칭 정지층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  13. 제1항에 있어서, 상기 유전체 절연층의 상기 나머지 부분을 에칭하는 단계는 상기 콘택트 홀의 일부를 따라 상기 유전체 절연층의 잔여 부분을 남기며, 상기 콘택트의 영역을 최소화하기 위하여 도전 재료로 상기 콘택트 홀을 충진하는 단계전에 상기 잔여부분을 에칭하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  14. 제1도전층, 한 쌍의 간격분리된 도전 세그먼트를 한정하는 패턴화된 도전층, 및 상기 제1도전층과 상기 패턴화된 도전층 사이에 그리고 상기 패턴화된 도전층의 상기 한 쌍의 간격분리된 도전 세그먼트 위에 증착되는 유전체 절연층을 갖는 반도체 장치에서 구멍을 형성하는 방법에 있어서, 위에 놓여 있으며 실질적으로 상기 한 쌍의 도전 세그먼트 사이에 정렬되어 있는 상기 유전체 절연층의 선택된 영역에서 개구를 에칭하는 단계를 포함하는데, 상기 에칭은 상기 유전체 절연층의 일부가 상기 개구와 상기 제1도전층 사이에 남게 되도록 상기 유전체 절연층을 통하여 계속되며; 스페이서로 상기 개구를 정렬하는 단계; 및 상기 구멍을 형성하기 위해 상기 개구를 연장하도록 상기 개구와 상기 제I도전층 사이로 연장하는 상기 절연층의 나머지 부분을 에칭하는 단계를 포함하는데, 상기 스페이서는 실질적으로 상기 나머지 부분의 에칭동안에 상기 한쌍의 간격분리된 도전 세그먼트의 부식을 방지하는 것을 특징으로 하는 방법.
  15. 제14항에 있어서, 상기 콘택트 홀을 에칭하는 단계는 드라이 에칭을 포함하는 것을 특징으로 하는 방법.
  16. 제15항에 있어서, 상기 드라이 에칭은 이방성인 것을 특징으로 하는 방법.
  17. 제14항에 있어서, 상기 유전체 절연층의 나머지 부분을 에칭하는 단계는 선택적 이방 에칭인 것을 특징으로 하는 방법.
  18. 제14항에 있어서, 상기 개구를 에칭하는 단계전에 상기 유전체 절연층 위에 에칭 정지층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  19. 제14항에 있어서, 상기 유전체 절연층의 상기 나머지 부분을 에칭하는 단계는 상기 개구의 가로부분을 따라 상기 유전체 절연층의 잔여부분을 남기며, 상기 구멍의 영역을 최소화하기 위하여 상기 유전체 절연층의 상기 잔여 부분을 에칭하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  20. 제14항에 있어서, 상기 유전체 절연층은 상기 제1도전층과 상기 패턴화된 도전층의 상기 한 쌍의 영역사이에 배치된 제1유전체 절연층, 상기 패턴화된 도전층의 상기 한 쌍의 도전 세그먼트 위에 배치된 제2유전체 절연층, 및 상기 제2유전체 절연층 위에 배치된 제3유전체 절연층을 포함하는 것을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960048969A 1995-10-27 1996-10-28 측벽 스페이서에 의한 경계없는 콘택트 에칭 방법 및 선택적 이방 에칭 방법 KR970022583A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US8/549,884 1995-10-27
US08/549,884 US5960318A (en) 1995-10-27 1995-10-27 Borderless contact etch process with sidewall spacer and selective isotropic etch process

Publications (1)

Publication Number Publication Date
KR970022583A true KR970022583A (ko) 1997-05-30

Family

ID=24194757

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960048969A KR970022583A (ko) 1995-10-27 1996-10-28 측벽 스페이서에 의한 경계없는 콘택트 에칭 방법 및 선택적 이방 에칭 방법

Country Status (6)

Country Link
US (1) US5960318A (ko)
EP (1) EP0771024B1 (ko)
JP (1) JPH09172082A (ko)
KR (1) KR970022583A (ko)
DE (1) DE69609283D1 (ko)
TW (1) TW312040B (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5811350A (en) * 1996-08-22 1998-09-22 Micron Technology, Inc. Method of forming contact openings and an electronic component formed from the same and other methods
US6846739B1 (en) * 1998-02-27 2005-01-25 Micron Technology, Inc. MOCVD process using ozone as a reactant to deposit a metal oxide barrier layer
US6271555B1 (en) * 1998-03-31 2001-08-07 International Business Machines Corporation Borderless wordline for DRAM cell
US6303489B1 (en) * 1998-06-03 2001-10-16 Advanced Micro Devices, Inc. Spacer - defined dual damascene process method
US6140217A (en) 1998-07-16 2000-10-31 International Business Machines Corporation Technique for extending the limits of photolithography
US6261948B1 (en) 1998-07-31 2001-07-17 Micron Technology, Inc. Method of forming contact openings
US6380023B2 (en) 1998-09-02 2002-04-30 Micron Technology, Inc. Methods of forming contacts, methods of contacting lines, methods of operating integrated circuitry, and integrated circuits
US6448657B1 (en) * 1999-04-21 2002-09-10 Applied Materials, Inc. Structure for reducing junction spiking through a wall surface of an overetched contact via
TW436986B (en) * 1999-06-14 2001-05-28 United Microelectronics Corp Embedded DRAM self-aligned contact with borderless contact and method for making the same
US6326301B1 (en) * 1999-07-13 2001-12-04 Motorola, Inc. Method for forming a dual inlaid copper interconnect structure
US6551923B1 (en) 1999-11-01 2003-04-22 Advanced Micro Devices, Inc. Dual width contact for charge gain reduction
US6441418B1 (en) * 1999-11-01 2002-08-27 Advanced Micro Devices, Inc. Spacer narrowed, dual width contact for charge gain reduction
US6261924B1 (en) 2000-01-21 2001-07-17 Infineon Technologies Ag Maskless process for self-aligned contacts
US6812130B1 (en) 2000-02-09 2004-11-02 Infineon Technologies Ag Self-aligned dual damascene etch using a polymer
US6642584B2 (en) * 2001-01-30 2003-11-04 International Business Machines Corporation Dual work function semiconductor structure with borderless contact and method of fabricating the same
US6753252B2 (en) 2001-05-18 2004-06-22 Infineon Technologies Ag Contact plug formation for devices with stacked capacitors
US6740592B1 (en) * 2001-12-03 2004-05-25 Taiwan Semiconductor Manufacturing Company Shallow trench isolation scheme for border-less contact process
US6813421B2 (en) * 2001-12-26 2004-11-02 Corning Cable Systems Llc Fiber optic cable having a ripcord
DE102005063258B4 (de) * 2005-12-30 2008-08-21 Qimonda Ag Verfahren zum Herstellen eines elektrischen Kontakts für ein elektrisches Bauelement und elektrisches Bauelement
US8232204B1 (en) 2011-06-29 2012-07-31 International Business Machines Corporation Method of forming borderless contact for transistor
US8697522B2 (en) * 2011-07-05 2014-04-15 International Business Machines Corporation Bulk finFET with uniform height and bottom isolation
TWI642188B (zh) 2015-03-26 2018-11-21 聯華電子股份有限公司 半導體元件及其製作方法
CN106206714B (zh) * 2015-04-30 2020-06-30 联华电子股份有限公司 半导体器件
US10510598B2 (en) * 2016-11-29 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned spacers and method forming same
US10707115B2 (en) 2018-02-27 2020-07-07 International Business Machines Corporation Dry fin reveal without fin damage

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216281A (en) * 1990-04-05 1993-06-01 Ramtron Corporation Self sealed aligned contact incorporating a dopant source
JPH05226478A (ja) * 1991-10-29 1993-09-03 Internatl Business Mach Corp <Ibm> 半導体構造用のスタッドを形成する方法および半導体デバイス
US5286344A (en) * 1992-06-15 1994-02-15 Micron Technology, Inc. Process for selectively etching a layer of silicon dioxide on an underlying stop layer of silicon nitride
US5384281A (en) * 1992-12-29 1995-01-24 International Business Machines Corporation Non-conformal and oxidizable etch stops for submicron features
KR950014973A (ko) * 1993-11-15 1995-06-16 김주용 반도체소자의 미세콘택 형성방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4182636A (en) * 1978-06-30 1980-01-08 International Business Machines Corporation Method of fabricating self-aligned contact vias
US4409722A (en) * 1980-08-29 1983-10-18 International Business Machines Corporation Borderless diffusion contact process and structure
US5112763A (en) * 1988-11-01 1992-05-12 Hewlett-Packard Company Process for forming a Schottky barrier gate
JPH0744186B2 (ja) * 1989-03-13 1995-05-15 株式会社東芝 半導体装置の製造方法
US5157000A (en) * 1989-07-10 1992-10-20 Texas Instruments Incorporated Method for dry etching openings in integrated circuit layers
US5225040A (en) * 1990-04-16 1993-07-06 Raytheon Company Process for patterning metal connections in small-geometry semiconductor structures
US5118382A (en) * 1990-08-10 1992-06-02 Ibm Corporation Elimination of etch stop undercut
US5118634A (en) * 1990-09-26 1992-06-02 Purdue Research Foundation Self-aligned integrated circuit bipolar transistor having monocrystalline contacts
JP3166221B2 (ja) * 1991-07-23 2001-05-14 日本電気株式会社 半導体装置及びその製造方法
EP0540276B1 (en) * 1991-10-31 1997-09-24 STMicroelectronics, Inc. A self-aligned contact process
US5250829A (en) * 1992-01-09 1993-10-05 International Business Machines Corporation Double well substrate plate trench DRAM cell array
US5217919A (en) * 1992-03-19 1993-06-08 Harris Corporation Method of forming island with polysilicon-filled trench isolation
JP2827728B2 (ja) * 1992-08-03 1998-11-25 日本電気株式会社 半導体記憶装置およびその製造方法
KR960012257B1 (ko) * 1993-02-12 1996-09-18 엘지반도체 주식회사 반도체 장치의 캐패시터 노드 제조방법
US5420057A (en) * 1994-06-30 1995-05-30 International Business Machines Corporation Simplified contact method for high density CMOS
US5583368A (en) * 1994-08-11 1996-12-10 International Business Machines Corporation Stacked devices
US5652176A (en) * 1995-02-24 1997-07-29 Motorola, Inc. Method for providing trench isolation and borderless contact
US5605862A (en) * 1995-04-05 1997-02-25 International Business Machines Corporation Process for making low-leakage contacts
US5651857A (en) * 1995-09-08 1997-07-29 International Business Machines Corporation Sidewall spacer using an overhang
US5792703A (en) * 1996-03-20 1998-08-11 International Business Machines Corporation Self-aligned contact wiring process for SI devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216281A (en) * 1990-04-05 1993-06-01 Ramtron Corporation Self sealed aligned contact incorporating a dopant source
JPH05226478A (ja) * 1991-10-29 1993-09-03 Internatl Business Mach Corp <Ibm> 半導体構造用のスタッドを形成する方法および半導体デバイス
US5286344A (en) * 1992-06-15 1994-02-15 Micron Technology, Inc. Process for selectively etching a layer of silicon dioxide on an underlying stop layer of silicon nitride
US5384281A (en) * 1992-12-29 1995-01-24 International Business Machines Corporation Non-conformal and oxidizable etch stops for submicron features
KR950014973A (ko) * 1993-11-15 1995-06-16 김주용 반도체소자의 미세콘택 형성방법

Also Published As

Publication number Publication date
US5960318A (en) 1999-09-28
TW312040B (ko) 1997-08-01
JPH09172082A (ja) 1997-06-30
EP0771024B1 (en) 2000-07-12
EP0771024A1 (en) 1997-05-02
DE69609283D1 (de) 2000-08-17

Similar Documents

Publication Publication Date Title
KR970022583A (ko) 측벽 스페이서에 의한 경계없는 콘택트 에칭 방법 및 선택적 이방 에칭 방법
KR960026641A (ko) 선택적 질화물 및 산화물 에칭을 이용하는 플러그 스트랩 공정
KR100256800B1 (ko) 콘택홀 제조방법
KR900019155A (ko) 식각 베리어를 사용한 콘택 형성 방법
KR950021710A (ko) 반도체 장치의 캐패시터 제조방법
KR970063733A (ko) 반도체 장치의 커패시터 제조방법
KR940001358A (ko) 반도체장치 제조방법
JPH03138930A (ja) ポリシリコン・ウィンドーパッドを有する電界効果トランジスタ
KR890011035A (ko) 집적회로 제조방법 및 전기접속 형성방법
US5264391A (en) Method of forming a self-aligned contact utilizing a polysilicon layer
US5925919A (en) CMOS Semiconductor structure and process for producing the same
KR100299521B1 (ko) 반도체 소자의 배선 형성방법
JP2528608B2 (ja) 記憶セルの埋込ビット線アレイを形成する方法
KR890013738A (ko) 집적회로 기판상의 소자들을 금속화층에 접속하는 방법
KR100190381B1 (ko) 미세반도체소자의콘택홀형성방법
KR100289653B1 (ko) 반도체소자의배선구조및그의형성방법
KR870001655A (ko) 반도체장치의 제조방법
KR940003065A (ko) 반도체장치 및 그 제조방법
KR100266002B1 (ko) 반도체장치의 제조방법
KR100206939B1 (ko) 반도체소자의 다층배선 형성방법
KR970067883A (ko) 매몰콘택을 구비하는 반도체 메모리장치의 제조방법
KR950014268B1 (ko) 콘택형성방법
KR970052231A (ko) 반도체 소자의 콘택홀 형성방법
KR970054316A (ko) 평면형 안티(anti)퓨즈 소자의 제조방법
KR970067896A (ko) 플래쉬 메모리 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application