KR100289653B1 - 반도체소자의배선구조및그의형성방법 - Google Patents

반도체소자의배선구조및그의형성방법 Download PDF

Info

Publication number
KR100289653B1
KR100289653B1 KR1019980025756A KR19980025756A KR100289653B1 KR 100289653 B1 KR100289653 B1 KR 100289653B1 KR 1019980025756 A KR1019980025756 A KR 1019980025756A KR 19980025756 A KR19980025756 A KR 19980025756A KR 100289653 B1 KR100289653 B1 KR 100289653B1
Authority
KR
South Korea
Prior art keywords
film
layer
forming
contact hole
substrate
Prior art date
Application number
KR1019980025756A
Other languages
English (en)
Other versions
KR20000004324A (ko
Inventor
곽노정
권혁
Original Assignee
박종섭
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 현대전자산업주식회사 filed Critical 박종섭
Priority to KR1019980025756A priority Critical patent/KR100289653B1/ko
Publication of KR20000004324A publication Critical patent/KR20000004324A/ko
Application granted granted Critical
Publication of KR100289653B1 publication Critical patent/KR100289653B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations

Abstract

본 발명은 고속화에 효과적으로 대응하면서, 콘택저항 및 누설전류를 감소시킬 수 있는 반도체 소자의 배선 구조를 제공한다.
본 발명에 따른 반도체 소자의 배선은 반도체 기판과 기판 상에 형성되고 기판의 일부를 노출시키는 콘택홀을 구비한 층간절연막을 포함한다. 콘택홀 표면 상에 폴리사이드층이 형성되고, 다시 표면에 흡착층을 형성하며, 이렇게 형성된 콘택홀을 메립하도록 텅스텐막을 형성하고, 이후 흡착층과 텅스텐막을 원하는 형채로 패턴화 시킨다. 텅스텐막과 폴리사이드층 사이에 흡착층이 개재된다. 바람직하게, 기판은 실리콘을 포함하는 하부 도전막 패턴을 구비하고, 폴리사이드층은 도핑된 폴리실리콘막과 금속 실리사이드막으로 이루어진다. 또한, 흡착층은 티타늄막과 티타늄 질화막의 적층막으로 이루어진다.

Description

반도체 소자의 배선 구조 및 그의 형성방법
본 발명은 반도체 소자의 배선에 관한 것으로, 특히 폴리사이드 구조를 가지는 반도체 소자의 배선 구조 및 그의 형성방법에 관한 것이다.
일반적으로, 실리사이드는 낮은 비저항 및 고온에서의 안정도 때문에 접촉재료로서 많이 사용된다. 또한, 실리사이드는 게이트 또는 비트 라인의 전도성을 향상시키기 위하여 폴리실리콘막 상부에 적층하여 폴리사이드 구조의 비트라인을 형성한다.
도 1은 종래의 반도체 소자의 비트라인 형성방법을 설명하기 위한 단면도이다. 반도체 기판(10) 상에 층간절연을 위한 산화막(11)을 형성하고, 기판의 일부가 노출되도록 산화막(11)을 식각하여 비트라인용 콘택홀(12)을 형성한다. 그런 다음, 콘택홀 (12) 표면 및 산화막(11) 상에 폴리실리콘막(13)과 금속 실리사이드막(14)을 순차적으로 증착하고 패터닝하여, 폴리사이드 구조의 비트라인(100)을 형성한다.
그러나, 폴리사이드 구조의 비트라인은 텅스텐과 같은 금속에 비해 전기저항이 상대적으로 크기 때문에, 소자의 고속화에 대응하기가 어렵다. 또한, 비트라인으로서 텅스텐을 이용하는 경우에는 텅스텐막의 형성 전에 접착층(glue layer)로서 티타늄막과 티타늄 질화막의 적층막을 형성해야 한다. 이에 따라, 후속 열처리 공정의 진행시 티타늄과 하부의 실리콘이 과도하게 반응하여, 콘택저항이 증가됨과 더불어 누설전류가 증가되어, 결국 소자의 전기적 특성이 저하된다. 한편, 이러한 문제를 해결하기 위해서는, 캐패시터의 형성 후 비트라인을 형성해야 하지만, 이 경우 소자의 소형화에 악영향을 미칠 뿐만 아니라 배선 레벨을 증가시켜야 하는 문제가 발생한다.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로서, 고속화에 효과적으로 대응할 수 있는 반도체 소자의 배선 구조를 제공한다.
또한, 본 발명은 캐패시터의 형성전에 비트라인을 형성하는 구조를 그대로 이용하면서, 콘택저항 및 누설전류를 감소시킬 수 있는 반도체 소자의 배선 구조를 제공한다.
또한, 본 발명은 상기한 반도체 소자의 배선 형성방법을 제공한다.
도 1은 종래의 반도체 소자의 비트라인 구조를 나타낸 단면도.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 반도체 소자의 배선 구조를 나타낸 단면도.
〔도면의 주요 부분에 대한 부호의 설명〕
20 : 반도체 기판 21 : 층간절연막
22 : 콘택홀 23, 23a : 폴리실리콘막
24, 24a : 텅스텐 실리사이드막
25, 25a : 포토레지스트막
26, 26a : 티타늄막 27, 27a : 티타늄 질화막
28, 28a : 텅스텐막
상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 배선은 반도체 기판과 기판 상에 형성되고 기판의 일부를 노출시키는 콘택홀을 구비한 층간절연막을 포함한다. 콘택홀 표면 상에 폴리사이드층이 형성되고, 폴리사이드층 상에 텅스텐막이 형성된다. 텅스텐막과 폴리사이드층 사이에 흡착층이 개재된다.
본 실시예에서, 기판은 실리콘을 포함하는 하부 도전막 패턴을 구비하고, 폴리사이드층은 도핑된 폴리실리콘막과 금속 실리사이드막으로 이루어진다. 또한, 흡착층은 티타늄막과 티타늄 질화막의 적층막으로 이루어진다.
또한, 본 발명에 따른 반도체 소자의 배선은 다음과 같은 방법으로 형성한다. 먼저, 상부에 그의 일부를 노출시키는 콘택홀을 구비한 층간절연막이 형성된 반도체 기판을 제공하고, 콘택홀 표면 및 층간 절연막 상에 폴리사이드층을 형성한다. 그런 다음, 폴리사이드층이 형성된 콘택홀에만 매립되도록 층간절연막에 대하여 우수한 식각선택비를 갖는 물질막을 형성하고, 층간절연막 상의 폴리사이드층을 층간절연막이 노출될 때까지 전면식각한다. 그리고 나서, 물질막을 제거하고, 기판 전면에 흡착층 및 텅스텐막을 순차적으로 형성하고, 텅스텐막 및 흡착층을 패터닝하여 배선을 형성한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 반도체 소자의 비트라인 형성방법을 설명하기 위한 단면도이다.
도 2a를 참조하면, 반도체 기판(20) 상에 산화막과 같은 절연막으로 층간절연막(21)을 형성하고, 기판(20)의 일부가 노출되도록 층간절역막(21)을 식각하여 비트라인용 콘택홀(22)을 형성한다. 콘택홀(22) 표면 및 층간절역막(21) 상에 도핑된 폴리실리콘막(23)과 금속 실리사이드막, 바람직하게 텅스텐 실리사이드막(24)을 콘택홀(22)의 형태로 순차적으로 증착한다. 이때, 폴리실리콘막(23)은 100 내지 2,000Å의 두께로 증착하고, 텅스텐 실리사이드막(24)은 100 내지 2,000Å의 두께로 증착한다. 그런 다음, 폴리실리콘막(23) 및 텅스텐 실리사이드막(24)이 형성된 콘택홀에 매립되도록 텅스텐 실리사이드막(24) 상에, 층간절연막(21)과 습식식각 시 식각 선택비가 우수한 막, 바람직하게 포토레지스트막(25)을 도포한다. 이때, 포토레지스트막(25) 대신에 PSG막이 사용될 수 있다.
그리고 나서, 도 2b에 도시된 바와 같이, 포토레지스트막(25)을 전면식각하여 콘택홀(22) 내에만 포토레지스트막(24)이 존재하도록 한다. 그런 다음, 층간절연막(21)을 식각정지막으로하여 텅스텐 실리사이드막(24) 및 폴리실리콘막(23)을 전면 식각한다. 이때, 식각은 건식 또는 습식식각으로 진행한다. 이에 따라, 도 2c에 도시된 바와 같이, 콘택홀(22) 내에만 텅스텐 실리사이드막(24a) 및 폴리실리콘막(23a)의 폴리사이드 구조가 형성된다. 또한, 텅스텐 실리사이드막(24)과 폴리실리콘막(23)은 포토레지스트막(25a)의 높이보다 낮은 높이를 갖는다. 그리고 나서, 도 2d에 도시된 바와 같이, 건식 또는 습식식각으로 포토레지스트막(25a)을 제거한다.
도 2e를 참조하면, 도 2c의 구조 상에 흡착층으로서 티타늄막(26)과 티타늄 질화막(27)을 물리기상증착(Physical Vapor Deposition; PVD) 또는 화학기상증착(Chemical Vapor Deposition; CVD)을 이용하여, 상온 내지 800℃의 온도에서 순차적으로 증착한다. 이때, 티타늄막(26)과 티타늄 질화막(27)은 각각 50 내지 1,000Å의 두께로 형성한다. 그런 다음, 티타늄 질화막(27) 상에 텅스텐막(28)을 PVD 또는 CVD를 이용하여 200 내지 4,000Å의 두께로 증착한다. 예컨대, CVD를 이용하여 텅스텐막(28)을 증착할 경우에는 B2H6개스를 이용한다. 또한, 도면에 도시되지는 않았지만, 텅스텐막(28) 상에 텅스텐막(28) 표면의 반사를 방지하기 위하여, 난반사막으로서 TiN막을 PVD 또는 CVD 방식으로 증착한다. 그 후, 텅스텐막(28), 티타늄 질화막(27) 및 티타늄막(27)을 패터닝하여, 도 2f에 도시된 바와 같이, 비트라인을 형성한다.
그리고 나서, 도시되지는 않았지만 캐패시터를 형성한다.
한편, 전술한 바와 같은 본 발명의 원리는 상기한 구조의 비트라인을 실리콘을 포함하는 하부 도전막 패턴과 콘택하는 상부 배선 형성에도 적용하여 실시할 수 있다.
상기한 본 발명에 의하면, 비트라인의 형성 후 캐패시터를 형성하는 방법을 이용하면서, 콘택홀 내부의 콘택 부분에는 폴리사이드를 형성하고, 상부는 전기저항이 낮은 텅스텐막으로 형성하기 때문에, 비트라인의 콘택저항 및 전기저항이 감소됨으로써, 소자의 고속화에 효과적으로 대응할 수 있을 뿐만 아니라, 소자의 전기적 특성이 향상된다.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.

Claims (17)

  1. 반도체 기판;
    상기 기판 상에 형성되고 상기 기판의 일부를 노출시키는 콘택홀을 구비한 층간절연막;
    상기 콘택홀 내부의 표면 상부에 형성된 폴리사이드층;
    상기 폴리사이드층 표면에 형성된 흡착층;
    상기 흡착층 표면에 형성되며, 상기 콘택홀을 메운 상태에서 소정 패턴으로 형성된 텅스텐막으르 포함하는 것을 특징으로 하는 반도체 소자의 배선 구조.
  2. 제 1 항에 있어서, 상기 기판은 실리콘을 포함하는 하부 도전막 패턴을 구비하는 것을 특징으로 하는 반도체 소자의 배선 구조.
  3. 제 1 항에 있어서, 상기 폴리사이드층은 도핑된 폴리실리콘막과 금속 실리사이드막으로 이루어진 것을 특징으로 하는 반도체 소자의 배선 구조.
  4. 제 3 항에 있어서, 상기 도핑된 폴리실리콘막의 두께는 100 내지 2,000Å이고, 상기 금속 실리사이드막의 두께는 100 내지 2,000Å인 것을 특징으로 하는 반도체 소자의 배선 구조.
  5. 제 1 항에 있어서, 상기 폴리사이드층은 상기 콘택홀의 높이보다 낮은 높이를 갖는 것을 특징으로 하는 반도체 소자의 배선 구조.
  6. 제 1 항에 있어서, 상기 흡착층은 티타늄막과 티타늄 질화막의 적층막으로 이루어진 것을 특징으로 하는 반도체 소자의 배선 구조.
  7. 제 6 항에 있어서, 상기 티타늄막과 티타늄 질화막의 두께는 각각 50 내지 1,000Å인 것을 특징으로 하는 반도체 소자의 배선 구조.
  8. 제 1 항에 있어서, 상기 텅스텐막의 두께는 200 내지 4,000Å인 것을 특징으로 하는 반도체 소자의 배선 구조.
  9. 기판 상부에 층간절연막을 형성하고소정부위에 상기 기판의 일부가 노출되도록 콘택홀을 형성하는 단계;
    상기 콘택홀이 형성된 기판상부 및 상기 층간벌역막 표면에 폴리사이드층을 형성하는 단계;
    상기 층간절역막에 대하여 우수한 식각선택비를 갖는 소정 물질로, 상기 콘택홀 내부가 매립되도록 상기 층간절역막 상부의 폴리사이드층이 노출되게끔 물질막을 형성시키는 단계;
    상기 층간절역막이 노출되도록 상기 층간절연막 상부의 폴리사이드층을 식각하는 단계;
    상기 콘택홀 내부의 물질막을 제거하는 단계;
    상기 물질막이 제거된 상태로 상기 콘택홀 내부에 형성된 폴리사이드층 및, 노출된 상기 층간절연막 표면에 흡착층을 형성하는 단계;
    형성된 상기 흡착층 표면에 텅스텐막을 형성하는 단계; 및,
    상기 텅스텐막 및 흡착층을 패터닝하여 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  10. 제 9 항에 있어서, 상기 콘택홀을 형성하는 단계는
    상기 기판에 하부 도전막 패턴을 구비하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  11. 제 9 항에 있어서, 상기 폴리사이드층을 형성하는 단계는
    도핑된 폴리실리콘막과 텅스텐 실리사이드막의 적층막으로 상기 폴리실리콘층을 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  12. 제 11 항에 있어서, 상기 도핑된 폴리실리콘막은 100 내지 2,000Å의 두께로 형성하고, 상기 금속 실리사이드막은 100 내지 2,000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  13. 제 9 항에 있어서, 상기 물질막을 형성하는 단계는
    소정 물질로 포토레지스트막을 이용하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  14. 제 9 항에 있어서, 상기 흡착층을 형성하는 단계는
    티타늄막과 티타늄 질화막을 각각 50 내지 1,000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  15. 제 9 항에 있어서, 상기 티타늄막과 티타늄 질화막은 각각 50 내지 1,000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  16. 제 9 항에 있어서, 상기 텅스텐막은 200 내지 4,000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  17. 제 9 항에 있어서, 상기 물질막을 형성하는 단계는
    소정 물질로 산화막을 이용하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
KR1019980025756A 1998-06-30 1998-06-30 반도체소자의배선구조및그의형성방법 KR100289653B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980025756A KR100289653B1 (ko) 1998-06-30 1998-06-30 반도체소자의배선구조및그의형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980025756A KR100289653B1 (ko) 1998-06-30 1998-06-30 반도체소자의배선구조및그의형성방법

Publications (2)

Publication Number Publication Date
KR20000004324A KR20000004324A (ko) 2000-01-25
KR100289653B1 true KR100289653B1 (ko) 2001-05-02

Family

ID=19542144

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980025756A KR100289653B1 (ko) 1998-06-30 1998-06-30 반도체소자의배선구조및그의형성방법

Country Status (1)

Country Link
KR (1) KR100289653B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100672169B1 (ko) * 2005-12-23 2007-01-19 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288390A (ja) * 1995-04-13 1996-11-01 Nec Corp 半導体装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288390A (ja) * 1995-04-13 1996-11-01 Nec Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR20000004324A (ko) 2000-01-25

Similar Documents

Publication Publication Date Title
KR100277377B1 (ko) 콘택트홀/스루홀의형성방법
JP3700460B2 (ja) 半導体装置およびその製造方法
KR100533971B1 (ko) 반도체 소자의 캐패시터 제조방법
US6156655A (en) Retardation layer for preventing diffusion of metal layer and fabrication method thereof
US6204096B1 (en) Method for reducing critical dimension of dual damascene process using spin-on-glass process
KR100289653B1 (ko) 반도체소자의배선구조및그의형성방법
KR100250744B1 (ko) 반도체 소자의 폴리사이드층 형성 방법
KR100285698B1 (ko) 반도체장치의제조방법
US5994223A (en) Method of manufacturing analog semiconductor device
KR970013369A (ko) 반도체집적회로장치의 제조방법 및 반도체집적회로장치
KR100278274B1 (ko) 반도체장치의스택콘택형성방법
KR100340860B1 (ko) 반도체 소자의 콘택 플러그 제조 방법
KR100268805B1 (ko) 반도체소자의콘택형성방법
KR100219055B1 (ko) 반도체 장치의 미세 콘택홀 형성 방법
KR950002192B1 (ko) 반도체소자의 콘택구조 및 그 제조방법
KR100248805B1 (ko) 반도체 소자의 금속배선 형성방법
KR100313537B1 (ko) 커패시터 제조방법
KR100265830B1 (ko) 반도체장치의콘택홀형성방법
KR100315457B1 (ko) 반도체 소자의 제조 방법
KR920010124B1 (ko) 다층배선시 콘택트부 형성방법
KR20000042980A (ko) 반도체소자의 금속배선 형성방법
KR20010056823A (ko) 반도체장치의 콘택홀 형성방법
KR20010036183A (ko) 반도체소자의 제조방법
KR19990060818A (ko) 반도체 소자의 제조 방법
KR20000027569A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090121

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee