KR950002192B1 - 반도체소자의 콘택구조 및 그 제조방법 - Google Patents

반도체소자의 콘택구조 및 그 제조방법 Download PDF

Info

Publication number
KR950002192B1
KR950002192B1 KR1019910004446A KR910004446A KR950002192B1 KR 950002192 B1 KR950002192 B1 KR 950002192B1 KR 1019910004446 A KR1019910004446 A KR 1019910004446A KR 910004446 A KR910004446 A KR 910004446A KR 950002192 B1 KR950002192 B1 KR 950002192B1
Authority
KR
South Korea
Prior art keywords
insulating layer
layer
contact hole
contact
wiring layer
Prior art date
Application number
KR1019910004446A
Other languages
English (en)
Other versions
KR920018898A (ko
Inventor
이종근
고철기
Original Assignee
현대전자산업주식회사
정몽헌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업주식회사, 정몽헌 filed Critical 현대전자산업주식회사
Priority to KR1019910004446A priority Critical patent/KR950002192B1/ko
Publication of KR920018898A publication Critical patent/KR920018898A/ko
Application granted granted Critical
Publication of KR950002192B1 publication Critical patent/KR950002192B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

내용 없음.

Description

반도체소자의 콘택구조 및 그 제조방법
제 1 도 내지 제 6 도는 본 발명의 제 1 실시예에 따라 콘택구조를 제조하는 단계를 도시한 단면도.
제 7 도는 본 발명의 제 2 실시예에 따라 제조한 콘택구조의 단면도.
제 8 도는 제 6 도의 구조에 제 4 절연층을 적층시킨 콘택구조를 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 하부배선층 2 및 2' : 제 1 절연층
3 및 3' : 제 2 절연층 4 및 4' : 제 3 절연층
5 : 도전층 6 : 상부배선층
7' : 제 4 절연층 8 : 감광막
10 : 콘택홀 20 : 홈
21 : 턱 50 : 콘택플러그
본 발명은 고집적 반도체 소자의 콘택구조 및 그 제조방법에 관한 것으로서, 특히 콘택 및 비아홀 측벽에 턱을 형성시켜 콘택되는 상부배선이 스트레스나 외부충격에 의해 콘택홀에서 하부배선과 단선되는 것을 방지하기 위해 콘택홀 측벽에 턱을 형성한 반도체 소자의 콘택구조 및 그 제조방법에 관한 것이다.
반도체 소자의 콘택기술은 반도체 배선기술의 하나로 반도체의 고집적화에 따라 불가피하게 나타나는 고에스팩트비(High Aspect Ratio)의 콘택 또는 비아홀(Contact 또는 Via hole) 내부를 도전물질로 채워 메꾸는 기술로서 물리증착(Physical Vapor Desposition)된 배선이 갖는 문제점인 층덮힘성(Step Coverage), 내구성, 신뢰성등의 향상 및 수직배선으로서의 이용을 목적으로 한다.
그러나 종래의 방법에 의해 형성된 콘택구조는 실리콘, 다결정 실리콘, 실리사이드 또는 금속등이 콘택홀(또는 비아홀) 내부의 접촉면 및 콘택홀 내벽을 형성하는 절연층과의 열팽창 계수 차이등에 의한 수축 또는 팽창에서 오는 스트레스로 인하여 콘택플러그용 상부배선과 하부배선의 접촉계면이 분리되어 콘택이 단선되거나 접촉불량이 발생하는 문제점이 있었다.
따라서, 본 발명의 목적은 콘택홀 내부에 형성된 콘택플러그와 콘택홀 내부의 접촉계면과의 이탈, 분리를 방지하기 위하여 식각비율(Etch Rate)이 서로 다른 절연층을 서로 겹쳐 도포한뒤 콘택홀을 형성하고 상부배선층을 증착하기전에 진행하는 콘택홀 세척공정(HF. BOE. HF VAPOR등 사용)을 통하여 콘택홀 측벽의 절연층에 홈을 형성시키고 그로인하여 콘택홀에 턱이 형성됨으로 후에 형성되는 상부배선이 턱에 걸리게한 반도체 소자의 콘택구조 및 그 제조방법을 제공하는데 있다.
본 발명의 콘택구조에 의하면 상부배선층이 콘택홀에서 열팽창, 수축에 의해 하부배선층과 단선되는 것을 방지하기 위하여, 상기 콘택홀 측벽에 있는 절연층의 소정부분에 홈을 형성하여 콘택홀 측벽에 턱을 형성하고, 이 콘택홀 측벽의 홈내부까지 상부배선층이 채워진 상태로 하부배선층에 콘택되게 하는 것을 특징으로 한다.
본 발명의 제조방법에 의하면 콘택홀에서 상부배선층의 열팽창, 수축에 의해 하부배선층과 단선되는 것을 방지하기 위하여, 하부배선층 상부에 식각속도가 서로다른 제 1 절연층과 제 2 절연층, 제 3 절연층을 적층하는 단계와, 제 3 절연층과 제 2 절연층 및 제 1 절연층의 소정부분을 식각하여 콘택홀을 형성하는 단계와, 콘택홀 측벽의 제 2 절연층에 홈을 형성하고 그로인하여 콘택홀 측벽에 턱을 형성하는 단계와, 상기 콘택홀에 상부배선층을 증착하는 단계로 이루어진 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제 1 도 내지 제 6 도는 본 발명의 제 1 실시예에 의해 콘택구조를 제조하는 단계를 도시한 단면도이다.
제 1 도는 하부배선층(예를들어 실리콘 기판, 실리사이드 또는 금속층) (1) 상부에 식각속도가 서로 다른 제 1 절연층 (2)과 제 2 절연층(3), 제 3 절연층(4')을 도포한 상태의 단면도이다. 여기에서 제 2 절연층(3)은 제 1 절연층(2) 및 제 3 절연층(4')의 식각속도보다 빠른 것을 사용하는데 제 1 절연층, 제 2 절연층 및 제 3 절연층은 열산화막, 질화막, 화학기상증착 산화막(LTO. TEOS), 실리콘 질화막, SOG(Spin-on-Glass), 폴리마이드(Polymide), BPSG(Boro-Phospo-Silicate Glass), PSG층등에서 선택적으로 선정하여 사용할 수 있는데 이들 절연층은 HF등의 특정식각용액 또는 가스에서 식각속도가 서로 다르다.
제 2 도는 제 3 절연층(4')상부에 감광막(8)을 도포한후 마스크 패턴공정으로 콘택이 형성될 부분의 감광막(8)을 제거한 상태의 단면도이다.
제 3 도는 제 2 도의 감광막(8)이 제거된곳 하부의 제 3 절연층(4'), 제 2 절연층(3) 및 제 1 절연층(2)을 제거하여 콘택홀(10)을 형성하고 남은 감광막(8)을 완전히 제거한 상태의 단면도이다.
제 4 도는 콘택용 도전층(도시안됨)을 증착하기전에 세척공정시 제 2 절연층(3)을 선택적으로 식각하기 위해 습식 또는 건식(예를들어 HF, BOE용액, HF가스, NF3, SF6HNO3또는 H3PO4등)으로 콘택홀(10)측벽의 제 2 절연층(3)에 홈(20)을 형성하여 그로인하여 콘택홀(10)측벽에 턱이 형성된 상태의 단면도이다.
제 5 도는 상기 콘택홀(10) 및 제 3 절연층(4')상부에 화학기상증착(CVD)으로 도전층(5) 예를들어 텅스텐, 다결정 실리콘 또는 금속층을 증착한후, 에치백(etch-back) 공정으로 제 3 절연층(4')상부까지 상기 도전층(5)을 제거하여 턱(21)이 형성된 콘택홀 내부에 콘택플러그(50)를 형성한 상태의 단면도이다.
제 6 도는 콘택홀 측벽의 제 2 절연층(3')에 홈을 형성하여 콘택홀 측벽에 턱을 형성한 다음, 도전층(5)을 증착하고 에치백 공정으로 콘택플러그(50)을 형성한후, 상부 배선층(6)을 증착한 상태의 단면도이다. 여기에서 주지할 것은 제 2 절연층(3')은 제 1 절연층(2')과 제 3 절연층(4')보다 식각속도가 빠른 물질을 사용하여 콘택홀 형성후에 세척공정을 진행한다. 또한 상기 도전층(5)을 증착하여 이것을 상부배선층(6)으로도 사용이 가능하다.
제 7 도는 본 발명의 제 2 실시예에 의해 제조된 콘택구조의 제 2 절연층(3)상부에 제 3 절연층(4)을 하나 더 추가시킨 구조의 단면도로서, 제 1 도의 제 2 절연층(3) 상부에 제 3 절연층(4)을 형성한다음 제 2 도 내지 제 6 도의 공정단계로 공정을 진행시킨 것이다.
제 8 도는 본 발명의 제 2 실시예에 의해 콘택구조를 제조한 상태의 단면도이다.
제 8 도는 제 6 도의 제 3 절연층(4')상부에 제 4 절연층(7')을 제 2 절연층(3')과 식각속도가 같은 물질로 형성하여 제 6 도와 같은 방법으로 제 2 절연층(3')과 제 4 절연층(4')에 홈을 형성하여 콘택홀 측벽에 턱을 형성한후 콘택플러그(50) 및 상부배선층(6)을 형성한 상태의 단면도이다.
상기한 본 발명의 제1 및 제 2 실시예에 의하면 절연층에 따라 특정식각용액 또는 가스속에서 나타나는 식각속도 차이를 이용하여 콘택홀 세척공정시 콘택홀 내벽에 턱을 만들어 후에 형성되는 콘택플러그가 열팽창, 수축등의 스트레스에 의해 하부배선과 콘택된 상부배선이 단선되는 것을 방지하여 반도체소자의 내구성 및 신뢰성을 향상시킬 수 있다.

Claims (10)

  1. 하부배선층 상부의 절연층이 소정부분 제거된 콘택홀을 통해 상부배선층을 하부배선층에 콘택시키는 반도체 소자의 콘택구조에 있어서, 열팽창, 수축에 의해 상부배선층이 콘택홀에서 하부배선층과 단선되는 것을 방지하기 위하여, 상기 콘택홀 측벽에 있는 절연층의 소정부분에 홈을 형성하여 콘택홀 측벽에 턱을 형성하고, 이 콘택홀 측벽의 홈내부까지 상부배선층을 채워서 하부배선층에 콘택되게 하는 것을 특징으로 하는 반도체 소자의 콘택구조.
  2. 제 1 항에 있어서, 상기 절연층은 제 1 절연층, 제 2 절연층 및 제 3 절연층으로 적층되고, 콘택홀 측벽의 제 2 절연층에 홈을 형성되게한 것을 특징으로 하는 반도체 소자의 콘택구조.
  3. 제 1 항에 있어서, 상기 절연층은 제 1 절연층, 제 2 절연층과 제 3 절연층으로 적층되고 콘택홀 측벽의 제 1 절연층 및 제 3 절연층에 홈을 형성되게한 것을 특징으로 하는 반도체 소자의 콘택구조.
  4. 제 1 항에 있어서, 상기 절연층은 제 1 절연층, 제 2 절연층, 제 3 절연층과 제 4 절연층으로 적층되고 콘택홀 측벽의 제 1 절연층 및 제 3 절연층에 홈을 형성되게한 것을 특징으로 하는 반도체 소자의 콘택구조.
  5. 제 1 항에 있어서, 상기 콘택홀 측벽이 홈내부까지 채워진 상부배선층은 절연층 상부표면까지 또다른 도전층을 채워 콘택플러그를 형성하고 상기 도전층 상부와 절연층 상부에 상부배선을 적층되게한 것을 특징으로 하는 반도체 소자의 콘택구조.
  6. 하부배선층 상부의 절연층이 소정부분 제거된 콘택홀을 통해 상부배선층을 하부배선층에 콘택하는 콘택구조 제조방법에 있어서, 열팽창, 수축에 의해 콘택홀에서 상부배선층의 하부배선층과 단선되는 것을 방지하기 위하여, 하부배선층 상부에 식각속도가 서로다른 제 1 절연층, 제 2 절연층과 제 3 절연층을 적층하는 단계와, 제 3 절연층과 제 2 절연층과 제 1 절연층의 소정부분을 식각하여 콘택홀을 형성하는 단계와, 콘택홀 측벽의 제 2 절연층을 선택적인 식각공정으로 제 2 절연층에 홈을 형성하고 그로인하여 콘택홀 측벽에 턱을 형성하는 단계와, 상기 콘택홀에 상부배선층을 증착되게 하는 단계로 이루어진 것을 특징으로 하는 반도체 소자의 콘택구조 제조방법.
  7. 제 6 항에 있어서, 상기 제 2 절연층에 홈을 형성하는 단계가 제 2 절연층은 제 1,3 절연층보다 식각속도가 빠른 건식 또는 습식식각으로 식각하여 제 2 절연층에 홈을 형성되게 하는 것을 특징으로 하는 반도체 소자의 콘택구조 제조방법.
  8. 제 7 항에 있어서, 상기 상부배선층을 증착하는 단계가 콘택홀 및 제 3 절연층 상부에 도전층을 증착한 다음, 에치백 공정으로 도전층을 제 3 절연층 표면까지 다시 제거하여 콘택홀에 콘택플러그를 형성한다음, 전체적으로 상부배선층을 증착하여 상부배선층을 콘택플러그를 통하여 하부배선층에 콘택되게 하는 것을 특징으로 하는 반도체 소자의 콘택구조 제조방법.
  9. 하부배선층 상부의 절연층이 소정부분 제거된 콘택홀을 통해 상부배선층을 하부배선층에 콘택하는 콘택구조 제조방법에 있어서, 열팽창, 수축에 의해 콘택홀에서 상부배선층이 하부배선층과 단선되는 것을 방지하기 위하여, 하부배선층 상부에 식각속도가 서로 다른 제 1 절연층과 제 2 절연층을 적층하는 단계와, 상기 제 2 절연층 상부에 제 1 절연층과 동일물질의 제 3 절연층을 형성하고 그 상부에 제 2 절연층과 동일물질의 제 4 절연층을 적층하는 단계와, 제1,2,3 및 4절연층의 소정부분을 식각하여 콘택홀을 형성하는 단계와, 콘택홀 측벽의 제1 및 3절연층을 선택적인 식각공정으로 제1 및 3절연층에 홈을 형성하여 그로인하여 콘택홀 측벽에 턱을 형성하는 단계와, 상기 콘택홀에 상부배선층을 증착하는 단계로 이루어진 것을 특징으로 하는 반도체 소자의 콘택구조 제조방법.
  10. 제 9 항에 있어서, 상기 콘택홀 측벽에 턱을 형성하는 단계에서 제1 및 제 3 절연층을 선택적인 식각공정으로 제1 및 제 3 절연층에 홈을 형성하는 대신에 제2 및 제 4 절연층을 선택적인 식각공정으로 제2 및 제 4 절연층에 홈을 형성하여 그로인하여 콘택홀 측벽에 턱을 형성하는 단계로 이루어진 것을 특징으로 하는 반도체 소자의 콘택구조 제조방법.
KR1019910004446A 1991-03-21 1991-03-21 반도체소자의 콘택구조 및 그 제조방법 KR950002192B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910004446A KR950002192B1 (ko) 1991-03-21 1991-03-21 반도체소자의 콘택구조 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910004446A KR950002192B1 (ko) 1991-03-21 1991-03-21 반도체소자의 콘택구조 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR920018898A KR920018898A (ko) 1992-10-22
KR950002192B1 true KR950002192B1 (ko) 1995-03-14

Family

ID=19312305

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910004446A KR950002192B1 (ko) 1991-03-21 1991-03-21 반도체소자의 콘택구조 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR950002192B1 (ko)

Also Published As

Publication number Publication date
KR920018898A (ko) 1992-10-22

Similar Documents

Publication Publication Date Title
KR100459724B1 (ko) 저온 원자층증착에 의한 질화막을 식각저지층으로이용하는 반도체 소자 및 그 제조방법
US5668052A (en) Method of manufacturing semiconductor device
US6509623B2 (en) Microelectronic air-gap structures and methods of forming the same
US6337282B2 (en) Method for forming a dielectric layer
JP3700460B2 (ja) 半導体装置およびその製造方法
KR100333382B1 (ko) 반도체 장치의 다층금속배선 형성방법
KR20020033484A (ko) 식각 저지층이 구비된 비트 라인 스터드 상에 비트 라인랜딩 패드와 비경계 콘택을 갖는 반도체 소자 및 그형성방법
KR100277377B1 (ko) 콘택트홀/스루홀의형성방법
KR950012918B1 (ko) 선택적 텅스텐 박막의 2단계 퇴적에 의한 콘택 매립방법
KR100342639B1 (ko) 반도체 구조물의 제조 방법
US6534377B2 (en) Capacitance elements and method of manufacturing the same
KR950002192B1 (ko) 반도체소자의 콘택구조 및 그 제조방법
US5994223A (en) Method of manufacturing analog semiconductor device
KR100289661B1 (ko) 반도체 소자의 제조방법
US6238970B1 (en) Method for fabricating a DRAM cell capacitor including etching upper conductive layer with etching byproduct forming an etch barrier on the conductive pattern
KR100447980B1 (ko) 반도체 소자의 제조방법
US6284645B1 (en) Controlling improvement of critical dimension of dual damasceue process using spin-on-glass process
US6541358B2 (en) Method of fabricating a semiconductor device by filling gaps between gate electrodes with HSQ
KR100289653B1 (ko) 반도체소자의배선구조및그의형성방법
KR100505415B1 (ko) 반도체 소자의 스토리지 노드 콘택 형성방법
KR100772077B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100315457B1 (ko) 반도체 소자의 제조 방법
KR20060072383A (ko) 반도체 소자의 컨택 플러그 형성방법
CN117976614A (zh) 半导体器件的形成方法
KR100265828B1 (ko) 반도체소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

E902 Notification of reason for refusal
G160 Decision to publish patent application
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090223

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee