KR920010124B1 - 다층배선시 콘택트부 형성방법 - Google Patents
다층배선시 콘택트부 형성방법Info
- Publication number
- KR920010124B1 KR920010124B1 KR1019890019141A KR890019141A KR920010124B1 KR 920010124 B1 KR920010124 B1 KR 920010124B1 KR 1019890019141 A KR1019890019141 A KR 1019890019141A KR 890019141 A KR890019141 A KR 890019141A KR 920010124 B1 KR920010124 B1 KR 920010124B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- insulating layer
- wiring layer
- wiring
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 35
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 238000010438 heat treatment Methods 0.000 claims abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 5
- 238000011161 development Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
내용 없음.
Description
제1a도 내지 제1c도는 종래 다층배선시 콘택트부 형성방법을 도시한 공정순서도.
제2a도 내지 제2e도는 본 발명에 따른 다층배선시 콘택트부 형성방법을 도시한 공정순서도.
* 도면의 주요부분에 대한 부호의 설명
10 : 반도체기판 1 : 전도층
2 : 제1절연층 3 : 제2절연층
4 : 배선층 4A,4B : 하부 배선층 혹은 1차 배선층
5 : 상부 배선층 혹은 2차 배선층 6 : 개구
7 : 콘택트부 PR : 포토레지스트 패턴
본 발명은 반도체 장치의 배선공정에 관한 것으로, 특히 다층배선시 콘택트(contact)부 형성방법에 관한 것이다.
최근 반도체 제조기술의 발달과 메모리소자의 응용분야가 확장되어 감에 따라 대용량의 메모리소자 개발이 진척되고 있는데, 이러한 메모리소자의 대용량화는 각 세대마다 2배로 진행하는 미세프로세스 기술을 기본으로 한 메모리 셀 연구에 의해 추진되어 오고 있다. 특히 반도체 장치에 있어서의 배선기술은 메모리소자의 미세화 기술에 있어서 중요한 항목중의 하나이며, 이러한 배선기술은 메모리의 워드선과 같은 배선으로부터 사용되는 게이트전극, 소오스(드레인) 확산영역과 콘택트 및 각 소자를 상호 접속하는 금속배선 등으로 분류된다.
제1a도 내지 제1c도는 종래 다층배선시 콘택트부 형성방법을 도시한 공정순서도이다.
제1a도는 1차 배선층들(4A)(4B)의 형성공정을 도시한 것으로, 먼저 반도체기판(10)상에 전도층(1) 및 제1절연층(2)을 차례로 형성하고, 이 제1절연층(2)의 소정부분에 서로 이격된 하부 배선층 예컨대 1차 배선층들(4A)(4B)을 형성한 후, 이 1차 배선층들(4A)(4B)이 덮혀지도록 제2절연층(3)을 침적한다.
제1b도는 콘택트부(7)의 형성공정을 도시한 것으로, 상기 제2절연층(3)을 침적한 후 이 제2절연층(3)위에 포토레지스트를 도포한다. 그리고 상기 1차 배선층들(4A)(4B) 사이에 콘택트부(7)을 형성하기 위해서, 이 1차 배선층들(4A)(4B) 사이에 마스크를 정확히 정렬(alignment)하고, 마스크 노광, 현상등의 공정을 거쳐 포토레지스트 패턴(PR)을 제작한다. 이 포토레지스트 패턴(PR)을 적용하여 제1 및 제2절연층(2)(3)을 식각함으로써 콘택트부(7)를 형성한다.
제1c도는 2차 배선층(5)의 형성공정을 도시한 것으로, 상기 포토레지스트 패턴을 제작한 다음, 상기 제2절연층(3) 및 노출된 전도층의 전표면에 소정 두께의 배선층을 침적함으로써, 상기 콘택트부(7)를 통해 전도층(1)과 연결되는 상부 배선층 예컨대 2차 배선층(5)을 형성한다.
상술한 종래 배선공정에서는, 먼저 형성된 1차 배선층들 사이에 2차 배선층을 형성함으로써 2차 배선층의 형성을 위한 콘택트부 형성시, 정확한 마스크 정렬이 필요하다. 따라서, 이 마스크 정렬이 정확하지 않으면 상기 1차 배선층이 노출되어 2차 배선층과 단락을 초래하기가 쉬워진다. 이와 같은 문제점을 해결하기 위해서는 1차 배선층들간의 거리를 충분히 띄워야 하는데, 이는 고집적화에 따른 소자 설계측면에서 고려해 볼 때 많은 면적을 차지하게 되므로 불리하다.
따라서 본 발명의 목적은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위하여 마스크 정렬 상태에 상관없이 콘택트부를 형성할 수 있는 콘택트부 형성방법을 제공하는데 있다.
상기한 목적을 달성하기 위하여 본 발명의 방법은 반도체기판상에 다층배선을 형성시 상부배선층을 반도체기판과 콘택하는 방법에 있어서, 상기 반도체기판상에 전도층과 제1절연층을 차례로 형성하고, 이 제1절연층상에 하부 배선층을 형성한 후 제2절연층을 침적하는 제1공정과, 상기 제1절연층의 일부분을 노출시키기 위한 개구를 형성하기 위하여 상기 하부 배선층을 상기 개구형성을 위해 사용되는 포토레지스트 패턴의 치수보다 크게 과도식각(over etching)하고 이어서 상기 제2절연층을 식각하여 개구를 형성하는 제2공정과, 상기 제2공정에서 형성된 개구를 통하여 상기 제1절연층을 식각함으로써 콘택트부를 형성하는 제3공정과, 고온열처리를 통해 상기 제2절연층을 흘러내리게 함으로써 상기 개구 형성시 노출된 하부 배선층을 절연시키는 제4공정과, 그리고 상기 제4공정 이후 상부 배선층을 형성하는 제5공정으로 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 방법을 설명하기로 한다.
제2a도 내지 제2e도는 본 발명에 따른 다층배선시 콘택트부 형성방법을 나타낸 공정순서도이다.
제2a도는 배선층(4)의 형성공정을 도시한 것으로, 먼저 반도체기판(10)상에 전도층(1) 및 제1절연층(2)을 차례로 형성하고, 이 제1절연층(2)상에 하부배선층 예컨대 1차 배선층을 형성하기 위한 배선층(4)을 형성한 후, 이 배선층(4)이 덮혀지도록 제2절연층(3)을 침적한다.
제2b도는 개구(6) 및 1차 배선층들(4A)(4B)의 형성공정을 도시한 것으로, 상기 제2절연층(3) 침적 후 포토레지스트 도포, 마스크 노광, 현상등의 공정을 거쳐 상기 배선층(4)의 가운데 부분이 식각되도록 포토레지스트 패턴(PR)을 제작한다. 이 포토레지스트 패턴(PR)을 적용하여 상기 제2절연층(3)을 스퍼터링(스퍼터링(sputtering), 이온빔 밀링(Ion beam milling) 또는 반응성 이온에칭(Reactive ion etching)중의 어느 한 방식에 의해 이방성식각하고, 이어서 배선층(4)을 습식식각(Watetching)을 이용하여 등방성식각하면 상기 포토레지스트 패턴(PR)의 치수보다 상기 배선층(4)이 안쪽으로 과도식각(over etching)되어 1차 배선층들(4A)(4B)을 형성하고, 제2b도에 도시된 바와 같은 개구(6)을 형성하게 된다.
제2c도는 콘택트부(7)의 형성공정을 도시한 것으로, 상기 배선층의 등방성 식각후에 상기 포토레지스트 패턴(PR)을 적용하여 제1절연층(2)을 상기 제2절연층(3) 식각시와 같은 방식으로 다시 이방성식각함으로써 콘택트부(7)를 형성한다.
제2d도는 상기 1차 배선층들(4A)(4B)을 절연시키기 위한 공정을 도시한 것으로, 상기 포토레지스트 패턴을 제거한 다음 고온 열처리를 통하여 상기 제2절연층(3)을 흘러내리게 하면, 상기 개구(6) 형성을 위한 식각공정 때문에 노출된 1차 배선층들(4A)(4B)이 상기 제2절연층(3)으로 덮혀지게 되므로 다른 배선층과 절연되게 된다.
제2e도는 2차 배선층(5)의 형성공정을 도시한 것으로, 상기 제2d도의 공정이후 상기 제2절연층(3) 및 노출된 전도층의 전표면에 소정의 두께의 배선층을 침적함으로써, 상기 콘택부(7)를 통해 전도층(1)과 연결되는 상부 배선층 예컨대 2차 배선층(5)을 형성한다.
이상과 같이 본 발명에 의한 콘택트 형성방법은, 먼저 형성된 1차 배선층들 사이에 콘택트를 형성하는 종래 방법과는 달리, 1차 배선층상에 직접 개구를 형성하고 이 개구를 통하여 콘택트부를 형성한 후 1차 배선층을 절연시킴으로써, 상기 콘택트부와 접촉되는 2차 배선층 형성시 상기 1차 및 2차 배선층간의 단락이 일어나는 문제를 마스크 정렬상태에서 상관없이 방지할 수 있다. 또한 상기 콘택트부 형성시 1차 배선층상에 직접 콘택트부 형성을 위한 개구를 형성함으로써, 1차 배선층들간의 거리를 최소로 할 수 있어서 본 발명을 적용한 반도체소자의 집적도를 향상시킬 수 있다. 또한 상기 개구 형성시 노출된 1차 배선층을 절연시키기 위해서, 고온 열처리를 통해 상기 제2절연층이 1차 배선층에 흘러 내려 덮게 함으로써, 이 제2절연층의 스텝 커버리지(step coverage)가 완만하게 되어 다음 공정의 2차 배선층을 단락없이 형성할 수 있는 장점이 있다.
Claims (1)
- 반도체기판상에 다층배선을 형성시 상부배선층을 반도체기판과 콘택하는 방법에 있어서, 상기 반도체기판상에 전도층과 제1절연층을 차례로 형성하고, 이 제1절연층상에 하부 배선층을 형성한 후 제2절연층을 침적하는 제1공정과; 상기 제1절연층의 일부분을 노출시키기 위한 개구를 형성하기 위하여 상기 하부 배선층을 상기 개구형성을 위해 사용되는 포토레지스트 패턴의 치수보다 크게 과도식각(over etching)하고 이어서 상기 제2절연층을 식각하여 개구를 형성하는 제2공정과; 상기 제2공정에서 형성된 개구를 통하여 상기 제1절연층을 식각함으로써 콘택트부를 형성하는 제3공정과; 고온열처리를 통해 상기 제2절연층을 흘러내리게 함으로써 상기 개구 형성시 노출된 하부 배선층을 절연시키는 제4공정과; 그리고 상기 제4공정 이후 상부 배선층을 형성하는 제5공정으로 이루어지는 것을 특징으로 하는 다층배선시 콘택트부 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890019141A KR920010124B1 (ko) | 1989-12-21 | 1989-12-21 | 다층배선시 콘택트부 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890019141A KR920010124B1 (ko) | 1989-12-21 | 1989-12-21 | 다층배선시 콘택트부 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910013461A KR910013461A (ko) | 1991-08-08 |
| KR920010124B1 true KR920010124B1 (ko) | 1992-11-16 |
Family
ID=19293313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890019141A KR920010124B1 (ko) | 1989-12-21 | 1989-12-21 | 다층배선시 콘택트부 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR920010124B1 (ko) |
-
1989
- 1989-12-21 KR KR1019890019141A patent/KR920010124B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR910013461A (ko) | 1991-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59104131A (ja) | 半導体装置の製造方法 | |
| KR100188822B1 (ko) | 반도체장치 및 그의 제조방법 | |
| KR900001834B1 (ko) | 반도체장치의 제조방법 | |
| KR100294833B1 (ko) | 반도체장치의제조방법 | |
| US6040627A (en) | Semiconductor device and method of manufacturing semiconductor device | |
| KR920010124B1 (ko) | 다층배선시 콘택트부 형성방법 | |
| KR100191710B1 (ko) | 반도체 소자의 금속 배선 방법 | |
| KR970018553A (ko) | 반도체 메모리 장치의 커패시터 제조방법 | |
| KR100228352B1 (ko) | 반도체 소자 제조방법 | |
| KR100289653B1 (ko) | 반도체소자의배선구조및그의형성방법 | |
| KR100399964B1 (ko) | 반도체 장치의 금속배선 형성방법 | |
| KR0137566B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR0140729B1 (ko) | 미세콘택 형성방법 | |
| KR0182176B1 (ko) | 반도체 소자의 접촉부 제조 공정 | |
| KR19980030405A (ko) | 반도체 장치의 콘택홀 형성방법 | |
| KR100224778B1 (ko) | 반도체 소자의 제조방법 | |
| KR100248805B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100228356B1 (ko) | 반도체 장치의 전하저장전극 형성방법 | |
| KR100191709B1 (ko) | 미세 콘택홀의 형성방법 | |
| KR100372657B1 (ko) | 반도체소자의콘택형성방법 | |
| KR19990057892A (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR970000220B1 (ko) | 디램(dram)셀 커패시터 제조방법 | |
| KR0148326B1 (ko) | 반도체 소자의 제조방법 | |
| KR0147716B1 (ko) | 자기정렬콘택 형성방법 | |
| KR100236060B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061030 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |